TWI394239B - The integrated circuit with the isolation layer of metal ion migration and its encapsulation structure - Google Patents
The integrated circuit with the isolation layer of metal ion migration and its encapsulation structure Download PDFInfo
- Publication number
- TWI394239B TWI394239B TW97149243A TW97149243A TWI394239B TW I394239 B TWI394239 B TW I394239B TW 97149243 A TW97149243 A TW 97149243A TW 97149243 A TW97149243 A TW 97149243A TW I394239 B TWI394239 B TW I394239B
- Authority
- TW
- Taiwan
- Prior art keywords
- isolation layer
- integrated circuit
- window
- circuit
- connection line
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本發明是有關於一種積體電路(integrated circuit,IC)及其構成的封裝結構(assembly),特別是指一種杜絕電遷移(electromigration)現象發生的積體電路及其構成的封裝結構。
電遷移現象是指在電場的作用下,可導電的金屬離子運動而造成元件或電路失效的現象;隨著對積體電路的體積尺寸持續縮減的需求,能否解決電遷移現象是積體電路發展的主要限制之一。
參閱圖1、圖2,以運算動態隨機記憶體(DRAM)積體電路為例,該積體電路包含一本體11、及設置在該本體11中的微電路集合12,該本體11具有至少一開窗111(window),該微電路集合12具有複數彼此成預定電連接的電路細胞121(circuit cell)、複數預備電路細胞122(redundancy circuit cell),及複數電連接該等電路細胞121與預備電路細胞122的連接線路123,該等連接線路123的其中至少一對應位於該開窗111中,該等預備電路細胞122的電性功能與電路細胞121相同,而當發現電路細胞121有缺陷時,即以預備電路細胞122取代,而維持整體微電路集合12的運作功能。
參閱圖3,當進行電性良率檢測而發現該等電路細胞121中有缺陷時,即利用雷射熔絲(laser fuse)方式將具有缺陷之電路細胞121對應位於開窗111中的連接線路123以雷射作用,使其成二相間隔的導電段21,及一連接該兩導電段21且具有高電阻值而使該二導電段21成電不導通的熔燒段22,而使原本的電通路由行經該具有缺陷的電路細胞121轉而行經該對應的預備電路細胞122,進而利用該預備電路細胞122取代原本且具有缺陷的電路細胞121,以保證微電路集合12可正常運作,而不至於有資料流失的疑慮。
當運算動態隨機記憶體積體電路的記憶容量越來越大時,意味著其中微電路集合12的電路細胞121、預備電路細胞122與連接線路123的密度愈來愈高,因此,連接線路123與連接線路123間必然會因為密度提高、間距縮減而產生金屬離子的電遷移現象,特別是在積體電路進入90奈米以下的高階製程,以及可預見的銅晶片技術引入後,電遷移現象的產生將會是積體電路1的主要良率限制,而對此,目前並沒有注意到此一發展瓶頸,當然也沒有人提出解決的方法。
因此,本發明之目的,即在提供一種杜絕電遷移現象發生的積體電路及其構成的封裝結構。
於是,本發明一種具有防金屬離子遷移之隔離層的積體電路,包含一本體、一微電路集合,及一隔離層。
該本體具有至少一開窗。
該微電路集合設置在該本體中並具有複數彼此成預定電連接的電路細胞、複數預備電路細胞,及複數電連接該等電路細胞與預備電路細胞的連接線路,該連接線路的其中至少一對應位於該開窗中。
該隔離層以自身玻璃轉換溫度不小於150℃的材料填覆該開窗構成,且將位於該開窗中的該連接線路埋覆其中。
本發明一種封裝結構,包含一積體電路、一封裝基板,及一封裝膠。
該積體電路具有一本體、一設置於該本體中的電路集合,及一隔離層,該本體包括至少一開窗,該電路集合包括複數彼此成預定電連接的電路細胞、複數預備電路細胞,及複數電連接該等電路細胞與預備電路細胞的連接線路,且該連接線路的其中至少一對應位於該開窗中,該隔離層以自身玻璃轉換溫度不小於150℃的材料填覆該開窗構成,且將位於該開窗中的連接線路埋覆其中。
該封裝基板具有一板本體,及一設置於該板本體中並與該電路集合成電連接的基板線路。
該封裝膠設置在該積體電路之本體與該封裝基板之板本體之間而將該積體電路與該封裝基板相固接。
本發明之功效在於:以自身玻璃轉換溫度不小於150℃的材料填覆開窗構成將兩相鄰之連接線路埋覆且彼此阻隔的隔離層,阻擋電遷移現象的發生,進而提昇積體電路、乃至於其所構成之封裝結構的良率。
有關本發明之前述及其他技術內容、特點與功效,在以下配合參考圖式之二個較佳實施例的詳細說明中,將可清楚的呈現。
在本發明被詳細描述之前,要注意的是,在以下的說明內容中,類似的元件是以相同的編號來表示。
參閱圖4與圖5,本發明具有防金屬離子遷移之隔離層的積體電路的一第一較佳實施例,包含一本體3、一微電路集合4,及一隔離層5。
該本體3具有至少一開窗31。
該微電路集合4設置在該本體3中,並具有複數彼此成預定電連接的電路細胞41、複數預備電路細胞42,及複數電連接該等電路細胞41與預備電路細胞42的連接線路43,且該連接線路43的其中至少一對應位於該開窗31中。該等預備電路細胞42的電性功能與電路細胞41相同,其作用是當進行電性良率檢測而發現該等電路細胞42有缺陷時,即將此具有缺陷的電路細胞41改以對應的預備電路細胞42取代,以維持微電路集合4整體的運作正常。
該隔離層5以自身玻璃轉換溫度不小於150℃的材料,例如聚醯亞胺(polymide)等耐高溫、耐化學性之高分子材料填覆該開窗31構成,且將位於該開窗31中的該連接線路43埋覆其中,較佳地,該隔離層5表面至該連接線路的距離不小於0.1μm,藉著該隔離層5構成材料的特性,在低於玻璃轉換溫度時呈凍結狀態如玻璃狀而具有極小的自由體積,以及足夠的厚度(即該隔離層5表面至該連接線路43的距離),而可阻擋二相鄰之連接線路43間的例如銅等金屬離子的電遷移現象,進而有效達到杜絕積體電路運作失效的情形發生。
另外,該隔離層5構成材料在高於玻璃轉換溫度時是成液態,因此可以藉著例如精密點膠機以點膠方式,或是旋佈塗覆(spin coating)方式,填覆在開窗31中而構成該隔離層5,在實施上不但快速、便宜,且相較於現有的積體電路製程,僅相當於多增加一道後製程,而可導入目前的積體電路製程中,而確實解決電遷移發生的問題。
參閱圖6,上述本發明具有防金屬離子遷移之隔離層的積體電路的一第一較佳實施,可再與封裝基板6、封裝膠7等封裝而成一封裝結構。
該積體電路的結構已於上述說明,在此不再重複贅述。
該封裝基板6具有一板本體61,及一設置於該板本體61中並與該電路集合成電連接的基板線路62,要說明的是,該基板線路62與積體電路之微電路集合4形成電連接的方式與種類眾多,例如利用導電凸塊(bump)、錫球(solder ball)、乃至於金線(wire)等等,由於此等技術已為業界所周知,且非本發明的創作重點,在此不多加詳述。
該封裝膠7設置在該積體電路之本體3與該封裝基板6之板本體61間,而將該積體電路與該封裝基板6相固接,。
藉著該積體電路的隔離層5,不但可以防止該積體電路位於開窗31中之連接線路43彼此間的電遷移現象,同時
可以防止封裝基板6對應於該等開窗31之位置附近的基板線路62與連接線路43間的金屬離子電遷移現象。
參閱圖7、8,本發明具有防金屬離子遷移之隔離層的積體電路的一第二較佳實施例,包含一本體3、一微電路集合4,及一隔離層5。
該本體3具有至少一開窗31。
該微電路集合4設置在該本體3中,並具有複數彼此成預定電連接的電路細胞41、複數預備電路細胞42,及複數電連接該等電路細胞41與預備電路細胞42的連接線路43,且該連接線路43的其中至少一對應位於該開窗31中,該等預備電路細胞42的電性功能、結構均與電路細胞41相同,其作用是當進行電性良率檢測而發現該等電路細胞41有缺陷時,即將此具有缺陷的電路細胞41改以預備電路細胞42取代,以維持該微電路集合4整體的運作正常。
該連接線路43具有二相間隔的導電段431,及一連接該二導電段431且具有高電阻值而使該二導電段431成電不導通的熔燒段432,使原本的電通路由行經該具有缺陷的電路細胞41轉而行經該對應的預備電路細胞42,而讓該預備電路細胞42取代原本且具有缺陷的電路細胞41。
該隔離層5以自身玻璃轉換溫度不小於150℃的材料,例如聚醯亞胺(polymide)等耐高溫、耐化學性之高分子材料填覆該開窗31構成,且將位於該開窗31中的該連接線路43埋覆其中,較佳地,該隔離層5表面至該連接線路43的距離不小於0.1μm,相同於上述說明,藉著該隔離層5構成材料的特性,在低於玻璃轉換溫度時呈凍結狀態如玻璃狀而具有極小的自由體積,而可阻擋連接線路43之兩導電段431間的例如銅等金屬離子的電遷移現象,進而有效達到杜絕積體電路運作失效的情形發生。
同樣地,該隔離層5構成材料在高於玻璃轉換溫度時是成液態,因此可以在實施雷射熔絲而將具有缺陷的電路細胞41以預備電路細胞42替代後,再藉著例如精密點膠機以點膠方式,或是旋佈塗覆(spin coating)方式,填覆在開窗31中而構成該隔離層5,如此,在實施上不但快速、便宜,且不影響現有的積體電路製程,並可以確實解決電遷移發生的問題。
參閱圖9,類似地,上述本發明具有防金屬離子遷移之隔離層的積體電路的第二較佳實施例,同樣可再與封裝基板6、封裝膠7等封裝而成封裝結構,由於封裝所成的封裝結構與圖6所示的封裝結構類似,差異僅在於積體電路的連接線路43,而該連接線路43亦已於該第二較佳實施例中所詳述,故在此不再重覆贅述。
同樣地,藉著該積體電路的隔離層5,不但可以防止該積體電路位於開窗31中之連接線路43彼此間的電遷移現象,同時可以防止封裝基板6對應於該等開窗31之位置附近的基板線路62與連接線路43間的電遷移現象。
綜上所述,本發明主要是提出以自身玻璃轉換溫度不小於150℃的材料,填覆在積體電路的開窗而形成覆蓋對應位於開窗中之連接線路的隔離層,藉著材料本身在低於玻璃轉換溫度時呈凍結狀態如玻璃狀而具有極小的自由體積,進而可防止金屬離子的電遷移現象,有效達到杜絕積體電路運作失效的情形發生,此外,基於構成隔離層材料本身還具有在高於玻璃轉換溫度時是成液態的特性,因此可以藉著例如點膠,或是旋佈塗覆等方式,快速、便宜,且不影響現有的積體電路製程的導入積體電路製程中實施,確實達到本發明的創作目的。
惟以上所述者,僅為本發明之較佳實施例而已,當不能以此限定本發明實施之範圍,即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾,皆仍屬本發明專利涵蓋之範圍內。
3...本體
31...開窗
4...微電路集合
41...電路細胞
42...預備電路細胞
43...連接線路
431...導電段
432...熔燒段
5...隔離層
6...封裝基板
61...板本體
62...基板線路
7...封裝膠
圖1是一俯視圖,說明習知之積體電路;
圖2是一剖視示意圖,輔助說明圖1的積體電路;
圖3是一剖視示意圖,說明圖1的積體電路以預備電路細胞取代有缺陷的電路細胞;
圖4是一俯視圖,說明本發明具有防金屬離子遷移之隔離層的積體電路的一第一較佳實施例;
圖5是一剖視示意圖,輔助說明圖4本發明的具有防金屬離子遷移之隔離層的積體電路;
圖6是一剖視示意圖,說明圖4本發明的具有防金屬離子遷移之隔離層的積體電路進一步構成的封裝結構;
圖7是一俯視圖,說明本發明具有防金屬離子遷移之隔離層的積體電路的一第二較佳實施例;
圖8是一剖視示意圖,輔助說明圖7本發明的具有防金屬離子遷移之隔離層的積體電路;及
圖9是一剖視示意圖,說明圖7本發明的具有防金屬離子遷移之隔離層的積體電路進一步構成的封裝結構。
3...本體
31...開窗
4...微電路集合
41...電路細胞
42...預備電路細胞
43...連接線路
5...隔離層
Claims (10)
- 一種具有防金屬離子遷移之隔離層的積體電路,包含:一本體,具有至少一開窗;一微電路集合,設置在該本體中並具有複數彼此成預定電連接的電路細胞、複數預備電路細胞,及複數電連接該等電路細胞與預備電路細胞的連接線路,該連接線路的其中至少一對應位於該開窗中;及一隔離層,以自身玻璃轉換溫度不小於150℃的材料填覆該開窗構成,且將位於該開窗中的該連接線路埋覆其中。
- 依據申請專利範圍第1項所述具有防金屬離子遷移之隔離層的積體電路,其中,該隔離層表面至該連接線路的距離不小於0.1μm。
- 依據申請專利範圍第2項所述具有防金屬離子遷移之隔離層的積體電路,其中,對應位於該開窗中的該連接線路包括二相間隔的導電段,及一連接該兩導電段且具有高電阻值而使該二導電段成電不導通的熔燒段。
- 依據申請專利範圍第3項所述具有防金屬離子遷移之隔離層的積體電路,其中,該熔燒段是以雷射作用而使構成該連接線路之材料的電阻值升高形成。
- 一種封裝結構,包含:一積體電路,具有一本體、一設置於該本體中的電路集合,及一隔離層,該本體包括至少一開窗,該電路集合包括複數彼此成預定電連接的電路細胞、複數預備電路細胞,及複數電連接該等電路細胞與預備電路細胞的連接線路,且該連接線路的其中至少一對應位於該開窗中,該隔離層以自身玻璃轉換溫度不小於150℃的材料填覆該開窗構成,且將位於該開窗中的連接線路埋覆其中;一封裝基板,具有一板本體,及一設置於該板本體中並與該電路集合成電連接的基板線路;及一封裝膠,設置在該積體電路之本體與該封裝基板之板本體之間而將該積體電路與該封裝基板相固接。
- 依據申請專利範圍第5項所述封裝結構,其中,該隔離層與該封裝膠相接觸。
- 依據申請專利範圍第6項所述封裝結構,其中,該隔離層表面至該連接線路的距離不小於0.1μm。
- 依據申請專利範圍第7項所述封裝結構,其中,對應位於該開窗中的該連接線路包括二相間隔的導電段,及一連接該兩導電段且具有高電阻值而使該二導電段成電不導通的熔燒段。
- 依據申請專利範圍第8項所述封裝結構,其中,該熔燒段是以雷射作用而使構成該連接線路之材料的電阻值升高構成。
- 依據申請專利範圍第5或8項所述封裝結構,其中,該封裝膠可導電。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW97149243A TWI394239B (zh) | 2008-12-17 | 2008-12-17 | The integrated circuit with the isolation layer of metal ion migration and its encapsulation structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW97149243A TWI394239B (zh) | 2008-12-17 | 2008-12-17 | The integrated circuit with the isolation layer of metal ion migration and its encapsulation structure |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201025518A TW201025518A (en) | 2010-07-01 |
TWI394239B true TWI394239B (zh) | 2013-04-21 |
Family
ID=44852635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW97149243A TWI394239B (zh) | 2008-12-17 | 2008-12-17 | The integrated circuit with the isolation layer of metal ion migration and its encapsulation structure |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI394239B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW293928B (zh) * | 1994-02-18 | 1996-12-21 | Ericsson Telefon Ab L M | |
US20080259131A1 (en) * | 2005-12-23 | 2008-10-23 | Lexmark International, Inc. | Low energy, long life micro-fluid ejection device |
US20080265418A1 (en) * | 2004-12-10 | 2008-10-30 | Sony Corporation | Method of Manufacturing Semiconductor Device, and Semiconductor Device |
TW200849468A (en) * | 2007-02-16 | 2008-12-16 | Ibm | Interconnect structure with bi-layer metal cap |
-
2008
- 2008-12-17 TW TW97149243A patent/TWI394239B/zh not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW293928B (zh) * | 1994-02-18 | 1996-12-21 | Ericsson Telefon Ab L M | |
US20080265418A1 (en) * | 2004-12-10 | 2008-10-30 | Sony Corporation | Method of Manufacturing Semiconductor Device, and Semiconductor Device |
US20080259131A1 (en) * | 2005-12-23 | 2008-10-23 | Lexmark International, Inc. | Low energy, long life micro-fluid ejection device |
TW200849468A (en) * | 2007-02-16 | 2008-12-16 | Ibm | Interconnect structure with bi-layer metal cap |
Also Published As
Publication number | Publication date |
---|---|
TW201025518A (en) | 2010-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010045370A (ja) | 集積回路構造、そのスタック構造及びこれらの製造方法 | |
CN101322244B (zh) | 用于高功率应用的激光熔丝结构及其熔断方法 | |
CN103456718B (zh) | 金属互连线电迁移测试结构 | |
KR102086466B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2016009840A (ja) | 半導体装置、半導体装置のリペア方法、及び半導体装置の製造方法 | |
KR20150078008A (ko) | 반도체 장치, 이의 제조 방법 및 이의 테스트 방법 | |
TWI394239B (zh) | The integrated circuit with the isolation layer of metal ion migration and its encapsulation structure | |
US20100327400A1 (en) | Fuse structure and fabrication method thereof | |
CN104810353A (zh) | 电子阵列和芯片封装 | |
CN102130092A (zh) | 熔丝器件及制备方法 | |
KR20110132791A (ko) | 퓨즈 구조체, 상기 퓨즈 구조체를 포함하는 이퓨즈 및 상기 이퓨즈를 포함하는 반도체 소자 | |
JP5764897B2 (ja) | 半導体パッケージ基板の検査方法 | |
TWI381484B (zh) | An integrated circuit manufacturing method for an isolation layer with metal ion migration | |
KR101087796B1 (ko) | 반도체 소자의 퓨즈 | |
KR101129860B1 (ko) | 고집적 반도체 장치를 위한 퓨즈 구조 | |
TWI381501B (zh) | An isolation layer substrate with metal ion migration and its encapsulation structure | |
CN104347594A (zh) | 硅通孔测试结构及其测试方法和形成方法 | |
KR101960496B1 (ko) | 반도체 장치 | |
KR100906052B1 (ko) | 플래시 메모리 소자의 테스트 패턴 형성 방법 | |
TWI514539B (zh) | 電熔絲結構 | |
KR100728963B1 (ko) | 반도체 소자의 안티퓨즈 형성방법 | |
KR101033980B1 (ko) | 고집적 반도체 장치를 위한 퓨즈 구조 | |
CN117693197A (zh) | Otp器件的制作方法、otp器件以及存储系统 | |
KR20050101026A (ko) | 반도체 장치의 전기적 테스트를 위한 구조물 | |
KR101095054B1 (ko) | 고집적 반도체 장치를 위한 퓨즈 구조 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |