TWI514539B - 電熔絲結構 - Google Patents

Description

電熔絲結構

本發明有關於一種電熔絲(electrical fuse，e-fuse)結構，尤指一種可提升電熔絲之熔斷電壓範圍(blowing window)的電熔絲結構。

隨著半導體製程的微小化以及複雜度的提高，半導體元件變得更容易受各式缺陷所影響。舉例來說，單一金屬連線、二極體或電晶體等的失效即可能導致整個晶片的缺陷。為了解決上述問題，習知技術往往在積體電路中形成一些可熔斷的連接線，也就是熔絲(fuse)，以確保積體電路的可利用性。

一般而言，熔絲係與積體電路中的冗餘電路(redundancy circuit)電性連接，一旦檢測發現部分電路有缺陷時，該等連接線即用於修復或取代被檢測出缺陷的電路。另外，目前的熔絲設計更可以提供程式化(programming elements)的功能，以使客戶可依不同的功能設計來程式化電路。

另一方面，在習知技術中，係已提出藉由雷射切割(Laser zip)提供斷路條件(open circuit condition)的熱熔絲(thermal fuse)，以及根據電致遷移(electro-migration，EM)效應藉由合適的電流提供斷路條件的電熔絲(e-fuse)。此外半導體元件中的電熔絲可例如是多晶矽電熔絲(poly efuse)、MOS電容反熔絲(MOS capacitor anti-fuse)、擴散電熔絲(diffusion fuse)、接觸插塞電熔絲(contact e-fuse)以及接觸插塞反電熔絲(contact anti-fuse)等。

根據本發明所提供之申請專利範圍，係提供一種電熔絲結構。該電熔絲結構包含有一上層導電圖案、一下層導電圖案、與一介層洞導電層。該上層導電圖案包含有一上層熔絲本體與一上層熔絲延伸部；而該下層導電圖案包含有一下層熔絲本體與一下層熔絲延伸部，該下層熔絲延伸部與該上層熔絲延伸部相對應。此外，該介層洞導電層係設置於該上層熔絲延伸部與該下層熔絲延伸部之間，且電性連接該上層熔絲延伸部與該下層熔絲延伸部。

根據本發明所提供之電熔絲結構，係利用該上層熔絲延伸部與該下層熔絲延伸部形成一與上層熔絲本體及下層熔絲本體較為疏離的結構，而電致遷移效應較為疏離的結構可被放大。因此，本發明所提供之電熔絲結構可使用較低的熔斷電流(blowing current)提供斷路條件，即利用較低的熔斷電流熔斷電熔絲結構。換句話說，本發明所提供之電熔絲結構係利用上層熔絲延伸部與該下層熔絲延伸部的設置，達到增加熔斷電流範圍之目的。

一般電熔絲的斷開機制係如第1圖所示：一電熔絲結構1的陰極係與一熔斷裝置(blowing device)，例如一電晶體2之汲極電性連接。電熔絲結構1的陽極上係施加一電壓Vfs、電晶體2的閘極係施加一電壓Vg、電晶體2的汲極係施加一電壓Vd、電晶體2的源極係接地。電流(I)由電熔絲結構1的陽極流向電熔絲結構1的陰極，電子流(e^- )則由電熔絲結構1的陰極流向電熔絲結構1的陽極。熔斷電熔絲結構1的電流具有一段較佳的熔斷電流範圍，電流太低時所得的阻值過低，導致電致遷移不完整無法熔斷電熔絲結構1；電流太高時，則會導致電熔絲結構1熱破裂。一般來說，32/28奈米(nanometer，nm)製程的電熔絲結構之熔斷電流範圍係介於21.6～30毫安培(mA)。

請參閱第2圖至第6圖，第2圖係為本發明所提供之一電熔絲結構之一第一較佳實施例之示意圖，第3圖為第2圖中沿A-A’切線所得之剖面示意圖；而第4圖與第5圖為第2圖中沿B-B’切線所得之剖面示意圖，第6圖則為第2圖中沿A-A’切線所得之一變化型之剖面示意圖。本較佳實施例所提供之電熔絲結構100係設置於一基底上，且較佳為設置於一基底上之一金屬內連線結構內。如第2圖至第4圖所示，電熔絲結構100包含一上層導電圖案110與一下層導電圖案120。上層導電圖案110包含有一上層熔絲本體112、一上層熔絲延伸部114與一陰極116；而下層導電圖案120則包含有一下層熔絲本體122、一下層熔絲延伸部124與一陽極126。如前所述，陰極116可與一熔斷裝置(圖未示)電性連接，而陽極126則可施加一電壓Vfs。上層熔絲本體112電性連接上層熔絲延伸部114與陰極116，且下層熔絲本體122電性連接下層熔絲延伸部124與陽極126。在本較佳實施例中上層熔絲本體112與下層熔絲本體122之長度係相同，但不限於此。另外，上層熔絲本體112與上層熔絲延伸部114具有一第一夾角C，且第一夾角C不等於180度。例如，在本較佳實施例中上層熔絲本體112與上層熔絲延伸部114的第一夾角C為90度。同理，下層熔絲本體122與下層熔絲延伸部124具有一第二夾角D，且第二夾角D不等於180度。例如，在本較佳實施例中下層熔絲本體122與下層熔絲延伸部124的第二夾角D為90度。亦即上層熔絲延伸部114係垂直於上層熔絲本體112；而下層熔絲延伸部124係垂直於下層熔絲本體122，但不限於此。值得注意的是，下層熔絲延伸部124與上層熔絲延伸部114係如第2圖至第6圖所示相對應。

此外，如第2圖至第4圖所示，上層熔絲延伸部114具有一上層熔絲延伸部尾端118；下層熔絲延伸部124亦具有一下層熔絲延伸部尾端128。更重要的是，本較佳實施例所提供之電熔絲結構100包含一介層洞導電層130，設置於上層熔絲延伸部114與下層熔絲延伸部124之間，尤其是上層熔絲延伸部尾端118與下層熔絲延伸部尾端128，用以電性連接上層熔絲延伸部114與下層熔絲延伸部124。

如前所述，本較佳實施例所提供之電熔絲結構100係設置於一金屬內連線結構200內。舉例來說，電熔絲結構100係設置於一金屬內連線結構200之一熔絲區域10內，而金屬內連線結構200更包含有一內連線區域20(僅示於第4圖)，內連線區域20中包含複數個金屬內連線。如第4圖所示，金屬內連線結構200包含有至少一第一介電層210與一第二介電層220，下層導電圖案120係設置於第一介電層210內，上層導電圖案110與介層洞導電層130則設置於第二介電層220內。此外，金屬內連線結構200更包含至少第一金屬內連線212與一第二金屬內連線222，分別設置於第一介電層210內與第二介電層220內，且可選擇性地藉由一設置於第二介電層220內之介層洞導電層230電性連接。

如第4圖所示，上層導電圖案110(包含陰極116、上層熔絲本體112、與上層熔絲延伸部114)可與第二金屬內連線222藉由同一製程完成製作，且共平面；同理下層導電圖案120(包含陽極126、下層熔絲本體122、與下層熔絲延伸部124)可與第一金屬內連線212藉由同一製程完成製作，且共平面。需注意的是，本較佳實施例中所述之第一介電層210、第二介電層220、第一金屬內連線212、與第二金屬內連線222僅是用以闡述其上下相對關係，並非用以限制該等膜層在基底上的實際形成位置。換句話說，本較佳實施例所提供之電熔絲結構100係可與金屬內連線結構200之任兩層金屬內連線同時製作，而分別於一上層金屬內連線以及一下層金屬內連線共平面。此外本較佳實施例之上層導電圖案110與下層導電圖案120分別設置於第二介電層220與第一介電層210之內，且相對應之上層熔絲延伸部114與下層熔絲延伸部124係彼此完全重疊且不接觸，並藉由第二介電層220電性隔絕。上層熔絲延伸部114與下層熔絲延伸部124僅藉由對應於上層熔絲延伸部尾端118與下層熔絲延伸部尾端128的介層洞導電層130電性連接，而介層洞導電層130之臨界尺寸(critical dimension，CD)可等於或小於上層熔絲延伸部114與下層熔絲延伸部124之一重疊部分之寬度W_OL 。

請參閱第6圖。另外，雖然本較佳實施例所提供之上層熔絲延伸部114與下層熔絲延伸部124係如第2圖至第5圖所示為相對應且完全重疊的結構，但亦可如第6圖所示，上層熔絲延伸部114與下層熔絲延伸部124可以是在不影響介層洞導電層130製作的前提下所形成的非完全重疊結構。舉例來說，上層熔絲延伸部114的寬度可等於或大於重疊部分之寬度W_OL ，而下層熔絲延伸部124的寬度亦可以等於或大於重疊部分之寬度W_OL 。另外，上層熔絲延伸部114或下層熔絲延伸部124不重疊的部分係可如第6圖所示，凸出於重疊部分的任一長邊，甚至凸出於重疊部分的兩長邊。

請重新參閱第2圖。上層熔絲延伸部114與下層熔絲延伸部124之延伸長度較佳可超過電熔絲結構100寬度W的一半，但不限於此。由於電熔絲結構100的熔斷位置係依結構設計不同所變，因此，本較佳實施例係提供垂直於上層熔絲本體112的上層熔絲延伸部114與垂直於下層熔絲本體122的下層熔絲延伸部124以形成一較為疏離的環境，且介層洞導電層130係電性連接於上層熔絲延伸部尾端118與下層熔絲延伸部尾端128。由於電致遷移效應在較為疏離的環境中可被放大，因此在進行一用以熔斷電熔絲結構之熔斷製程(blowing process)中，本較佳實施例所提供之電熔絲結構可使用較低的熔斷電流提供斷路條件，即利用較低的熔斷電流熔斷電熔絲結構100。

請參閱第2圖與第5圖。另外值得注意的是，由於上層熔絲延伸部114與下層熔絲延伸部124構成一較為疏離的結構，因此本較佳實施例所提供之電熔絲結構100可確保其電遷移效應的初始空隙發生在介層洞導電層130中，並逐漸成核，最終於介層洞導電層130中形成一如第5圖所示之熔斷點(blowing point) 132，熔斷點132係電性隔離上層導電圖案110與下層導電圖案120而導致電路完全斷開(circuit dead opening)。簡單地說，本較佳實施例所提供之電熔絲結構100可確保熔斷位置發生在介層洞導電層130中，而當電熔絲結構100係用以提供程式化(programming elements)功能或記憶體功能時，發生在介層洞導電層130的熔斷位置難以確知，故可提升資料的安全性(security)。

請參閱第7圖至第12圖，第7圖係為本發明所提供之一電熔絲結構之一第二較佳實施例之示意圖，第8圖為第7圖中沿A₁ -A₁ ’切線所得之剖面示意圖，而第9圖與第10圖為第7圖中沿B-B’切線所得之剖面示意圖，第11圖為第7圖中沿A₁ -A₁ ’切線所的之一變化型之剖面示意圖，而第12圖則為第7圖中沿A₂ -A₂ ’切線所的之一變化型之剖面示意圖。首先需注意的是，第二較佳實施例中與第一較佳實施例相同的元件，係以相同之符號說明。此外，第二較佳實施例所提供之電熔絲結構與金屬內連線結構之相對關係係與第一較佳實施例相同，故於此係不再贅述。本較佳實施例所提供之電熔絲結構100係設置於一基底上，且較佳為設置於一基底上之一金屬內連線結構內。如第7圖至第12圖所示，電熔絲結構100包含一上層導電圖案110與一下層導電圖案120。上層導電圖案110包含有一上層熔絲本體112、一上層熔絲延伸部114與一陰極116；而下層導電圖案120亦包含有一下層熔絲本體122、一下層熔絲延伸部124與一陽極126。如前所述，陰極116可與一熔斷裝置(圖未示)之電性連接，而陽極126則可施加一電壓Vfs。上層熔絲本體112電性連接上層熔絲延伸部114與陰極116，且下層熔絲本體122電性連接下層熔絲延伸部124與陽極126。在本較佳實施例中上層熔絲本體112與下層熔絲本體122之長度係相同，但不限於此。

值得注意的是，在本較佳實施例中，上層熔絲延伸部114具有一第一段114a與一第三段114b，且如第7圖所示，上層熔絲延伸部114的第一段114a垂直於上層熔絲本體112，而第三段114b則再垂直於第一段114a，且電性連接第一段114a。換句話說，上層熔絲延伸部114的第一段114a垂直於互相平行的上層熔絲本體112與第三段114b。此外，上層熔絲延伸部114的第三段114b包含有上層熔絲延伸部尾端118。下層熔絲延伸部124與上層熔絲延伸部114係如第7圖至第9圖所示相對應，因此下層熔絲延伸部124具有一第二段124a與一第四段124b，且如第7圖所示，下層熔絲延伸部124的第二段124a垂直於下層熔絲本體122，而第四段124b則再垂直於第二段124a，且電性連接第二段124a。換句話說，下層熔絲延伸部124的第二段124a垂直於互相平行的下層熔絲本體122與第四段124b。此外，下層熔絲延伸部124的第四段124b包含有下層熔絲延伸部尾端128。更重要的是，本較佳實施例所提供之電熔絲結構100包含一介層洞導電層130，設置於上層熔絲延伸部114與下層熔絲延伸部124之間，尤其是上層熔絲延伸部尾端118與下層熔絲延伸部尾端128，用以電性連接上層熔絲延伸部114與下層熔絲延伸部124。

如前所述，本較佳實施例所提供之電熔絲結構係設置於一前述金屬內連線結構200內，且可與金屬內連線結構200之任兩層金屬內連線層同時製作，而分別於一上層金屬內連線以及一下層金屬內連線共平面。此外本較佳實施例中上層導電圖案110與下層導電圖案120分別設置於不同的介電層內，且相對應之上層熔絲延伸部114與下層熔絲延伸部124係彼此完全重疊且不接觸，並藉由第二介電層220電性隔絕，上層熔絲延伸部114與下層熔絲延伸部124僅藉由對應於上層熔絲延伸部尾端118與下層熔絲延伸部尾端128的介層洞導電層130電性連接。如前所述，介層洞導電層130之臨界尺寸可等於或小於上層熔絲延伸部114與下層熔絲延伸部124之一重疊部分寬度W_OL 。上層熔絲延伸部114的第一段114a與第三段114b係與上層熔絲本體112、陰極116共平面；下層熔絲延伸部124的第二段124a與第四段124b係與下層熔絲本體122、陽極126共平面。

請參閱第11圖與第12圖。另外，雖然本較佳實施例所提供之上層熔絲延伸部114與下層熔絲延伸部124係如第7圖至第10圖所示為相對應且完全重疊的結構，但亦可如第11圖與第12圖所示，上層熔絲延伸部114與下層熔絲延伸部124可以是在不影響介層洞導電層130製作的前提下所形成的非完全重疊結構。舉例來說，如第11圖所示，上層熔絲延伸部114的第三段114b的長度可等於或大於重疊部分之長度L_OL ，而下層熔絲延伸部124的第四段124b的長度亦可以等於或大於重疊部分之長度L_OL 。此外如第12圖所示，上層熔絲延伸部114的第一段114a的寬度可等於或大於重疊部分之寬度W_OL ，而下層熔絲延伸部124的第二段124a的寬度亦可以等於或大於重疊部分之寬度W_OL 。另外，上層熔絲延伸部114第一段114a或下層熔絲延伸部124第二段124a不重疊的部分係可如第12圖所示，凸出於重疊部分的任一長邊，甚至凸出於重疊部分的兩長邊。

請重新參閱第7圖。上層熔絲延伸部114的第一段114a與下層熔絲延伸部124的第二段124a之延伸長度較佳可超過電熔絲結構100寬度W的一半，但不限於此。雖然本較佳實施例中第三段114b與第四段124b之延伸方向係朝向陰極116，使得上層熔絲延伸部尾端118與下層熔絲延伸部尾端128偏向陰極116，但第三段114b與第四段124b之延伸方向亦可依產品所需朝向陽極126，使得上層熔絲延伸部尾端118與下層熔絲延伸部尾端128偏向陽極126。值得注意的是，由於電熔絲結構100的熔斷位置係依結構設計不同所變，因此，本較佳實施例係提供包含第一段114a與第三段114b的上層熔絲延伸部114與包含第二段124a與第四段124b的下層熔絲延伸部124提供一疏離的環境，且介層洞導電層130係電性連接於上層熔絲延伸部尾端118與下層熔絲延伸部尾端128。如前所述，因為電致遷移效應在較為疏離的環境中可被放大，所以在進行一用以熔斷電熔絲結構之熔斷製程中，本較佳實施例所提供之電熔絲結構100可使用較低的熔斷電流提供斷路條件，即利用較低的熔斷電流熔斷電熔絲結構100。舉例來說，本較佳實施例所提供之電熔絲結構100之熔斷電流範圍係介於17～30mA。換句話說，本較佳實施例所提供之電熔絲結構100係具有較大的熔斷電流範圍。

請參閱第7圖與第10圖。另外值得注意的是，由於上層熔絲延伸部114與下層熔絲延伸部124提供了一疏離的環境，因此本較佳實施例所提供之電熔絲結構100可確保其電遷移效應的初始空隙發生在介層洞導電層130中，並逐漸成核，最終於介層洞導電層130中形成一如第10圖所示之熔斷點132，熔斷點132係電性隔離上層導電圖案110與下層導電圖案120而導致電路完全斷開。簡單地說，本較佳實施例所提供之電熔絲結構100可確保熔斷位置係發生在介層洞導電層130中，而當電熔絲結構100係用以提供程式化功能或記憶體功能時，發生在介層洞導電層130的熔斷位置難以確知，故可提升資料的安全性。

綜上所述根據本發明所提供之電熔絲結構，係利用該上層熔絲延伸部與該下層熔絲延伸部形成一與上層熔絲本體及下層熔絲本體較為疏離的結構，而電致遷移效應較為疏離的結構可被放大。因此，本發明所提供之電熔絲結構可使用較低的熔斷電流提供斷路條件，即熔斷電熔絲結構。換句話說，本發明所提供之電熔絲結構係利用上層熔絲延伸部與該下層熔絲延伸部的設置，達到增加熔斷電流範圍之目的。且由於熔斷電流範圍增大，本發明所提供之電熔絲結構更有利於元件的微縮。此外，本發明所提供之電熔絲結構更可確保熔斷位置係發生在介層洞導電層中，而當電熔絲結構係用以提供程式化功能或記憶體功能時，發生在介層洞導電層的熔斷位置難以確知，故可提升資料的安全性。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

1‧‧‧電熔絲結構

2‧‧‧電晶體

10‧‧‧熔絲區域

20‧‧‧內連線區域

100‧‧‧電熔絲結構

110‧‧‧上層導電圖案

112‧‧‧上層熔絲本體

114‧‧‧上層熔絲延伸部

114a‧‧‧第一段

114b‧‧‧第三段

116‧‧‧陰極

118‧‧‧上層熔絲延伸部尾端

120‧‧‧下層導電圖案

122‧‧‧下層熔絲本體

124‧‧‧下層熔絲延伸部

124a‧‧‧第二段

124b‧‧‧第四段

126‧‧‧陽極

128‧‧‧下層熔絲延伸部尾端

130‧‧‧介層洞導電層

200‧‧‧金屬內連線結構

210‧‧‧第一介電層

212‧‧‧第一金屬內連線

220‧‧‧第二介電層

222‧‧‧第二金屬內連線

230‧‧‧介層洞導電層

W_OL ‧‧‧重疊部分寬度

L_OL ‧‧‧重疊部分長度

W‧‧‧電熔絲結構寬度

C‧‧‧第一夾角

D‧‧‧第二夾角

第1圖繪示電熔絲結構的斷開機制。

第2圖係為本發明所提供之一電熔絲結構之一第一較佳實施例之示意圖，第3圖為第2圖中沿A-A’切線所得之剖面示意圖，第4圖與第5圖為第2圖中沿B-B’切線所得之剖面示意圖，第6圖則為第2圖中沿A-A’切線所的之一變化型之剖面示意圖。

第7圖係為本發明所提供之一電熔絲結構之一第二較佳實施例之示意圖，第8圖為第7圖中沿A₁ -A₁ ’切線所得之剖面示意圖，而第9圖與第10圖為第7圖中沿B-B’切線所得之剖面示意圖，第11圖為第7圖中沿A₁ -A₁ ’切線所的之一變化型之剖面示意圖，而第12圖則為第7圖中沿A₂ -A₂ ’切線所的之一變化型之剖面示意圖。

100‧‧‧電熔絲結構

110‧‧‧上層導電圖案

112‧‧‧上層熔絲本體

114‧‧‧上層熔絲延伸部

114a‧‧‧第一段

114b‧‧‧第三段

116‧‧‧陰極

120‧‧‧下層導電圖案

122‧‧‧下層熔絲本體

124‧‧‧下層熔絲延伸部

124a‧‧‧第二段

124b‧‧‧第四段

126‧‧‧陽極

W‧‧‧電熔絲結構寬度

Claims (22)

1. 一種電熔絲結構，包含有：一上層導電圖案，包含有一上層熔絲本體與一上層熔絲延伸部；一下層導電圖案，包含有一下層熔絲本體與一下層熔絲延伸部，該下層熔絲延伸部與該上層熔絲延伸部相對應，該上層熔絲本體與該下層熔絲本體不重疊，且該上層熔絲本體與該下層熔絲本體於上視圖中連成一直線；以及一介層洞導電層，設置於該上層熔絲延伸部與該下層熔絲延伸部之間，且電性連接該上層熔絲延伸部與該下層熔絲延伸部，該介層洞導電層不形成於該上層熔絲本體與該下層熔絲本體連成之該直線上。
2. 如申請專利範圍第1項所述之電熔絲結構，其中該上層導電圖案與該下層導電圖案分別包含一陰極與一陽極。
3. 如申請專利範圍第2項所述之電熔絲結構，其中該上層熔絲本體電性連接上層熔絲延伸部與該陰極，且該下層熔絲本體電性連接該下層熔絲延伸部與該陽極。
4. 如申請專利範圍第1項所述之電熔絲結構，其中該上層熔絲本體與該上層熔絲延伸部係共平面，該下層熔絲本體與該下層熔絲延伸部係共平面。
5. 如申請專利範圍第4項所述之電熔絲結構，更包含一第一介電層與一第二介電層，該下層導電圖案係設置於該第一介電層內，該上層導電圖案與該介層洞導電層係設置於該第二介電層內。
6. 如申請專利範圍第5項所述之電熔絲結構，更包含相堆疊之一第一金屬內連線與一第二金屬內連線，分別設置於該第一介電層內與該第二介電層內。
7. 如申請專利範圍第6項所述之電熔絲結構，其中該第一金屬內連線與該下層導電圖案共平面，該第二金屬內連線與該上層導電圖案共平面。
8. 如申請專利範圍第1項所述之電熔絲結構，其中該上層熔絲延伸部與該下層熔絲延伸部相對應但不接觸。
9. 如申請專利範圍第8項所述之電熔絲結構，其中該上層熔絲延伸部與該下層熔絲延伸部至少部分重疊。
10. 如申請專利範圍第1項所述之電熔絲結構，其中該上層熔絲本體與該上層熔絲延伸部具有一第一夾角，且該第一夾角不等於180度，該下層熔絲本體與該下層熔絲延伸部具有一第二夾角，且該第二夾角不等於180度。
11. 如申請專利範圍第1項所述之電熔絲結構，其中該上層熔絲延伸部包含一上層熔絲延伸部尾端，該下層熔絲延伸部包含一上層熔絲延伸部尾端。
12. 如申請專利範圍第11項所述之電熔絲結構，其中該上層熔絲延伸部尾端電性連接該介層洞導電層，該下層熔絲延伸部尾端電性連接該介層洞導電層。
13. 如申請專利範圍第11項所述之電熔絲結構，其中該上層熔絲延伸部包含至少一第一段，且該第一段垂直於該上層熔絲本體，該下層熔絲延伸部包含至少一第二段，且該第二段垂直於該下層熔絲本體。
14. 如申請專利範圍第13項所述之電熔絲結構，其中第一段包含該上層熔絲延伸部尾端，該第二段包含該下層熔絲延伸部尾端。
15. 如申請專利範圍第13項所述之電熔絲結構，該上層熔絲延伸部更包含一第三段，該下層熔絲延伸部更包含一第四段，該第三段電性連接該第一段，且該第四段電性連接該第二段。
16. 如申請專利範圍第15項所述之電熔絲結構，其中該第三段垂直於該第一段，且該第四段垂直於該第二段。
17. 如申請專利範圍第16所述之電熔絲結構，其中該第三段與該第一段共平面，該第四段與該第二段共平面。
18. 如申請專利範圍第15項所述之電熔絲結構，其中第三段包含該上層熔絲延伸部尾端，該第四段包含該下層熔絲延伸部尾端。
19. 如申請專利範圍第15項所述之電熔絲結構，其中該第一段與該第二段相對應但不接觸，該第三段與該第四段相對應但不接觸。
20. 如申請專利範圍第19項所述之電熔絲結構，其中該第一段與該第二段至少部分重疊，該第三段與該第四段至少部分重疊。
21. 如申請專利範圍第1項所述之電熔絲結構，更包含一熔斷點(blowing point)，在一熔斷製程(blowing process)後形成於該介層洞導電層內。
22. 如申請專利範圍第21項所述之電熔絲結構，其中該熔斷點係電性隔離該上層導電圖案與該下層導電圖案。