JP3287293B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP3287293B2
JP3287293B2 JP00510898A JP510898A JP3287293B2 JP 3287293 B2 JP3287293 B2 JP 3287293B2 JP 00510898 A JP00510898 A JP 00510898A JP 510898 A JP510898 A JP 510898A JP 3287293 B2 JP3287293 B2 JP 3287293B2
Authority
JP
Japan
Prior art keywords
wiring
upper metal
metal wiring
conductor
fuse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP00510898A
Other languages
English (en)
Other versions
JPH10261720A (ja
Inventor
健二 丹羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP00510898A priority Critical patent/JP3287293B2/ja
Publication of JPH10261720A publication Critical patent/JPH10261720A/ja
Application granted granted Critical
Publication of JP3287293B2 publication Critical patent/JP3287293B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、冗長セルの置換
などに用いるヒューズを有する半導体装置およびその製
造方法に関する。
【0002】
【従来の技術】近年、半導体装置はますます高集積化の
一途をたどっており、それに伴って製造歩留りは一般的
に低下する傾向を示している。そのため、特に最近の半
導体記憶装置では、いくつかの冗長ビットセルを余分に
メモリセルアレイ内に含ませておき、これにより不良ビ
ットセルを置換できるようにしている。このことによ
り、不良ビットセルが発生しても、そのチップを不良と
せずにすみ、歩留りの低下を防止している。この不良ビ
ットセルと冗長ビットセルとの置換は、以下に示すよう
に、あらかじめ形成しておいたヒューズ配線をレーザな
どにより溶断して回路をつなぎ変えるようにしている。
【0003】例えば、図8は、不良メモリセルを冗長し
てある予備のメモリセルで救済する冗長回路を含む回路
図であり、801は電源Vcc、802はGND、80
3,809は容量、804,810はヒューズ、80
5,806,807,811,812,817はインバ
ータ回路、808aは冗長ライン選択回路、813はe
x−OR回路、814a,814bはアドレス選択回
路、819は冗長ラインのデコーダであるNAND回
路、816は正規デコーダをディスエーブルする信号、
818は冗長ラインである。
【0004】次に、図8の冗長回路の動作について説明
すると、冗長回路を使用しない通常動作時には、ヒュー
ズ配線804はGND802に接地しているので、イン
バータ回路805に「L」レベルが入力され、インバー
タ回路805の出力は「H」レベルとなり、次段のイン
バータ回路807に入力される。また、インバータ回路
806によって「H」レベルの信号がラッチされる。イ
ンバータ回路807の出力re信号は「L」レベルとな
り、NAND回路815の出力の信号816は常時
「H」レベルを出力し、冗長ライン818はインバータ
回路817によって反転されて常時「L」レベルとな
り、冗長ライン818は非選択状態となっている。
【0005】一方、冗長ライン使用時には、冗長ライン
選択回路808a中のヒューズ配線804を切断すると
ともに、同時に不良アドレスに対応するアドレス選択回
路814a,814b中のヒューズ配線810も必要に
応じて切断する。これらのことにより、冗長ライン選択
回路808a中のヒューズ配線804は切断されている
ので、電源Vcc801に接続された容量803によって
「H」レベルの信号がインバータ回路805に入力され
る。この結果、re信号は「H」レベルとなり、冗長ラ
イン818の選択がイネーブル状態となる。
【0006】このとき、アドレス選択信号回路814
a,814b中のヒューズ配線810の情報と外部から
入力されるアドレス信号a0〜aiの情報が同一になる
と、ra0 信号〜ra1 信号は全て「H」レベルを出力
することになる。この結果、NAND回路815の出力
の信号816は「L」レベルとなり、正規デコーダをデ
ィスエーブル状態にする。そして、冗長ライン818の
信号は「H」レベルとなり冗長ラインが選択されるよう
になる。
【0007】図9は、そのヒューズ配線の構成を示す説
明図であり、所定の素子やその上に配置される配線層な
どを形成した上に層間絶縁膜901が形成され、この上
にAlなどからなる金属配線902が形成されている。
この金属配線902がヒューズ配線となる。また、その
金属配線902上には、層間絶縁膜903およびパシベ
ーション膜904が形成されている。そして、パシベー
ション膜904の所定位置に、層間絶縁膜903途中ま
での開口部905が形成されている。開口部905は、
表面から金属配線902までの距離を短くするために開
けるためのものである。
【0008】次に、金属配線902の切断に関して説明
する。この金属配線902の切断は、図9(b)の平面
図に示すように、開口部905の金属配線902上の所
定のレーザ照射領域906に2.5μm角程度のアパー
チャ径としたレーザを照射することにより行う。このレ
ーザ照射は、パルス的に20〜100ms間行われる。
このレーザ照射により金属配線902は、図9(c)に
示すように、金属配線902aと金属配線902bとに
分断(溶断)される。ここで、レーザ照射された金属配
線902は、照射部位が瞬間的に蒸発する。この結果、
金属配線902はレーザ照射により溶断されるが、その
蒸発は爆発的に起こるため、その下層の層間絶縁膜90
1の一部と上層の層間絶縁膜903とを吹き飛ばし、穴
907が形成される。
【0009】
【発明が解決しようとする課題】ところが、従来では、
上述したようにヒューズ配線としての金属配線902を
溶断するようにしていたが、電気的には分離できない場
合が多いという問題があった。すなわち、レーザ照射に
より金属配線902は溶断されるが、このとき蒸発した
金属材料が穴908側壁に再蒸着し、金属膜908を形
成するからである。この金属膜908は、図9(c),
(d)に示すように、穴907側壁全域に形成されるた
め、溶断された金属配線902aと金属配線902b
は、その金属膜908により電気的に接続された状態と
なっている。
【0010】ここで、ヒューズ配線としてポリシリコン
からなる配線を用いる技術もある(例えば、特開平6−
53323号公報)。ポリシリコンは、レーザ照射によ
り容易に切断しやすく、また再蒸着しにくいため、上述
したような問題が発生しにくい。しかし、ポリシリコン
は、その形成のために高温環境が必要となるため、金属
を用いた配線が下層に形成されている状態では、この金
属配線が溶けてしまうので、ポリシリコン配線を形成で
きない。このため、ポリシリコンをヒューズ配線に用い
る場合、最下層に配置する必要がある。すなわち、ポリ
シリコンをヒューズ配線に用い、その上に多くの配線層
及び層間絶縁膜が形成される場合は、このヒューズ配線
を切断しようとすると、深い開口部を形成する必要があ
る。このため、ポリシリコンをヒューズ配線に用いよう
とすると、工程を複雑にし、かつヒューズ配線上の層間
絶縁膜の残膜制御性が悪くなることにより、ヒューズ切
断成功率が極めて悪化してしまう。
【0011】この発明は、以上のような問題点を解消す
るためになされたものであり、工程を複雑にすることな
く、ヒューズ配線上の層間絶縁膜の残膜制御を容易にす
るとともに、ヒューズ切断成功率の向上を図ることを目
的とする。
【0012】
【課題を解決するための手段】この発明の半導体装置
は、半導体基板上に形成された下層配線と、その下層配
線上に層間絶縁膜を介して下層配線の一部と重畳領域を
持つように形成された上層金属配線と、重畳領域に上層
金属配線と下層配線とを電気的に接続するように形成さ
れた導体部とから構成された複数のヒューズを有し、こ
のヒューズの中の第1のヒューズの第1の上層金属配線
と、第1のヒューズの隣に配置する第2のヒューズの第
2の上層金属配線とが、各々の第1の導体部および第2
の導体部から、隣り合うことなく各々異なる方向に延在
し、第1の上層金属配線の第1の導体部上にヒューズ切
断された場合に形成される第1の開口領域と、第2の上
層金属配線の第2の導体部上にヒューズ切断された場合
に形成される第2の開口領域とが重ならないように、第
1の導体部と第2の導体部との距離が離れて形成されて
いるものである。 この発明によれば、上層金属配線の導
体部上の部分を除去することで、上層金属配線と下層配
線とが電気的に分離される。また、この発明の半導体装
置の製造方法では、半導体基板上に形成された下層配線
と、この下層配線上に層間絶縁膜を介して少なくとも
層配線の一部と重畳領域を持つように形成された上層金
属配線と、層間絶縁膜の重畳領域に形成されたコンタク
トホール内に充填して形成され上層金属配線と下層配線
とを電気的に接続する導体部とから構成されたヒューズ
を有する半導体装置の製造方法において、レーザ照射に
より導体部が接続される部分の上層金属配線を蒸発させ
ると共に略中央に導体部の上面が露出するような穴を形
成してこの穴の側面から導体部を離間させることでヒュ
ーズの切断を行おうとしたものである。 この発明によれ
ば、レーザ照射により重畳領域の上層金属配線部分が無
くなるので、上層金属配線と下層配線とが電気的に分離
される。
【0013】
【発明の実施の形態】以下この発明の実施の形態を図を
参照して説明する。 実施の形態1 はじめに、この発明の第1の実施の形態に関して説明す
る。図1は、この実施の形態2における半導体装置の一
部構成を示す断面図であり、この実施の形態1では、ま
ず、基板上に所定の素子やその上に配置される配線層な
どを形成した上に層間絶縁膜101を配置し、この上に
Alなどからなる下層配線102を形成した。また、こ
の実施の形態1では、下層配線102上の層間絶縁膜1
03に形成されたコンタクトホール内に充填されたプラ
グ104に端部が接続するように、層間絶縁膜103上
にAlなどからなる上層金属配線105を形成するよう
にした。なお、プラグ104はタングステンなどの高融
点金属から構成されている。
【0014】そして、その上層金属配線105上には、
層間絶縁膜106およびパシベーション膜107が形成
され、そして、パシベーション膜107の所定位置に、
層間絶縁膜106が数百nmの厚さとなるように開口部
108が形成された状態となっている。この開口部10
8は、表面から上層金属配線105までの距離を短く
し、ヒューズ切断を容易にするために開けるものであ
り、レーザ照射によって上層金属配線105が所定の形
状に加工できる場合、開口部は形成しなくてもよい。以
上示したように、この実施の形態1においては、下層配
線102とプラグ104と上層金属配線105とでヒュ
ーズ配線を構成するようにした。
【0015】以下に、このヒューズ配線の切断に関して
説明する。この実施の形態1においては、図1(b)の
断面図に示すように、開口部108の上層金属配線10
5端部上の所定の領域に2.5μm角程度のアパーチャ
径としたレーザを照射することにより行う。このレーザ
照射は、パルス的に20〜100ms間行われる。この
レーザ照射により、上層金属配線105は、図1(b)
に示すように、プラグ104上の部分が消滅する。ここ
で、レーザ照射された上層金属配線105は、照射部位
が瞬間的に蒸発する。この結果、上層金属配線105は
レーザ照射により端部が蒸発してなくなるが、その蒸発
は爆発的に起こるため、その上層の層間絶縁膜106が
吹き飛ばされ、穴109が形成される。
【0016】このとき、従来と同様に、穴109側壁に
は、上層金属配線105端部から蒸発した金属材料の一
部が再蒸着し、金属膜110が形成される。そして、こ
の金属膜110は、図1(c)の平面図に示すように、
穴109側壁に形成される。しかし、ここで、その金属
膜110は穴109底面には形成されない。このため、
金属膜110は上層金属配線105とは接触している
が、プラグ104とは接触していない。すなわち、この
実施の形態1によれば、レーザ照射でプラグ104上の
上層金属配線105端部を除去することにより、上層金
属配線105と下層配線102との電気的接続を断つこ
とができる。
【0017】実施の形態2 次に、この発明の第2の実施の形態について説明する。
図2は、この実施の形態2における半導体装置の一部構
成を示す断面図であり、この実施の形態2では、まず、
基板上に所定の素子やその上に配置される配線層などを
形成した上に層間絶縁膜201を配置し、この上にAl
などからなる下層配線202を形成した。また、下層配
線202上の層間絶縁膜203に形成されたコンタクト
ホール内に充填されたプラグ204に端部が接続するよ
うに、層間絶縁膜203上に中間配線205を形成する
ようにした。
【0018】また、その中間配線205上の層間絶縁膜
206に形成されたコンタクトホール内に充填されたプ
ラグ207に端部が接続するように、層間絶縁膜206
上に上層金属配線208を形成するようにした。なお、
その上層金属配線208上には、層間絶縁膜209およ
びパシベーション膜210が形成され、そして、パシベ
ーション膜210の所定位置に、層間絶縁膜209途中
までの開口部211が形成された状態となっている。こ
の開口部211は、表面から上層金属配線208までの
距離を短くするために開けるものであり、層間絶縁膜2
09およびパシベーション膜210が薄ければ形成しな
くてもよい。以上示したように、この実施の形態2にお
いては、下層配線202とプラグ204と中間配線20
5とプラグ207と上層金属配線208とでヒューズ配
線を構成するようにした。
【0019】以下に、このヒューズ配線の切断に関して
説明する。まず、この実施の形態2においては、開口部
211の上層金属配線208端部上の所定の領域に、
2.5μm角程度のアパーチャ径としたレーザを照射す
ることにより行う。このレーザ照射は、パルス的に20
〜100ms間行われる。このとき、照射するレーザの
出力が大きい場合、上層金属配線208端部だけでな
く、その下の中間配線205にまでレーザが照射される
ことになり、それら両方のレーザ照射部分が消滅するこ
とになる。そして、このときレーザ照射された部分は瞬
間的に蒸発し、それが爆発的に起こるため、図2(b)
に示すように、穴212が形成されることになる。この
穴212は、層間絶縁膜203の一部にまで達し、その
側壁には再蒸着した金属膜213が形成される。しか
し、再蒸着する金属膜213は穴212底部には形成さ
れないので、金属膜213とプラグ204が接触するこ
とはない。
【0020】すなわち、この実施の形態2(図2)のよ
うに、ヒューズ配線を構成すれば、たとえ照射するレー
ザの出力が大きすぎても、それが下層配線202に到達
しなければ、ヒューズ切断処理の後で上層金属配線20
8と下層配線202とが接続しているようなことはな
い。したがって、この実施の形態2によれば、ヒューズ
切断のためのレーザ照射は、少なくとも上層金属配線2
08端部を除去することができるが下層配線202にま
で届かない範囲となっていればよく、その出力設定の範
囲が大きいものとなっている。
【0021】実施の形態3 次に、この発明の第3の実施の形態について図3を用い
て説明する。図3は、この実施の形態3における半導体
装置の一部構成を示す平面図と断面図であり、この実施
の形態3では、まず、基板上に所定の素子やその上に配
置される配線層などを形成した上に層間絶縁膜301を
配置し、この上にAlなどからなる下層配線302を形
成した。また、この実施の形態3では、下層配線302
上の層間絶縁膜303に形成されたコンタクトホール内
に充填されたプラグ304に端部が接続するように、層
間絶縁膜303上にAlなどからなる上層金属配線30
5を形成するようにした。同時に、組み立て用パッド3
11を形成するようにした。ここで、上層金属配線30
5は、図3(b)の平面図に示すように、例えば、3つ
の下層配線に接続するように、広い面積に形成されてい
るようにした。なお、プラグ304はタングステンなど
の高融点金属から構成されている。
【0022】次に、上層金属配線305および組み立て
用パッド311上に、層間絶縁膜306およびパシベー
ション膜307を形成する。ついで、上層金属配線30
5および組み立て用パッド311の内側領域にある層間
絶縁膜306およびパシベーション膜307をエッチン
グ除去することにより、開口部308および開口部31
2を形成し、上層金属配線305および組み立て用パッ
ド311表面を露出させた。上述したように、この実施
の形態3においては、例えば、3つの下層配線302と
プラグ304とに、広い面積に形成した上層金属配線3
05を接続してヒューズ配線を構成するようにした。
【0023】以下に、このヒューズ配線の切断に関して
説明する。この実施の形態3においては、図3(c)の
断面図に示すように、開口部308に露出している上層
金属配線305の所定の領域に、例えば、2.5μm角
程度のアパーチャ径としたレーザを照射することにより
行う。このレーザ照射は、パルス的に20〜100ms
間行われる。このレーザ照射により、上層金属配線30
5は、図3(c)に示すように、プラグ304上の部分
が消滅する。ここで、レーザ照射された上層金属配線3
05は、レーザの照射領域が瞬間的に蒸発する。この結
果、上層金属配線305はレーザ照射された領域が蒸発
してなくなり、穴309が形成される。そして、この実
施の形態3では、上層金属配線305が露出した状態で
レーザを照射しているので、上層金属配線305の所望
とする領域を容易に蒸発させ除去することができる。
【0024】このとき、実施の形態1と同様に、穴30
9側壁には、上層金属配線305から蒸発した金属材料
の一部が再蒸着し、金属膜310が形成される。そし
て、この金属膜310は、図3(d)の平面図に示すよ
うに、穴309側壁に形成される。しかし、ここで、そ
の金属膜310は穴309底面には形成されない。この
ため、金属膜310は上層金属配線305とは接触して
いるが、プラグ304とは接触していない。すなわち、
この実施の形態3によれば、レーザ照射でプラグ304
上の領域の上層金属配線305を除去することにより、
上層金属配線305と下層配線302との電気的接続を
断つことができる。また、この実施の形態3では、上層
金属配線305を広い面積に形成するようにしたので、
組み立て用パッド311上の開口部312の形成と同時
に開口部308を形成することができるので、上層金属
配線305の所望の領域を露出させるために、新たなプ
ロセスを追加する必要が無く、工程の増加を招かない。
【0025】実施の形態4 次に、この発明の第4の実施の形態について図4を用い
て説明する。図4は、この実施の形態4における半導体
装置の一部構成を示す平面図と断面図である。この実施
の形態4においては、特にヒューズ配線が狭い間隔で並
列に複数配置されている場合を例にしている。すなわ
ち、図4に示すように、まず、基板上に所定の素子やそ
の上に配置される配線層などを形成した上に層間絶縁膜
401を配置し、この上にAlなどからなる下層配線4
02を形成する。また、下層配線402上に層間絶縁膜
403を介し、プラグ404で接続する上層金属配線4
05を形成する。また、上層金属配線405上には、層
間絶縁膜406およびパシベーション膜407が形成さ
れ、そして、パシベーション膜407の所定位置に、層
間絶縁膜406が数百nmの厚さとなるように開口部4
08が形成された状態となっている。
【0026】そして、この実施の形態4では、下層配線
402−プラグ404−上層金属配線405のヒューズ
配線の隣り合う組において、上層金属配線405のプラ
グ404からの延在方向がそれぞれ異なり、かつ上層金
属配線405同士が隣り合った状態がないようにした。
この結果、プラグ404同士の距離が、図4(b)に示
すように、ヒューズ配線間隔よりも広く離れるような
る。そして、その隣り合うヒューズ配線間で、ヒューズ
切断された場合に形成される穴409同士が重ならない
ように、プラグ404同士の距離をはなすようにした。
この結果、この実施の形態4によれば、一組のヒューズ
配線の切断により形成された穴409が、隣のヒューズ
配線の上層金属配線405およびプラグ404に影響を
及ぼすことがない。
【0027】以上のことに対して、図5に示すように、
プラグ404の位置を、下層配線402−上層金属配線
405方向に垂直な方向に一直線上に配置してプラグ4
04同士の距離が近くなるように配置すると、図5
(c),(d)に示すように、ヒューズ切断において隣
のヒューズ配線領域に影響を与えるようになる。例え
ば、配線幅が1μmで上層金属配線405が形成され、
その上の層間絶縁膜406の膜厚が1μmである場合、
レーザ照射によりヒューズ切断を行うと、穴409の大
きさは、その径が6μm程度となる。従って、図5に示
すように、プラグ404および上層金属配線405が配
置された状態では、上層金属配線405同士の間を、6
μmより大きく離しておかないと、ヒューズ切断により
形成された穴409によりとなりのヒューズ配線の上層
金属配線405が影響を受けることになる。
【0028】それらのことに対して、図4に示したよう
に、まず、隣り合うヒューズ配線の上層金属配線405
同士が、隣り合って存在することなく異なる方向に延在
するようにする。そして、それぞれのプラグ404同士
の間を上述したように所定距離以上離すようにすれば、
配線間が3μm程度にまで狭くなっても、ヒューズ切断
により隣のヒューズ配線に影響を与えることが抑制でき
る。従って、この実施の形態4によれば、ヒューズ配線
が形成される領域をより縮小させることができる。
【0029】実施の形態5 次に、この発明の第5の実施の形態について説明する。
図6は、この実施の形態5における半導体装置の一部構
成を示す断面図であり、この実施の形態5では、まず、
基板上に所定の素子やその上に配置される配線層などを
形成した上に層間絶縁膜501を配置し、この上にAl
などからなる下層配線502aおよび下層配線502b
を形成した。また、下層配線502a,502b上に層
間絶縁膜503が形成されている。そして、層間絶縁膜
503の下層配線502aおよび下層配線502b端部
上に形成されたコンタクトホール内に、プラグ504
a,504bが充填形成されている。
【0030】加えて、プラグ504aとプラグ504b
とを接続するように、層間絶縁膜上に上層金属配線50
5が形成されているようにした。なお、その上層金属配
線505上には、層間絶縁膜506およびパシベーショ
ン膜507が形成され、そして、パシベーション膜50
7の所定位置に、層間絶縁膜506途中までの開口部5
08が形成された状態となっている。この開口部508
は、表面から上層金属配線505までの距離を短くする
ために開けるものであり、層間絶縁膜506およびパシ
ベーション膜507が薄ければ形成しなくてもよい。以
上示したように、この実施の形態5においては、下層配
線502a,502bとプラグ504a,504bと上
層金属配線505とでヒューズ配線を構成するようにし
た。
【0031】以下に、このヒューズ配線の切断に関して
説明する。まず、この実施の形態5においても、開口部
508の上層金属配線505端部上の所定の領域に、
2.5μm角程度のアパーチャ径としたレーザを照射す
ることにより行う。このレーザ照射は、パルス的に20
〜100ms間行われる。前述した実施の形態1と同様
に、このレーザ照射により、上層金属配線505は、図
6(b)に示すように、プラグ504a上の部分が消滅
し、その蒸発は爆発的に起こるため、層間絶縁膜506
が吹き飛ばされて穴509aが形成される。この穴50
9aは、層間絶縁膜503の一部にまで達し、その側壁
には再蒸着した金属膜510が形成される。
【0032】しかし、再蒸着する金属膜510は穴50
9a底部には形成されないので、金属膜510とプラグ
504aが接触することはない。そして、この実施の形
態5では、図6(b)に示すように、プラグ504bの
箇所においても、開口部508の上層金属配線505端
部上の所定の領域にレーザを照射し、穴509bを形成
するようにした。すなわち、この実施の形態4では、一
組のヒューズ配線において、2カ所を溶断するようにし
た。
【0033】ここで、1つのプラグ上の箇所をレーザ照
射によりヒューズ切断した場合、その箇所の切断成功率
を例えば95%とする。すると、上述した実施の形態1
におけるヒューズ切断の成功率は95%となる。これに
対して、この実施の形態5においては、プラグ504a
上のヒューズ切断失敗率が5%、プラグ504b上のヒ
ューズ切断失敗率も5%であるので、両方とも失敗する
確率は0.25%となる。言い換えれば、この実施の形
態5における切断成功率は99.75%となり、ヒュー
ズ切断の成功率を飛躍的に向上させることができる。
【0034】また、上述では、プラグ504aの形成位
置とプラグ504bの形成位置を離すようにしたが、図
(c)に示すように、プラグ504aとプラグ504
bとを近くに配置するようにしてもよい。このことによ
り、上層金属配線505のプラグ504aとプラグ50
4bの間程度にレーザを照射すれば、図(d)に示す
ように、1つの穴509を形成するだけで、プラグ50
4aと上層金属配線505との切断、および、プラグ5
04bと上層金属配線505との切断が同時に行える。
そして、この場合においても、2カ所の切断を行うよう
にしてるので、その切断成功率は上述と同様に向上させ
ることができる。
【0035】さらに、図7に示すように、下層配線50
2aおよび下層配線502bに加え、同一の配線層にお
いて下層配線502cも形成し、この下層配線502a
−プラグ504a−上層金属配線505a−プラグ50
4c−下層配線502c−プラグ504d−上層金属配
線505b−プラグ504b−下層配線502bの経路
により、ヒューズ配線を構成するようにしてもよい。図
7において、AA’断面を図7(b)に示し、BB’断
面を図7(c)に示している。ここで、プラグ504a
〜504dの形成する領域,および,上層金属配線50
5a,505bを、上述したようにレーザ照射すること
で形成される穴509領域内とすれば、1回のレーザ照
射により上述したヒューズ配線の切断ができる。
【0036】そして、この場合では、1つのヒューズ配
線の中で、4カ所のプラグ504a〜504dが存在し
ていることになる。すなわち、プラグ504a〜504
d上すべてにおいて切断が失敗する確率は0.054
0.00000625であるので、この場合は、ヒュー
ズ切断成功率が99.999375%となり、さらに向
上させることができる。なお、上述では、1本のヒュー
ズ配線内に2個または4個のプラグを配置し、直列に接
続するようにしたが、プラグの個数はこれに限るもので
はなく、ヒューズ配線領域に応じて増減するようにして
もよい。
【0037】なお、上記実施の形態1〜5では、上層金
属配線としてAlを用いるようにしたが、これに限るも
のではなく、CuやNiなどの金属を用いるようにして
もよい。また、プラグとして高融点金属を用いるように
したが、これに限るものではなく、Alなど上層金属配
線と同一の材料を用いるようにしてもよい。例えば、プ
ラグの重点と上層金属配線の形成を同時におこなう埋め
込み配線技術を用いれば、自動的に上層金属配線とプラ
グとが同一材料となる。また、上記実施の形態1〜5で
は、下層配線としてAlを用いるようにしているが、こ
れに限るものではなく、CuやNiなど他の金属を用い
るようにしてもよい。加えて、下層配線をより基板に近
いところに形成するようにすれば、ポリシリコンなど半
導体材料を用いるようにしてもよい。
【0038】
【発明の効果】以上説明したように、この発明では、半
導体基板上に形成された下層配線とその下層配線上に形
成された層間絶縁膜と、その下層配線に接触して層間絶
縁膜に形成されたコンタクトホール内に充填されたプラ
グと、そのプラグに接続して層間絶縁膜上に形成された
上層金属配線とからヒューズ配線を構成するようにし
た。そして、上層金属配線のプラグ上の部分を除去する
ことで、上述の構成としたヒューズ配線の切断を行うよ
うにした。ここで、上層金属配線を除去したときに発生
する再付着物があっても、その再付着物とプラグとが接
触することがない。この結果、この発明によれば、上層
金属配線のプラグ上の部分を除去すれば、上層金属配線
と下層配線とを電気的に分離することができるので、工
程を複雑にすることなく、ヒューズ配線上の層間絶縁膜
の残膜制御を容易にするとともにヒューズ切断成功率の
向上が図れるという効果がある。
【図面の簡単な説明】
【図1】 この発明の第1の実施の形態における半導体
装置の一部構成を示す断面図である。
【図2】 この発明の第2の実施の形態における半導体
装置の一部構成を示す断面図である。
【図3】 この発明の第3の実施の形態における半導体
装置の一部構成を示す平面図と断面図である。
【図4】 この発の第4の実施の形態における半導体
装置の一部構成を示す平面図と断面図である。
【図5】 実施の形態4との比較をするための半導体装
置の一部構成を示す平面図と断面図である。
【図6】 この発明の第5の実施の形態における半導体
装置の一部構成を示す断面図である。
【図7】 この発明の第5の実施の形態における半導体
装置の他の例における一部構成を示す断面図である。
【図8】 不良メモリセルを冗長してある予備のメモリ
セルで救済する冗長回路を含む回路図である。
【図9】 従来のヒューズ配線の構成を示す説明図であ
る。
【符号の説明】
101,103,106…層間絶縁膜、102…下層配
線、104…プラグ、105…上層金属配線、107…
パシベーション膜、108…開口部、109…穴、11
0…金属膜。

Claims (13)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体基板上に形成された下層配線と、
    前記下層配線上に層間絶縁膜を介して少なくとも前記下
    層配線の一部と重畳領域を持つように形成された上層金
    属配線と、前記重畳領域に前記上層金属配線と前記下層
    配線とを電気的に接続するように形成された導体部とか
    ら構成された複数のヒューズを有し、 このヒューズの中の第1のヒューズの第1の上層金属配
    線と、前記第1のヒューズの隣に配置する第2のヒュー
    ズの第2の上層金属配線とが、各々の第1の導体部およ
    び第2の導体部から、隣り合うことなく各々異なる方向
    に延在し、 前記第1の上層金属配線の前記第1の導体部上にヒュー
    ズ切断された場合に形成される第1の開口領域と、前記
    第2の上層金属配線の前記第2の導体部上にヒューズ切
    断された場合に形成される第2の開口領域とが重ならな
    いように、前記第1の導体部と第2の導体部との距離が
    離れて形成されている ことを特徴とする半導体装置。
  2. 【請求項2】 半導体基板上に形成された下層配線と、
    前記下層配線上に層間絶縁膜を介して少なくとも前記下
    層配線の一部と重畳領域を持つように形成された上層金
    属配線と、前記重畳領域に前記上層金属配線と前記下層
    配線とを電気的に接続するように形成された導体部とか
    ら構成され、かつ、前記上層金属配線と前記下層配線と
    が、前記上層金属配線と前記下層配線との間に形成され
    る中間層配線と、前記上層金属配線と前記中間層配線と
    を接続する上層導体部と、前記中間層配線と前記下層配
    線とを接続する下層導体部とを介して電気的に接続され
    複数のヒューズを有し、 前記ヒューズの中の第1のヒューズの第1の上層金属配
    線と、前記第1のヒューズの隣に配置する第2のヒュー
    ズの第2の上層金属配線とが、各々の第1の導体部およ
    び第2の導体部から、隣り合うことなく各々異なる方向
    に延在し、 前記第1の上層金属配線の前記第1の導体部上にヒュー
    ズ切断された場合に形成される第1の開口領域と、前記
    第2の上層金属配線の前記第2の導体部上にヒューズ切
    断された場合に形成される第2の開口領域とが重ならな
    いように、前記第1の導体部と第2の導体部との距離が
    離れて形成 されていることを特徴とする半導体装置。
  3. 【請求項3】 請求項1または2記載の半導体装置にお
    いて、 前記上層金属配線と前記導体または前記上層導体部とが
    同一材料であることを特徴とする半導体装置。
  4. 【請求項4】 請求項1または2記載の半導体装置にお
    いて、 前記上層金属配線に接触している導体部上の前記上層金
    属配線表面が露出するように、かつ、ヒューズ切断のた
    めに前記上層金属配線が除去される領域より広く形成さ
    れた開口部を備えた絶縁膜が前記上層金属配線上に形成
    され ていることを特徴する半導体装置。
  5. 【請求項5】 半導体基板上に形成された第1,第2,
    および,第3の下層配線と、前記第1〜第3の下層配線
    上に層間絶縁膜を介して少なくとも前記第1〜第3の下
    層配線の一部と重畳領域を持つように形成された第1お
    よび第2の上層金属配線と、前記重畳領域に前記第1お
    よび第2の上層金属配線と前記第1〜3下層配線とを電
    気的に接続するように形成された第1,第2,第3,お
    よび,第4の導体部とから構成されたヒューズを有する
    ことを特徴とする半導体装置。
  6. 【請求項6】 請求項1〜5いずれか1項に記載の半導
    体装置において、前記導体部は、高融点金属から構成されていることを特
    徴とする半導体装置。
  7. 【請求項7】 請求項1〜5いずれか1項に記載の半導
    体装置において、 前記導体部は、タングステンから構成されていることを
    特徴とする半導体装置。
  8. 【請求項8】 半導体基板上に形成された下層配線と、
    この下層配線上に層間絶縁膜を介して少なくとも前記下
    層配線の一部と重畳領域を持つように形成された上層金
    属配線と、前記層間絶縁膜の前記重畳領域に形成された
    コンタクトホール内に充填して形成され前記上層金属配
    線と前記下層配線とを電気的に接続する導体プラグとか
    ら構成されたヒューズを有する半導体装置の製造方法に
    おいて、レーザ照射により前記導体プラグが接続される
    部分の前記上層金属配線を蒸発させると共に前記導体
    ラグの上面のみ前記層間絶縁膜とともに底面に露出す
    るような穴を形成してこの穴の側面から前記導体プラグ
    を離間させることで前記ヒューズの切断を行うことを特
    徴とする半導体装置の製造方法。
  9. 【請求項9】 半導体基板上に形成された下層配線と、
    この下層配線上に第1の層間絶縁膜を介して少なくとも
    前記下層配線の一部と重畳領域を持つように形成された
    中間金属配線と、前記層間絶縁膜の前記重畳領域に形成
    されたコンタクトホール内に充填して形成され前記中間
    金属配線と前記下層配線とを電気的に接続する第1導体
    プラグと、前記中間配線上に第2の層間絶縁膜を介して
    少なくとも前記重畳領域で前記下層配線,中間金属配線
    と重畳する部分があるように形成された上層金属配線
    と、前記第2の層間絶縁膜の前記重畳領域に形成された
    コンタクトホール内に充填して形成され前記上層金属配
    線と前記中間金属配線とを電気的に接続する第2導体
    ラグとから構成されたヒューズを有する半導体装置の製
    造方法において、レーザ照射により前記第2導体プラグ
    が接続される部分の前記上層金属配線と前記中間金属配
    線とを蒸発させると共に前記第1導体プラグの上面のみ
    前記第1の層間絶縁膜とともに底面に露出するような
    穴を形成してこの穴の側面から前記第1導体プラグを離
    間させることで前記ヒューズの切断を行うことを特徴と
    する半導体装置の製造方法。
  10. 【請求項10】 請求項8または9記載の半導体装置の
    製造方法において、前記導体プラグは、高融点金属から
    構成されていることを特徴とする半導体装置の製造方
    法。
  11. 【請求項11】 請求項8または9記載の半導体装置の
    製造方法において、前記導体プラグは、タングステンか
    ら構成されていることを特徴とする半導体装置の製造方
    法。
  12. 【請求項12】 請求項8〜11いずれか1項に記載の
    半導体装置の製造方法において、前記レーザ照射は、前
    記上層金属配線上に形成された所定膜厚の絶縁膜を介し
    おこなわれることを特徴とする半導体装置の製造方
    法。
  13. 【請求項13】 請求項8〜11いずれか1項に記載の
    半導体装置の製造方法において、前記上層金属配線上に
    絶縁膜を形成し、この絶縁膜に、前記重畳領域の前記上
    層金属配線表面が露出するように、かつ、ヒューズ切断
    のために前記上層金属配線が除去される領域より広い開
    口部を形成し、この開口部の中で、前記レーザ照射を行
    い前記ヒューズの切断を行うことを特徴とする半導体装
    置の製造方法。
JP00510898A 1997-01-14 1998-01-13 半導体装置およびその製造方法 Expired - Fee Related JP3287293B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00510898A JP3287293B2 (ja) 1997-01-14 1998-01-13 半導体装置およびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9-4582 1997-01-14
JP458297 1997-01-14
JP00510898A JP3287293B2 (ja) 1997-01-14 1998-01-13 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH10261720A JPH10261720A (ja) 1998-09-29
JP3287293B2 true JP3287293B2 (ja) 2002-06-04

Family

ID=26338394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00510898A Expired - Fee Related JP3287293B2 (ja) 1997-01-14 1998-01-13 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP3287293B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269342A (ja) 1999-03-12 2000-09-29 Toshiba Microelectronics Corp 半導体集積回路および半導体集積回路の製造方法
JP4083441B2 (ja) 2001-04-24 2008-04-30 富士通株式会社 ヒューズを備えた半導体装置及びヒューズ切断方法
JP4813687B2 (ja) * 2001-05-24 2011-11-09 ルネサスエレクトロニクス株式会社 半導体装置、フューズの切断方法
GB0302485D0 (en) * 2003-02-04 2003-03-05 Plastic Logic Ltd Pixel capacitors
JP4591808B2 (ja) * 2003-06-24 2010-12-01 エルピーダメモリ株式会社 半導体装置
JP4587761B2 (ja) * 2004-09-30 2010-11-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
JPH10261720A (ja) 1998-09-29

Similar Documents

Publication Publication Date Title
JP2000091438A (ja) 半導体デバイスとその製造方法
KR100429881B1 (ko) 셀 영역 위에 퓨즈 회로부가 있는 반도체 소자 및 그제조방법
US20100117190A1 (en) Fuse structure for intergrated circuit devices
JPH07307387A (ja) 半導体装置
KR100297222B1 (ko) 반도체장치및그제조방법
JP2003086687A (ja) 半導体装置
US6713837B1 (en) Semiconductor device with fuse
US6750529B2 (en) Semiconductor devices including fuses and multiple insulation layers
JP3287293B2 (ja) 半導体装置およびその製造方法
KR100332456B1 (ko) 퓨즈를 갖는 반도체 소자 및 그 제조방법
US20030038339A1 (en) Semiconductor devices
JP3625560B2 (ja) 半導体装置およびヒューズの切断方法
US7888770B2 (en) Fuse box for semiconductor device and method of forming same
JPH0412545A (ja) 半導体装置およびその製造方法
US20140008759A1 (en) Fuse of semiconductor device and method for forming the same
US6876015B2 (en) Semiconductor devices
KR100853460B1 (ko) 반도체 장치 제조방법
KR100605608B1 (ko) 반도체 메모리 장치 및 그 제조방법
KR100578224B1 (ko) 반도체 메모리 장치의 제조방법
US6310396B1 (en) Semiconductor circuit apparatus and method for fabricating the semiconductor circuit apparatus
KR100495911B1 (ko) 캐패시터용 접착층을 안티퓨즈로 이용한 반도체 메모리 장치
KR100954417B1 (ko) 반도체 소자의 퓨즈 형성 방법
JPH1126589A (ja) 半導体装置の製造方法
KR20080098893A (ko) 반도체 메모리 장치, 그의 제조방법 및 반도체 퓨즈프로그래밍 회로
KR20060011263A (ko) 퓨즈 박스를 포함하는 반도체 메모리장치 및 그 제조 방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees