JP3625560B2 - 半導体装置およびヒューズの切断方法 - Google Patents
半導体装置およびヒューズの切断方法 Download PDFInfo
- Publication number
- JP3625560B2 JP3625560B2 JP02189896A JP2189896A JP3625560B2 JP 3625560 B2 JP3625560 B2 JP 3625560B2 JP 02189896 A JP02189896 A JP 02189896A JP 2189896 A JP2189896 A JP 2189896A JP 3625560 B2 JP3625560 B2 JP 3625560B2
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- fuse element
- insulating film
- semiconductor device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、ヒューズ素子を備えた半導体装置及びヒュ−ズの切断方法に関し、特に高密度化、高集積化を図った半導体装置に用いて好適なヒュ−ズ及びその切断方法に関するものである。
【０００２】
【従来の技術】
半導体装置に組み込まれている半導体素子のサイズが微細化され、１つの半導体チップの中に含まれる素子数が巨大化するにつれて、欠陥密度の水準も向上するが、開発段階や量産の初期においては低い歩留まりが問題になっている。この問題を解決するために、冗長回路技術が提案され、実用化されてきた。ここでは１例としてメモリ素子において製造工程中に作られる欠陥を救済する冗長回路について説明する。冗長回路はメモリ配列中に欠陥の行又は列あるいはメモリセルが存在した場合にスペアの行や列を何本か用意しておき、欠陥部分に相当するアドレス信号が入った時に、代わりにスペアの行や列を選択するように構成することによって欠陥を含みながら製品を良品として扱うことができる。冗長回路を導入することによってチップ面積は増大するが歩留まり改善率が高くなる。こうした冗長回路を実現する上で各チップによってランダムに発生する欠陥箇所に対応するアドレスをスペア部分に割付ける１種のプログラミングの手段の選択が重要になる。この手段はいろいろあるが冗長回路のためのチップ面積の増加が小さく加工上のマージンの大きいレーザによるヒューズ切断が最も多く用いられる。半導体装置におけるヒューズはこのようなところに用いることが多い。
【０００３】
従来技術による半導体装置に用いるヒュ−ズは、ポリシリコンやＷ（タングステン）、Ａｌ（アルミニウム）などの１層の導電層、ポリシリコン上にＷＳｉなどのシリサイドを形成した構造や、Ａｌなどの下にＴｉ（チタン）／ＴｉＮ（チタンナイトランド）を形成した２層の導電層から構成されている。形状的には１本の棒状のものや切断部のみを細める形状が多く、また切断する手法としてはレーザビームを照射する方法が一般的である。
【０００４】
【発明が解決しようとする課題】
ヒューズは、主としてメモリ素子の不良ビットをスペアビットに置き換え救済するのに用いられているが、現在救済効率を上げる為にスペアビットを増やす傾向にあり、それに伴い置き換えに用いられているヒューズの本数も増加する傾向にある。そのため、前記ヒューズへの配線も増加するので設計が難航する場合やチップサイズの増加が問題となっている。
また、ヒューズ材料をＷ．Ａ１などの導電性金属材料にした場合やとくにＷやＡ１の下にＴｉ／ＴｉＮを形成して２層にした場合は、ヒューズをレーザービームで切断する際に残膜が発生し、電気的な切断ができず完全なビットの置き換えが行えないで不良となるケースがあった。この問題について図面を参照しながらさらに説明する。図１９は、半導体基板上に形成された従来のヒューズの平面図であり、図２０は、この従来のヒューズのみを示した斜視図である。
ヒューズは、集積回路間、半導体素子間あるいは集積回路と半導体素子間などを接続する配線を中断しその間に挿入されるものである。したがって、配線とは別異の材料で形成されているのが通常であるが、配線とヒューズを同じ材料で構成することもできる。この場合は、ヒューズは切断可能な領域とこの領域を支持しこれと近接する領域からなる。
【０００５】
図２０では、半導体基板上に形成された絶縁保護膜に形成された開口部からなるヒューズ窓の内部にヒューズの切断可能な領域（切断部）が配置されている。図２０に示すようにヒューズ素子１は、切断部が細くなっており、そのため切断性が向上している。図１９のように、半導体基板（図示せず）上に、分離されたＡｌなどの配線４が配置形成されており、複数のヒユーズ１は、分離された各配線４を各々接続している。配線４とヒユーズ１の上には、絶縁膜（図示せず）及び絶縁保護膜（図示せず）が形成されている。ヒューズ１の切断部近傍は、絶縁保護膜に形成された開口部であるヒューズ窓２の内側に配置されている。レーザビームは、このヒユーズ窓２から照射されてヒューズ１を溶断する。前記配線４とヒューズ１とはコンタクト部５で接続されており電気的に導通している。このようにヒューズ窓２を挟んでヒューズ１の本数分の配線４をその両側に設けるとスペース的に大きな無駄になってしまう。
【０００６】
次に、ヒューズをレーザービームで切断する際の問題点について説明する。図２１は、従来の半導体基板上のヒューズの断面図である。この図は、図１９のＡ−Ａ′線に沿う部分の断面であり半導体基板の絶縁保護膜にヒユーズ窓をあけた部分の近傍を拡大したものである。シリコン半導体基板２００上には、ＳｉＯ２ 膜１０１、ＢＳＰＧ（Ｂｏｒｏｎ−ｄｏｐｅｄ Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ） 膜１０２が設けられ、その上にヒューズ１が存在している。ヒューズ１は、２層構造になっており、下側がＴｉ／ＴｉＮ膜５４、上側がＷ膜５３になるように構成されている。ヒューズ１の上には、層間絶縁膜である第１のＳｉＯ２ 膜１０３、第２のＳｉＯ２ 膜１０４、第３のＳｉＯ２ 膜１０５が形成され、さらに絶縁保護膜であるＳｉＯ２ 膜１０６及びＳｉ３ Ｎ４ 膜１０７が形成されている。そして、ヒューズ１をレーザービームで切断し易いようにヒューズ１上の絶縁膜を薄くする必要があり、そのため絶縁保護膜であるＳｉ３ Ｎ４ 膜１０７に開口部（ヒユーズ窓）２を開け、さらに同じく絶縁保護膜であるＳｉＯ２ 膜１０６と第３のＳｉＯ２ 膜１０５の１部をエッチング処理で選択的に除いている。図２２は、この状態の従来のヒューズにレーザービームで切断するときの半導体基板上のヒユーズの断面図である。図中の矢印Ｚはレーザービームであり、ヒューズ１の切断しようとする部分に照射する。
【０００７】
この場合、レーザービーム（矢印Ｚ）を照射すると、破壊されたヒューズ１とヒューズ１上に存在する層間膜である第１のＳｉＯ２ 膜１０３、第２のＳｉＯ２ 膜１０４、第３のＳｉＯ２ 膜１０５が除去され外観的及び電気的に切断される。しかし、本来ならヒューズ１は完全に除去されなければならないが、２層構造で下にＴｉ／ＴｉＮ膜５４が存在した場合は、これが残膜として残る可能性が高く完全な切断にはならない場合がある。例えば、不良ビットをスペアビットに置き換えることができず不良となることがある。
上記したように、従来の半導体装置に用いるヒューズ素子は、設計マージンが十分に確保されず、また、ヒューズをレーザービームにより切断したときの残膜がもたらす電気的導通が原因となって不良が発生する可能性があるという問題があった。
本発明は、このような事情によりなされたものであり、設計マージンが十分に確保され、チップ上の占領面積が小さく、また、残膜がもたらす電気的導通による不良の発生を抑えた半導体装置及び半導体装置に用いるヒューズの切断方法を提供する。
【０００８】
【課題を解決するための手段】
本発明は、導電材料から構成されたヒューズを有する半導体装置において、ヒューズが互いに接続された複数のヒューズ素子からなり、これらのヒューズ素子のコンタクト部を破壊することによりヒューズ切断を行うことを特徴としている。そのため前記コンタクト部は半導体基板の上に形成される絶縁保護膜の開口部で構成されるヒューズ窓の内側に配置され、レーザビームはこのヒューズ窓を介してヒューズに照射されることを特徴としている。
ここで、第１のヒューズ素子及び前記第２のヒューズ素子は半導体装置表面の保護膜に開けられた窓穴の少なくとも一つの辺から同一方向に延在しており、コンタクトの存在する両ヒューズ素子の先端は窓穴内に存在する。ヒューズは、第１のヒューズ素子と第２のヒューズ素子の先端とコンタクトとをレーザービームにより破壊することにより切断される。
第１のヒューズ素子の上に第２のヒューズ素子が配置されているヒューズ、このヒューズにおいて第２のヒューズ素子のコンタクトが形成されている先端部分とそれ以外の領域との間に跪弱部を設けたヒューズ及び第１及び第２のヒューズ素子を同じ平面上に配置しさらに第３のヒューズ素子を用いて前記両素子を電気的に接合したヒューズおのおのは、ともにコンタクト部及び第２のヒューズ素子がレーザービームによりブローされ易く、ヒューズの切断不良が起こり難い。また、第１及び第２のヒューズ素子を上下に重ねて配置することもできるので従来よりヒューズ面積が低減される。
ヒューズは、集積回路間、半導体素子間あるいは集積回路と半導体素子間などを接続する配線に挿入されるものである。したがって、配線とは別異の材料で形成されているのが通常であるが、配線とヒューズを同じ材料で構成することもできる。この場合は、ヒューズは切断可能な領域とこの領域を支持しこれと近接する領域からなる。
【０００９】
本発明の第１の発明は、請求項１に記載の半導体装置において、ヒューズが形成された半導体基板と、前記半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成された第１のヒューズ素子と、前記第１の絶縁膜及び前記第１のヒューズ素子の上に形成され、前記第１のヒューズ素子の先端部に至るコンタクト開口部を有する第２の絶縁膜と、前記第２の絶縁膜上に形成され、前記コンタクト開口部においてその先端部と前記第１のヒューズ素子の先端部とが電気的に接続されるコンタクト部を有する第２のヒューズ素子と、前記第２の絶縁膜及び前記第２のヒューズ素子の上に形成された第３の絶縁膜と、前記第３の絶縁膜上に形成され、少なくとも前記コンタクト部が形成された領域の上にはレーザビーム照射用のヒューズ窓が開口されている絶縁保護膜とを備え、前記ヒューズは、前記第１のヒューズ素子と前記第２のヒューズ素子とから構成されていることを特徴とする。第２の発明は、請求項７に記載の半導体装置において、ヒューズが形成された半導体基板と、前記半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成され、互いに先端部が所定の間隔を隔てて対向している第１及び第２のヒューズ素子と、前記第１の絶縁膜及び前記第１及び第２のヒューズ素子の上に形成され、前記第１及び第２のヒューズ素子の前記互いに対向している先端部に至るコンタクト開口部を有する第２の絶縁膜と、前記第２の絶縁膜上に形成され、前記コンタクト開口部内において前記第１及び第２のヒューズ素子の前記互いに対向している先端部と電気的に接続する第３のヒューズ素子と、前記第２の絶縁膜及び前記第３のヒューズ素子の上に形成された第３の絶縁膜と、前記第３の絶縁膜上に形成され、少なくとも前記第３のヒューズ素子が形成されている領域にはレーザビーム照射用のヒューズ窓が開口されている絶縁保護膜とを備え、前記ヒューズは、前記第１のヒューズ素子、前記第２のヒューズ素子及び第３のヒューズ素子から構成され、前記第２の絶縁膜の前記コンタクト開口部内において前記第３のヒューズ素子の上にはポリシリコンが埋め込まれていることを特徴とする。
【００１０】
第３の発明は、請求項１３に記載の半導体装置において、ヒューズが形成された半導体基板と、前記半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成された第１のヒューズ素子と、前記第１の絶縁膜及び前記第１のヒューズ素子の上に形成され、前記第１のヒューズ素子の先端部に至るコンタクト開口部を有する第２の絶縁膜と、前記第２の絶縁膜上に形成され、前記コンタクト開口部においてその先端部と前記第１のヒューズ素子の先端部とが電気的に接続されるコンタクト部を有する第２のヒューズ素子と、前記第２の絶縁膜及び前記第２のヒューズ素子の上に形成された第３の絶縁膜とを備え、前記ヒューズは、前記第１のヒューズ素子と前記第２のヒューズ素子とから構成され、前記第２のヒューズ素子の前記先端部とこの先端部以外の領域との境界部分には括れ部が形成されていることを特徴とする。第４の発明は、請求項２０に記載の半導体装置のヒューズ切断方法において、レーザビームを前記ヒューズ窓から前記コンタクト部に照射して、このコンタクト部を破壊し、前記第１のヒューズ素子と第２のヒューズ素子とを電気的に分離することを特徴とする。第５の発明は、請求項２１に記載の半導体装置のヒューズ切断方法において、レーザビームを前記ヒューズ窓から前記第３のヒューズ素子に照射してこの第３のヒューズ素子を破壊し、前記第１のヒューズ素子と第２のヒューズ素子とを電気的に分離することを特徴とする。第６の発明は、請求項２２に記載の半導体装置のヒューズ切断方法において、レーザビームを前記コンタクト部に照射して、このコンタクト部を破壊し、前記第１のヒューズ素子と第２のヒューズ素子とを電気的に分離することを特徴とする。
【００１１】
【発明の実施の形態】
以下、図面を参照して発明の実施の形態を説明する。
まず、図１乃至図５を参照しながら第１の発明の実施の形態を説明する。図１は、半導体基板上に形成された配線間に配置されたヒューズの平面図、図２は、半導体基板上に配置されたヒューズの斜視図、図３は、図１のＢ−Ｂ′線に沿う部分の断面図、図４は、図３のヒューズがレーザビームにより切断される状態を説明する半導体基板の断面図、図５は、レーザビームが照射された半導体基板上のヒューズ窓の平面図である。この発明の実施に形態のヒューズ１００は、半導体基板上の絶縁保護膜に開口したヒューズ窓２の長辺側の１辺からのみ延在しており、ヒューズの端部は、ヒューズ窓２のほぼ中央に存在している。
ヒューズ１００は、第１のヒューズ素子１０とその下に配置された第２のヒューズ素子１１を有し、第１及び第２のヒューズ素子１０、１１の先端はコンタクト部１２により電気的に接続されている。すなわちこのヒューズ１００は、上下２層の導電層から形成された２層構造素子になっている。図２に示すように下層の第１のヒューズ素子１０と上層の第２のヒューズ素子１１は、並行に重なっており、それぞれの先端部のコンタクト部１２で接続されている。
【００１２】
第１のヒューズ素子１０の先端部は、他の部分より幅広になっており、第２のヒューズ素子１１の先端部は、他の部分との間に括れ部１５が形成されている。半導体基板上の配線１４は、第１のヒューズ素子１０に接続されており、このヒューズ素子１０と同一の材料で構成されている。また、配線１３は、第２のヒューズ素子１１に接続されており、このヒューズ素子１１と同一の材料で構成されている。ヒューズ窓２の内側において配線１３、１４は、第１及び第２のヒューズ素子１０、１１が存在する側のみに存在する。
この発明の実施の形態のヒューズの半導体基板における配置を図３を参照して説明する。ヒューズ１００は、シリコン半導体基板２００上にＳｉＯ２ 膜１０１、ＢＰＳＧ膜１０２が設けられ、その上に第１のヒューズ素子１０が形成される。第１のヒューズ素子１０は２層構造になっており、下にＴｉ／ＴｉＮ膜５４が形成され、その上にＷ膜５３が形成されている。第１のヒューズ素子１０の上には、層間絶縁膜である第１のＳｉＯ２ 膜１０３、その上に第２のＳｉＯ２ 膜１０４が形成されている。第２のＳｉＯ２ 膜１０４の上には第２のヒューズ素子１１が設けられている。第２のヒューズ素子１１も第１のヒューズ素子１０と同じく２層構造になっており、下にＴｉ／ＴｉＮ膜５２が形成され、その上にＡ１膜５１が形成されている。
【００１３】
第１のヒューズ素子１０と第２のヒューズ素子１１は先端部にコンタクト部１２が設けられており、ここが実質的なヒューズ切断部となっている。第１のヒューズ素子１０の先端部直上の第１及び第２のＳｉＯ２ 膜１０３、１０４にこの先端部が露出するコンタクト孔を形成し、第２のヒューズ素子１１をこのコンタクト孔の内部にも形成することによってコンタクト部１２を形成する。このときコンタクト部１２の底部でＡ１膜５２とＷ膜５３とが電気的に接続する。
第２のヒューズ素子１１の上には層間絶縁膜である第３のＳｉＯ２ 膜１０５が形成され、その上に保護絶縁膜であるＳｉＯ２ 膜１０６とＳｉ３ Ｎ４ 膜１０７とが形成されている。そしてヒューズ１００をレーザビームで切断し易いようにヒューズの切断部を含む領域を薄くする必要がある。そこでヒューズの切断部を含む領域上のＳｉ３ Ｎ４ 膜１０７を開口しこの部分をヒューズ窓２とする。さらにＳｉＯ２ 膜１０６とその下の第３のＳｉＯ２ 膜１０５をエッチング処理する。このエッチングによりＳｉＯ２ 膜１０６は開口しＳｉＯ２ 膜１０５はそのヒューズ窓下の膜厚を薄くする。レーザビームの効率を高めるために、さらにＳｉＯ２ 膜１０５のエッチング処理を進めてヒューズ１００の切断部の表面を露出させることもできる。
【００１４】
次に、この発明の実施の形態のヒューズの切断方法を図４、図５及び従来のヒューズの切断方法を示す図１９を参照して説明する。
図１９の従来のヒューズ１に接続するＡｌ配線４は、絶縁保護膜（図示せず）に開けたヒューズ窓２を長辺側で挟む形でその両側にヒューズ素子１の本数分だけ配置されている。図１に示す第１の発明の実施の形態のヒューズは、絶縁保護膜に開けられたヒューズ窓２の長辺の一辺側にしか第１のヒューズ素子１０と第２のヒューズ素子１１に接続される配線１３、１４は存在せず、ヒューズが存在する領域は、ヒューズ窓２の内部において従来の片側分になっている。従って従来のヒューズに比べて本発明のヒューズの配線の方が設計的にマージンが上がる。また、また、図４において矢印Ｚは、レーザビームであり、ヒューズを切断しようとする所に照射されるが、レーザビーム（Ｚ）は、第１のヒューズ素子１０と第２のヒューズ素子１１の先端部及びコンタクト部１２に照射される。レーザビーム（Ｚ）が照射された第１のヒューズ素子１０と第２のヒューズ素子１１の先端及びコンタクト部１２は破壊され、第１のヒューズ素子１０、第２のヒューズ素子１１の先端及びコンタクト部１２と第１のヒューズ素子１０上に存在する層間絶縁膜である第１のＳｉＯ２ 膜１０３、第２のＳｉＯ２ 膜１０４及び第２のヒューズ素子１１上の第３のＳｉＯ２ 膜１０５が除去されて外観的及び電気的に切断される。
【００１５】
ヒューズ１００に照射されるレーザビーム（Ｚ）の径（φ１）は、第１及び第２のヒューズ素子１０、１１の先端部及びコンタクト部１２が完全にブローされるために、少なくとも第１及び第２のヒューズ素子１０、１１の径（φ２）より大きいことが必要である（φ１＞φ２）（図５）。
本来ならヒューズは完全に除去されなければならないが、一番底面に存在する第１のヒューズ素子１０が２層構造でＴｉ／ＴｉＮ膜５４が形成されている場合は、これが残膜として残る可能性が高い。しかし、本発明ではコンタクト部１２及び第２のヒューズ素子１１の先端部が完全に除去されているので完全な切断状態となり外観的、電気的にも完全な切断が完了することが可能となり半導体メモリ装置に用いた場合に不良ビットをスペアビットに置き換えることができる。
次に、図６及び図７を参照して２層構造素子からなり、前記のものとは異なる構造のヒューズを有する第２の発明の実施の形態を説明する。図６は、表面にヒューズ窓を有する半導体基板の平面図、図７は、半導体基板上のヒューズを示す斜視図である。
【００１６】
ヒューズ１００は、第１のヒューズ素子１０とその下に配置された第２のヒューズ素子１１を有し、第１及び第２のヒューズ素子１０、１１の先端はコンタクト部１２により電気的に接続されている。図２に示すように下層の第１のヒューズ素子１０と上層の第２のヒューズ素子１１は、上下に平行であり、先端部のみ重なっている。そしてそれぞれの先端部のコンタクト部１２で接続されている。第１のヒューズ素子１０の先端部は、他の部分より幅広になっており、第２のヒューズ素子１１の先端部は、他の部分との間に括れ部１５が形成されている。半導体基板２００上の絶縁保護膜１０７に形成されたヒューズ窓２内のヒューズ１００の配置は、図１９に示す従来のヒューズの配置と同じであり、ヒューズ窓の２つの長辺方向にヒューズの長手方向が延びている。コンタクト部１２と２つのヒューズ素子１０、１１の先端部をレーザビームによりブローするので、ヒューズ切断が確実であり、さらに、第２のヒューズ１１の先端部に括れ部１５が形成されているのでヒューズ切断の確実さが増す。
次に、ヒューズが３つのヒューズ素子からなる半導体装置の発明の実施の形態について説明する。
【００１７】
このヒューズは、少なくとも３つのヒューズ素子によって構成され、第１のヒューズ素子と第２のヒューズ素子が同一の絶縁膜上に形成される１層の導電材料からなる１層構造素子であり、コンタクト部が配置される先端部が互いに対向した位置に形成され、しかも電気的には接続されていない第１のヒューズ素子と第２のヒューズ素子の先端を第３のヒューズ素子によって電気的に接続することを特徴としている。すなわち、第３のヒューズ素子は、第１及び第２のヒューズ素子を電気的に接続するコンタクトの役割を果たす。
第１のヒューズ素子と第２のヒューズ素子を電気的に接続する第３のヒューズ素子は、半導体基板表面の絶縁保護膜に開口されたヒューズ窓の中に配置され、ヒューズの切断は、第１のヒューズ素子と第２のヒューズ素子を電気的に接続する第３のヒューズ素子と前記第３のヒューズ素子上の絶縁膜（シリコン酸化膜）をレーザビームにより除去して第１のヒューズ素子と第２のヒューズ素子を電気的に切断する。第３のヒューズ素子は、少なくとも第１のヒューズ素子と第２のヒューズ素子の上面に位置し、また、第３のヒューズ素子は、第１のヒューズ素子と第２のヒューズ素子の各々の先端部が電気的に接続されない範囲で近接している位置に、第１のヒューズ素子と第２のヒューズ素子の各々の先端部が露出するようなコンタクト孔を開口し、このコンタクト孔を少なくとも１種類の導電性材料で埋め込むことにより形成する。
【００１８】
次に、図８乃至図１１を参照して第３の発明の実施の形態を説明する。図８は、半導体基板上のヒューズ及び配線の平面図、図９は、ヒューズの部分拡大斜視図、図１０は、図８のＢ−Ｂ′線に沿う部分の断面図、図１１は、図１０のヒューズがレーザビームにより切断される状態を説明する半導体基板の断面図である。
図８の中央には第１のヒューズ素子３０１、第２のヒューズ素子３０２、第３のヒューズ素子３０３が配置されており、第１のヒューズ素子３０１と第２のヒューズ素子３０２の間に第３のヒューズ素子３０３が位置している。これらヒューズ素子の近傍は、半導体素子の絶縁保護膜に、前記第３のヒューズ素子３０３にレーザビームが照射し易いようにヒューズ窓２が開口されており、そのヒューズ窓２の周辺に第１のヒューズ素子３０１と第２のヒューズ素子３０２へのＡｌ配線４がヒューズ窓２を挟むように両側に第１のヒューズ素子３０１と第２のヒューズ素子３０２の本数分が配置形成されている。第１のヒューズ素子３０１と第２のヒューズ素子３０２へのＡｌ配線４は、コンタクト５で接続されておりここで電気的に導通している。
【００１９】
このヒューズの構造は、図９に示すように第１のヒューズ素子３０１、第２のヒューズ素子３０２、第３のヒューズ素子３０３の３つのヒューズ素子によって構成され、第１のヒューズ素子と第２のヒューズ素子は同じ導電材料からなり、かつ同じ導電層から構成され、先端部は互いに対向した位置に存在し、先端部以外の部分は互いに反対方向に延在している。そして位置的に第３のヒューズ素子３０３は第１のヒューズ素子３０１と第２のヒューズ素子３０２の上面に位置している。第１及び第２のヒューズ素子３０１、３０２とも先端部は、細幅部１６になっている。
図１０は、ヒューズの半導体基板上の配置を詳細に示している。図８に示すヒューズ１００は、シリコン半導体基板２００上にＳｉＯ２ 膜１０１、ＢＰＳＧ膜１０２が設けられ、その上に第１のヒューズ素子３０１と第２のヒューズ素子３０２が形成されている。図に示すように、第１のヒューズ素子３０１と第２のヒューズ素子３０２は分離しており、第１のヒューズ素子３０１と第２のヒューズ素子３０２の２つだけでは電気的に導通していない状況にある。第１のヒューズ素子３０１と第２のヒューズ素子３０２とは同じ導電層からなり、この導電層は２層構造になっている。
【００２０】
下層にＴｉ／ＴｉＮ膜５４が形成され、その上層にＷ膜５３が形成されている。第１のヒューズ素子３０１と第２のヒューズ素子３０２の上には、層間絶縁膜である第１のＳｉＯ２ 膜１０３、第２のＳｉＯ２ 膜１０４が形成され、その上に第３のヒューズ素子３０３が設けられ、第３のヒューズ素子３０３も第１及び第２のヒューズ素子３０１、３０２と同じく２層構造になっていて、下層にＴｉ／ＴｉＮ膜５２、上層にＡｌ膜５１が形成されている第１のヒューズ素子３０１と第２のヒューズ素子３０２の先端部に互いの先端が露出するようにコンタクト孔を開口し、第３のヒューズ素子３０３を構成する導電材料を第１のヒューズ素子３０１と第２のヒューズ素子３０２を電気的に接合するようにコンタクト孔内とその近傍の第２のＳｉＯ２ 膜１０４の上に形成する。この３つのヒューズ素子が接合された部分が実質的なヒューズ切断部となっている。第３のヒューズ素子３０３は、第１のヒューズ素子３０１と第２のヒューズ素子３０２とを電気的に接続するコンタクトになっている。
次に、第３のヒューズ素子３０３上には層間絶縁膜である第３のＳｉＯ２ 膜１０５が形成され、その上に絶縁保護膜であるＳｉＯ２ 膜１０６及びＳｉ３ Ｎ４ 膜１０７が形成されている。
【００２１】
そして、第３のヒューズ素子３０３をレーザビームで飛散させ易いようにこれらヒューズ素子上の層間絶縁膜（ＳｉＯ２ 膜）を薄くする必要がある。エッチング処理によって絶縁保護膜であるＳｉ３ Ｎ４ 膜１０７にヒューズ窓２を開口し、さらに絶縁保護膜であるＳｉＯ２ 膜１０６を開口し層間絶縁膜であるＳｉＯ２ 膜１０５のヒューズ窓下の領域の膜厚を他の領域より薄くする。レーザビームの効率を高めるため、さらにＳｉＯ２ 膜１０５のエッチング処理を進めてヒューズ１００の切断部の表面（とくにＡｌ膜５１）を露出させることもできる。
次に、図１１を参照しながらこの発明の実施の形態のヒューズの切断方法を説明する。レーザビーム（Ｚ）は、ヒューズを切断しようとする領域に照射される。この発明の実施の形態では第３のヒューズ素子３０３に照射される。レーザビーム（Ｚ）を照射された第３のヒューズ素子３０３及び第３のヒューズ素子３０３上の第３のＳｉＯ２ 膜１０５が飛散すると、いままで第３のヒューズ素子３０３で電気的に接続されていた第１のヒューズ素子３０１と第２のヒューズ素子３０２は第３のヒューズ素子３０３が飛散した時点で完全に電気的に切断された状態となる。
【００２２】
従来のヒューズ素子であれば、前述した通り、もともと１つのヒューズを溶断するため、残膜によるリークが発生し電気的な切断が困難であったが（図１９参照）、この発明の実施の形態では、別々に存在する第１のヒューズ素子と第２のヒューズ素子を第３のヒューズ素子で接合しているため、第３のヒューズ素子を第１のヒューズ素子と第２のヒューズ素子から分離し除去することは非常に容易であり、完全な電気的切断が可能となる。この事から本発明によるヒューズ素子を用いれば、例えば、半導体メモリ装置の不良ビットをスペアビットに置き換え救済することが容易となり救済効率を上げる効果を発揮する。
本発明においてはヒューズの切断効果を上げるために切断部である第１及び第２のヒューズ素子の先端部は細幅になっているが、このように細幅部１６を形成することは他の発明の実施の形態でも同様である。
次に、図１２及び図１３を参照して１層構造素子からなる前記とは異なるヒューズを有する第４の発明の実施の形態を説明する。図１２は、絶縁保護膜１０７に形成されたヒューズ窓２を有する半導体基板の平面図、図１３は、半導体基板２００上のヒューズを示す斜視図である。
【００２３】
ヒューズ１００は、第１のヒューズ素子３０１、第２のヒューズ素子３０２、第３のヒューズ素子３０３の３つのヒューズ素子によって構成され、第１のヒューズ素子と第２のヒューズ素子は同じ導電材料からなり、かつ同じ導電層から構成され、先端部は互いに対向している。つまり、第１のヒューズ素子３０１と第２のヒューズ素子３０２は、半導体基板２００上の同じ層間絶縁膜（図示せず）上にほぼ平行に配置形成されており、切断部となる先端部以外の部分も互いに対向している。そして位置的に第３のヒューズ素子３０３は第１のヒューズ素子３０１と第２のヒューズ素子３０２の上面に位置している。第３のヒューズ素子は、第１の発明の実施の形態と同じ構造を有している。
図１２に示すようにヒューズ窓内に配置されるヒューズは、第１の発明の実施の形態と同じ様にヒューズ窓の長辺のみから延在しているので、例えば、ヒューズを千鳥状に２列に配列すれば、ヒューズの集積度が上がる。
この発明の実施の形態においてもヒューズの切断効果を上げるために切断部である第１及び第２のヒューズ素子の先端部は細幅部１６になっている。
【００２４】
この発明の実施の形態では、別々に存在する第１のヒューズ素子と第２のヒューズ素子を第３のヒューズ素子で接合しているため、第３のヒューズ素子を第１のヒューズ素子と第２のヒューズ素子から分離し除去することは非常に容易であり完全な電気的切断が可能となる。この事から本発明によるヒューズ素子を用いれば、例えば、半導体メモリ装置の不良ビットをスペアビットに置き換え救済することが容易となり救済効率を上げる効果を発揮する。
次に、図１４及び図１５を参照して第５の発明の実施の形態を説明する。図１４は、半導体基板上に配置形成されたヒューズの拡大斜視図、図１５は、半導体基板のヒューズ窓が形成されている部分の断面図である。このヒューズの構造は、図１４に示すように第１のヒューズ素子３０１、第２のヒューズ素子３０２、第３のヒューズ素子３０４の３つのヒューズ素子によって構成され、第１のヒューズ素子と第２のヒューズ素子は同じ導電材料からなり、かつ同じ導電層から構成され、先端部は互いに対向した位置に存在し、先端部以外の部分は互いに反対方向に延在している。そして位置的に第３のヒューズ素子３０４は第１のヒューズ素子３０１と第２のヒューズ素子３０２の上面に位置している。この発明の実施の形態においてもヒューズの切断効果を上げるために切断部である第１及び第２のヒューズ素子の先端部が細幅部１６になっている。
【００２５】
図１５は、ヒューズの半導体基板上の配置を詳細に示している。図１４に示すヒューズ１００は、シリコン半導体基板２００上にＳｉＯ２ 膜１０１、ＢＰＳＧ膜１０２が設けられ、その上に第１のヒューズ素子３０１と第２のヒューズ素子３０２が形成されている。第１のヒューズ素子３０１と第２のヒューズ素子３０２は分離しており、第１のヒューズ素子３０１と第２のヒューズ素子３０２の２つだけでは電気的に導通していない。第１のヒューズ素子３０１と第２のヒューズ素子３０２とは同じ導電層からなり、この導電層は２層構造になっていて下層にＴｉ／ＴｉＮ膜５４が形成され、その上層にＷ膜５３が形成されている。第１のヒューズ素子３０１と第２のヒューズ素子３０２の上には、層間絶縁膜である第１のＳｉＯ２ 膜１０３、第２のＳｉＯ２ 膜１０４が形成され、その上に第３のヒューズ素子３０４が設けられている。第３のヒューズ素子３０４は、第１及び第２のＳｉＯ２ 膜１０３、１０４のコンタクト孔内とその周辺に形成され第１及び第２のヒューズ素子３０１、３０２に接触しているＴｉ／ＴｉＮ膜５２、コンタクト孔内においてこのＴｉ／ＴｉＮ膜５２の上に成長されたポリシリコンなどの埋め込み層５６及びこの埋め込み層５６とＴｉ／ＴｉＮ膜５２との上に形成されたＡｌ膜５１から構成されている。
【００２６】
第１のヒューズ素子３０１と第２のヒューズ素子３０２の先端部に互いの先端が露出するように前記コンタクト孔が開口され、第３のヒューズ素子３０４を構成する導電材料を第１のヒューズ素子３０１と第２のヒューズ素子３０２を電気的に接合するようにコンタクト孔内とその周辺の第２のＳｉＯ２ 膜１０４の上に形成する。この３つのヒューズ素子が接合された部分が実質的なヒューズ切断部となっている。第３のヒューズ素子３０４は、第１のヒューズ素子３０１と第２のヒューズ素子３０２とを電気的に接続するコンタクト部になっている。
次に、第３のヒューズ素子３０４上には層間絶縁膜である第３のＳｉＯ２ 膜１０５が形成され、その上に絶縁保護膜であるＳｉＯ２ 膜１０６及びＳｉ３ Ｎ４ 膜１０７が形成されている。そして、第３のヒューズ素子３０４をレーザビームで飛散させ易いようにこれらヒューズ素子上の層間絶縁膜（ＳｉＯ２ 膜）を薄くする。エッチング処理によって絶縁保護膜であるＳｉ３ Ｎ４ 膜１０７にヒューズ窓２を開口し、さらに絶縁保護膜であるＳｉＯ２ 膜１０６を開口し層間絶縁膜であるＳｉＯ２ 膜１０５のヒューズ窓下の領域の膜厚を他の領域より薄くする。
レーザビームの効率を高めるため、さらにＳｉＯ２ 膜１０５のエッチング処理を進めてヒューズ１００の切断部の表面（とくにＡｌ膜５１）を露出させることもできる。
【００２７】
この発明の実施の形態のヒユーズは、埋め込み層５６が形成されているので、Ａｌ膜５１の窪みが小さくなっている。また、Ｔｉ／ＴｉＮ膜５２は、真空蒸着により形成されるが均一に形成されず段切れを生ずることもあり、コンタクトとしての機能を奏することができないことがある。そこで、埋め込み層５６を気相成長によりコンタクト孔内のＴｉ／ＴｉＮ膜５２の上に形成させる。埋め込み層の存在によってＴｉ／ＴｉＮ膜５２の不備を補うことができる。Ａｌ膜５１も真空蒸着により堆積される。
次に、図１６及び図１７を参照して第６の発明の実施の形態を説明する。図１６は、半導体基板上に配置形成されたヒューズの拡大斜視図、図１７は、半導体基板のヒューズ窓が形成されている部分の断面図である。このヒューズの構造は、図１６に示すように第１のヒューズ素子３０１、第２のヒューズ素子３０２、第３のヒューズ素子３０５の３つのヒューズ素子によって構成され、第１のヒューズ素子と第２のヒューズ素子は同じ導電材料からなり、かつ同じ導電層から構成され、先端部は互いに対向した位置に存在し、先端部以外の部分は互いに反対方向に延在している。そして位置的に第３のヒューズ素子３０５は第１のヒューズ素子３０１と第２のヒューズ素子３０２の上面に位置している。
【００２８】
この発明の実施の形態においてもヒューズの切断効果を上げるために切断部である第１及び第２のヒューズ素子の先端部が細幅部１５になっている。
図１７は、ヒューズの半導体基板上の配置を詳細に示しているが、第３のヒューズ素子の構造が異なる以外は、図１５と同じなので、第３のヒューズ素子３０５を重点に説明する。第３のヒューズ素子３０５は、第１及び第２のＳｉＯ２ 膜１０３、１０４のコンタクト孔内とその周辺に形成され第１及び第２のヒューズ素子３０１、３０２に接触しているＴｉ／ＴｉＮ膜５２及びコンタクト孔内においてこのＴｉ／ＴｉＮ膜５２の上に成長されたポリシリコンなどの埋め込み層５６から構成されている。第１のヒューズ素子３０１と第２のヒューズ素子３０２の先端部に互いの先端が露出するように前記コンタクト孔が開口され、第３のヒューズ素子３０５を構成する導電材料を第１のヒューズ素子３０１と第２のヒューズ素子３０２を電気的に接合するようにコンタクト孔内とその周辺の第２のＳｉＯ２ 膜１０４の上に形成する。この３つのヒューズ素子が接合された部分が実質的なヒューズ切断部となっている。第３のヒューズ素子３０５は、第１のヒューズ素子３０１と第２のヒューズ素子３０２とを電気的に接続するコンタクト部になっている。
【００２９】
第３のヒューズ素子３０５をレーザビームで飛散させ易いようにこれらヒューズ素子上の層間絶縁膜（ＳｉＯ２ 膜）を薄くする。エッチング処理によって絶縁保護膜であるＳｉ３ Ｎ４ 膜１０７にヒューズ窓２を開口し、さらに絶縁保護膜であるＳｉＯ２ 膜１０６を開口し層間絶縁膜であるＳｉＯ２ 膜１０５のヒューズ窓下の領域の膜厚を他の領域より薄くする。
レーザビームの効率を高めるため、さらにＳｉＯ２ 膜１０５のエッチング処理を進めてヒューズ１００の切断部の表面を露出させることもできる。
この発明の実施の形態のヒユーズは、埋め込み層５６が形成されているので、Ａｌ膜５１の窪みが小さくなっている。また、Ｔｉ／ＴｉＮ膜５２は、真空蒸着により形成されるが均一に形成されず段切れを生ずることもあり、コンタクトとしての機能を奏することができないことがある。そこで、埋め込み層５６を気相成長によりコンタクト孔内のＴｉ／ＴｉＮ膜５２の上に形成させる。埋め込み層の存在によってＴｉ／ＴｉＮ膜５２の不備を補うことができる。ヒューズ間の間隔が設計上厳しく狭くなった場合に、レーザビームで第３のヒューズ素子３０５を飛散させる時に隣接ヒューズへの干渉防止のために第５の発明の実施の形態では用いていた傘状のＡｌの部分を削除した。
【００３０】
図１８は、半導体メモリ、例えば、ＤＲＡＭなどのスペアローレコーダに接続されるローヒューズセレクタにヒューズを用いた例を示しており、図はその配線図である。この半導体メモリは、各半導体チップによりランダムに発生する欠陥箇所に対応するアドレスをスペア部分に割り付ける１種のプログラミングの手段である。この手段には、チップ面積の増加が小さく、加工上のマージンが大きいレーザによるヒューズ切断が多く用いられている。半導体装置におけるヒューズはこのようなところに用いることが多い。ローデコーダ群にスペアローデコーダを加え、アドレス入力とスペアローデコーダとの間にローヒューズセレクタを挿入し、そこに接続された複数のヒューズの内の適宜のヒューズを切断してスペアローデコーダを前記ローデコーダ群の故障しているローデコーダと代える。ヒューズを用いるスペアデコーダは、カラムデコーダにも適用することができる。
以上、本発明を図面を用いて説明したが、本発明はこれに限られることはなく本発明の趣旨を逸脱しない限り種々の変形が可能である。
【００３１】
【発明の効果】
本発明では、別々に存在する第１のヒューズ素子と第２のヒューズ素子を第３のヒューズ素子又はコンタクト部で接合しているため、第３のヒューズ素子又はコンタクト部を第１のヒューズ素子及び第２のヒューズ素子から分離し除去することにより完全な電気的切断が可能となる。したがって、本発明の半導体装置に用いるヒューズは、設計マージンが充分に確保され、チップの占有面積が小さく、残膜がもたらす電気的導通による不良の発生を十分に抑えられる。
【図面の簡単な説明】
【図１】第１の発明の実施の形態の半導体基板上のヒューズ窓内のヒューズを示す平面図。
【図２】図１の半導体基板上のヒューズの斜視図。
【図３】図１のＢ−Ｂ′線に沿う部分の部分断面図。
【図４】図３の半導体基板にレーザビームを照射したときの断面図。
【図５】図１のヒューズにレーザビームを照射したときの半導体基板の平面図。
【図６】第２の発明の実施の形態のヒューズ窓が形成された半導体基板の平面図。
【図７】図６の半導体基板上のヒューズの斜視図。
【図８】第３の発明の実施の形態の半導体基板上のヒューズ窓内のヒューズを示す平面図。
【図９】図８の半導体基板上のヒューズの斜視図。
【図１０】図８のＢ−Ｂ′線に沿う部分の部分断面図。
【図１１】図８の半導体基板にレーザビームを照射したときの断面図。
【図１２】第４の発明の実施の形態のヒューズ窓が形成された半導体基板の平面図。
【図１３】図１２の半導体基板上のヒューズの斜視図。
【図１４】第５の発明の実施の形態の半導体基板上のヒューズの斜視図。
【図１５】図１４のヒューズ窓が形成された半導体基板の部分断面図。
【図１６】第６の発明の実施の形態の半導体基板上のヒューズの斜視図。
【図１７】図１６のヒューズ窓が形成された半導体基板の部分断面図。
【図１８】本発明のヒューズを適用したＤＲＡＭのローヒューズセレクタの回路図。
【図１９】従来のヒューズ窓が形成された半導体基板の平面図。
【図２０】従来の半導体基板上のヒューズの斜視図。
【図２１】図１９のＡ−Ａ′線に沿う部分の部分断面図。
【図２２】従来例において半導体基板にレーザビームを照射したときの断面図。
【符号の説明】
１、１００・・・ヒューズ、 ２・・・絶縁保護膜のヒューズ窓、
４・・・配線、 ５・・・コンタクト、 １０・・・第１のヒューズ素子、
１１・・・第２のヒューズ素子、 １２・・・コンタクト部、
１３・・・第２のヒューズ素子の配線、 １４・・・第１のヒューズ素子の配線、 １５・・・ヒューズの括れ部、 １６・・・ヒューズの細幅部、
５１・・・Ａｌ膜、 ５２、５４・・・Ｔｉ／ＴｉＮ膜、
５３・・・Ｗ膜、 ５６・・・埋め込み層（ポリシリコン）、
１０１・・・ＳｉＯ２ 膜（第１の絶縁膜）、 １０２・・・ＢＰＳＧ膜（第１の絶縁膜）、 １０３・・・ＳｉＯ２ 膜（第２の絶縁膜）、
１０４・・・ＳｉＯ２ 膜（第２の絶縁膜）、 １０５・・・ＳｉＯ２ 膜（第３の絶縁膜）、 １０６・・・ＳｉＯ２ 膜（絶縁保護膜）、
１０７・・・Ｓｉ３ Ｎ４ 膜（絶縁保護膜）、 ２００・・・シリコン半導体基板、 ３０１・・・第１のヒューズ素子、 ３０２・・・第２のヒューズ素子、 ３０３、３０４、３０５・・・第３のヒューズ素子。
【発明の属する技術分野】
本発明は、ヒューズ素子を備えた半導体装置及びヒュ−ズの切断方法に関し、特に高密度化、高集積化を図った半導体装置に用いて好適なヒュ−ズ及びその切断方法に関するものである。
【０００２】
【従来の技術】
半導体装置に組み込まれている半導体素子のサイズが微細化され、１つの半導体チップの中に含まれる素子数が巨大化するにつれて、欠陥密度の水準も向上するが、開発段階や量産の初期においては低い歩留まりが問題になっている。この問題を解決するために、冗長回路技術が提案され、実用化されてきた。ここでは１例としてメモリ素子において製造工程中に作られる欠陥を救済する冗長回路について説明する。冗長回路はメモリ配列中に欠陥の行又は列あるいはメモリセルが存在した場合にスペアの行や列を何本か用意しておき、欠陥部分に相当するアドレス信号が入った時に、代わりにスペアの行や列を選択するように構成することによって欠陥を含みながら製品を良品として扱うことができる。冗長回路を導入することによってチップ面積は増大するが歩留まり改善率が高くなる。こうした冗長回路を実現する上で各チップによってランダムに発生する欠陥箇所に対応するアドレスをスペア部分に割付ける１種のプログラミングの手段の選択が重要になる。この手段はいろいろあるが冗長回路のためのチップ面積の増加が小さく加工上のマージンの大きいレーザによるヒューズ切断が最も多く用いられる。半導体装置におけるヒューズはこのようなところに用いることが多い。
【０００３】
従来技術による半導体装置に用いるヒュ−ズは、ポリシリコンやＷ（タングステン）、Ａｌ（アルミニウム）などの１層の導電層、ポリシリコン上にＷＳｉなどのシリサイドを形成した構造や、Ａｌなどの下にＴｉ（チタン）／ＴｉＮ（チタンナイトランド）を形成した２層の導電層から構成されている。形状的には１本の棒状のものや切断部のみを細める形状が多く、また切断する手法としてはレーザビームを照射する方法が一般的である。
【０００４】
【発明が解決しようとする課題】
ヒューズは、主としてメモリ素子の不良ビットをスペアビットに置き換え救済するのに用いられているが、現在救済効率を上げる為にスペアビットを増やす傾向にあり、それに伴い置き換えに用いられているヒューズの本数も増加する傾向にある。そのため、前記ヒューズへの配線も増加するので設計が難航する場合やチップサイズの増加が問題となっている。
また、ヒューズ材料をＷ．Ａ１などの導電性金属材料にした場合やとくにＷやＡ１の下にＴｉ／ＴｉＮを形成して２層にした場合は、ヒューズをレーザービームで切断する際に残膜が発生し、電気的な切断ができず完全なビットの置き換えが行えないで不良となるケースがあった。この問題について図面を参照しながらさらに説明する。図１９は、半導体基板上に形成された従来のヒューズの平面図であり、図２０は、この従来のヒューズのみを示した斜視図である。
ヒューズは、集積回路間、半導体素子間あるいは集積回路と半導体素子間などを接続する配線を中断しその間に挿入されるものである。したがって、配線とは別異の材料で形成されているのが通常であるが、配線とヒューズを同じ材料で構成することもできる。この場合は、ヒューズは切断可能な領域とこの領域を支持しこれと近接する領域からなる。
【０００５】
図２０では、半導体基板上に形成された絶縁保護膜に形成された開口部からなるヒューズ窓の内部にヒューズの切断可能な領域（切断部）が配置されている。図２０に示すようにヒューズ素子１は、切断部が細くなっており、そのため切断性が向上している。図１９のように、半導体基板（図示せず）上に、分離されたＡｌなどの配線４が配置形成されており、複数のヒユーズ１は、分離された各配線４を各々接続している。配線４とヒユーズ１の上には、絶縁膜（図示せず）及び絶縁保護膜（図示せず）が形成されている。ヒューズ１の切断部近傍は、絶縁保護膜に形成された開口部であるヒューズ窓２の内側に配置されている。レーザビームは、このヒユーズ窓２から照射されてヒューズ１を溶断する。前記配線４とヒューズ１とはコンタクト部５で接続されており電気的に導通している。このようにヒューズ窓２を挟んでヒューズ１の本数分の配線４をその両側に設けるとスペース的に大きな無駄になってしまう。
【０００６】
次に、ヒューズをレーザービームで切断する際の問題点について説明する。図２１は、従来の半導体基板上のヒューズの断面図である。この図は、図１９のＡ−Ａ′線に沿う部分の断面であり半導体基板の絶縁保護膜にヒユーズ窓をあけた部分の近傍を拡大したものである。シリコン半導体基板２００上には、ＳｉＯ２ 膜１０１、ＢＳＰＧ（Ｂｏｒｏｎ−ｄｏｐｅｄ Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ） 膜１０２が設けられ、その上にヒューズ１が存在している。ヒューズ１は、２層構造になっており、下側がＴｉ／ＴｉＮ膜５４、上側がＷ膜５３になるように構成されている。ヒューズ１の上には、層間絶縁膜である第１のＳｉＯ２ 膜１０３、第２のＳｉＯ２ 膜１０４、第３のＳｉＯ２ 膜１０５が形成され、さらに絶縁保護膜であるＳｉＯ２ 膜１０６及びＳｉ３ Ｎ４ 膜１０７が形成されている。そして、ヒューズ１をレーザービームで切断し易いようにヒューズ１上の絶縁膜を薄くする必要があり、そのため絶縁保護膜であるＳｉ３ Ｎ４ 膜１０７に開口部（ヒユーズ窓）２を開け、さらに同じく絶縁保護膜であるＳｉＯ２ 膜１０６と第３のＳｉＯ２ 膜１０５の１部をエッチング処理で選択的に除いている。図２２は、この状態の従来のヒューズにレーザービームで切断するときの半導体基板上のヒユーズの断面図である。図中の矢印Ｚはレーザービームであり、ヒューズ１の切断しようとする部分に照射する。
【０００７】
この場合、レーザービーム（矢印Ｚ）を照射すると、破壊されたヒューズ１とヒューズ１上に存在する層間膜である第１のＳｉＯ２ 膜１０３、第２のＳｉＯ２ 膜１０４、第３のＳｉＯ２ 膜１０５が除去され外観的及び電気的に切断される。しかし、本来ならヒューズ１は完全に除去されなければならないが、２層構造で下にＴｉ／ＴｉＮ膜５４が存在した場合は、これが残膜として残る可能性が高く完全な切断にはならない場合がある。例えば、不良ビットをスペアビットに置き換えることができず不良となることがある。
上記したように、従来の半導体装置に用いるヒューズ素子は、設計マージンが十分に確保されず、また、ヒューズをレーザービームにより切断したときの残膜がもたらす電気的導通が原因となって不良が発生する可能性があるという問題があった。
本発明は、このような事情によりなされたものであり、設計マージンが十分に確保され、チップ上の占領面積が小さく、また、残膜がもたらす電気的導通による不良の発生を抑えた半導体装置及び半導体装置に用いるヒューズの切断方法を提供する。
【０００８】
【課題を解決するための手段】
本発明は、導電材料から構成されたヒューズを有する半導体装置において、ヒューズが互いに接続された複数のヒューズ素子からなり、これらのヒューズ素子のコンタクト部を破壊することによりヒューズ切断を行うことを特徴としている。そのため前記コンタクト部は半導体基板の上に形成される絶縁保護膜の開口部で構成されるヒューズ窓の内側に配置され、レーザビームはこのヒューズ窓を介してヒューズに照射されることを特徴としている。
ここで、第１のヒューズ素子及び前記第２のヒューズ素子は半導体装置表面の保護膜に開けられた窓穴の少なくとも一つの辺から同一方向に延在しており、コンタクトの存在する両ヒューズ素子の先端は窓穴内に存在する。ヒューズは、第１のヒューズ素子と第２のヒューズ素子の先端とコンタクトとをレーザービームにより破壊することにより切断される。
第１のヒューズ素子の上に第２のヒューズ素子が配置されているヒューズ、このヒューズにおいて第２のヒューズ素子のコンタクトが形成されている先端部分とそれ以外の領域との間に跪弱部を設けたヒューズ及び第１及び第２のヒューズ素子を同じ平面上に配置しさらに第３のヒューズ素子を用いて前記両素子を電気的に接合したヒューズおのおのは、ともにコンタクト部及び第２のヒューズ素子がレーザービームによりブローされ易く、ヒューズの切断不良が起こり難い。また、第１及び第２のヒューズ素子を上下に重ねて配置することもできるので従来よりヒューズ面積が低減される。
ヒューズは、集積回路間、半導体素子間あるいは集積回路と半導体素子間などを接続する配線に挿入されるものである。したがって、配線とは別異の材料で形成されているのが通常であるが、配線とヒューズを同じ材料で構成することもできる。この場合は、ヒューズは切断可能な領域とこの領域を支持しこれと近接する領域からなる。
【０００９】
本発明の第１の発明は、請求項１に記載の半導体装置において、ヒューズが形成された半導体基板と、前記半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成された第１のヒューズ素子と、前記第１の絶縁膜及び前記第１のヒューズ素子の上に形成され、前記第１のヒューズ素子の先端部に至るコンタクト開口部を有する第２の絶縁膜と、前記第２の絶縁膜上に形成され、前記コンタクト開口部においてその先端部と前記第１のヒューズ素子の先端部とが電気的に接続されるコンタクト部を有する第２のヒューズ素子と、前記第２の絶縁膜及び前記第２のヒューズ素子の上に形成された第３の絶縁膜と、前記第３の絶縁膜上に形成され、少なくとも前記コンタクト部が形成された領域の上にはレーザビーム照射用のヒューズ窓が開口されている絶縁保護膜とを備え、前記ヒューズは、前記第１のヒューズ素子と前記第２のヒューズ素子とから構成されていることを特徴とする。第２の発明は、請求項７に記載の半導体装置において、ヒューズが形成された半導体基板と、前記半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成され、互いに先端部が所定の間隔を隔てて対向している第１及び第２のヒューズ素子と、前記第１の絶縁膜及び前記第１及び第２のヒューズ素子の上に形成され、前記第１及び第２のヒューズ素子の前記互いに対向している先端部に至るコンタクト開口部を有する第２の絶縁膜と、前記第２の絶縁膜上に形成され、前記コンタクト開口部内において前記第１及び第２のヒューズ素子の前記互いに対向している先端部と電気的に接続する第３のヒューズ素子と、前記第２の絶縁膜及び前記第３のヒューズ素子の上に形成された第３の絶縁膜と、前記第３の絶縁膜上に形成され、少なくとも前記第３のヒューズ素子が形成されている領域にはレーザビーム照射用のヒューズ窓が開口されている絶縁保護膜とを備え、前記ヒューズは、前記第１のヒューズ素子、前記第２のヒューズ素子及び第３のヒューズ素子から構成され、前記第２の絶縁膜の前記コンタクト開口部内において前記第３のヒューズ素子の上にはポリシリコンが埋め込まれていることを特徴とする。
【００１０】
第３の発明は、請求項１３に記載の半導体装置において、ヒューズが形成された半導体基板と、前記半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成された第１のヒューズ素子と、前記第１の絶縁膜及び前記第１のヒューズ素子の上に形成され、前記第１のヒューズ素子の先端部に至るコンタクト開口部を有する第２の絶縁膜と、前記第２の絶縁膜上に形成され、前記コンタクト開口部においてその先端部と前記第１のヒューズ素子の先端部とが電気的に接続されるコンタクト部を有する第２のヒューズ素子と、前記第２の絶縁膜及び前記第２のヒューズ素子の上に形成された第３の絶縁膜とを備え、前記ヒューズは、前記第１のヒューズ素子と前記第２のヒューズ素子とから構成され、前記第２のヒューズ素子の前記先端部とこの先端部以外の領域との境界部分には括れ部が形成されていることを特徴とする。第４の発明は、請求項２０に記載の半導体装置のヒューズ切断方法において、レーザビームを前記ヒューズ窓から前記コンタクト部に照射して、このコンタクト部を破壊し、前記第１のヒューズ素子と第２のヒューズ素子とを電気的に分離することを特徴とする。第５の発明は、請求項２１に記載の半導体装置のヒューズ切断方法において、レーザビームを前記ヒューズ窓から前記第３のヒューズ素子に照射してこの第３のヒューズ素子を破壊し、前記第１のヒューズ素子と第２のヒューズ素子とを電気的に分離することを特徴とする。第６の発明は、請求項２２に記載の半導体装置のヒューズ切断方法において、レーザビームを前記コンタクト部に照射して、このコンタクト部を破壊し、前記第１のヒューズ素子と第２のヒューズ素子とを電気的に分離することを特徴とする。
【００１１】
【発明の実施の形態】
以下、図面を参照して発明の実施の形態を説明する。
まず、図１乃至図５を参照しながら第１の発明の実施の形態を説明する。図１は、半導体基板上に形成された配線間に配置されたヒューズの平面図、図２は、半導体基板上に配置されたヒューズの斜視図、図３は、図１のＢ−Ｂ′線に沿う部分の断面図、図４は、図３のヒューズがレーザビームにより切断される状態を説明する半導体基板の断面図、図５は、レーザビームが照射された半導体基板上のヒューズ窓の平面図である。この発明の実施に形態のヒューズ１００は、半導体基板上の絶縁保護膜に開口したヒューズ窓２の長辺側の１辺からのみ延在しており、ヒューズの端部は、ヒューズ窓２のほぼ中央に存在している。
ヒューズ１００は、第１のヒューズ素子１０とその下に配置された第２のヒューズ素子１１を有し、第１及び第２のヒューズ素子１０、１１の先端はコンタクト部１２により電気的に接続されている。すなわちこのヒューズ１００は、上下２層の導電層から形成された２層構造素子になっている。図２に示すように下層の第１のヒューズ素子１０と上層の第２のヒューズ素子１１は、並行に重なっており、それぞれの先端部のコンタクト部１２で接続されている。
【００１２】
第１のヒューズ素子１０の先端部は、他の部分より幅広になっており、第２のヒューズ素子１１の先端部は、他の部分との間に括れ部１５が形成されている。半導体基板上の配線１４は、第１のヒューズ素子１０に接続されており、このヒューズ素子１０と同一の材料で構成されている。また、配線１３は、第２のヒューズ素子１１に接続されており、このヒューズ素子１１と同一の材料で構成されている。ヒューズ窓２の内側において配線１３、１４は、第１及び第２のヒューズ素子１０、１１が存在する側のみに存在する。
この発明の実施の形態のヒューズの半導体基板における配置を図３を参照して説明する。ヒューズ１００は、シリコン半導体基板２００上にＳｉＯ２ 膜１０１、ＢＰＳＧ膜１０２が設けられ、その上に第１のヒューズ素子１０が形成される。第１のヒューズ素子１０は２層構造になっており、下にＴｉ／ＴｉＮ膜５４が形成され、その上にＷ膜５３が形成されている。第１のヒューズ素子１０の上には、層間絶縁膜である第１のＳｉＯ２ 膜１０３、その上に第２のＳｉＯ２ 膜１０４が形成されている。第２のＳｉＯ２ 膜１０４の上には第２のヒューズ素子１１が設けられている。第２のヒューズ素子１１も第１のヒューズ素子１０と同じく２層構造になっており、下にＴｉ／ＴｉＮ膜５２が形成され、その上にＡ１膜５１が形成されている。
【００１３】
第１のヒューズ素子１０と第２のヒューズ素子１１は先端部にコンタクト部１２が設けられており、ここが実質的なヒューズ切断部となっている。第１のヒューズ素子１０の先端部直上の第１及び第２のＳｉＯ２ 膜１０３、１０４にこの先端部が露出するコンタクト孔を形成し、第２のヒューズ素子１１をこのコンタクト孔の内部にも形成することによってコンタクト部１２を形成する。このときコンタクト部１２の底部でＡ１膜５２とＷ膜５３とが電気的に接続する。
第２のヒューズ素子１１の上には層間絶縁膜である第３のＳｉＯ２ 膜１０５が形成され、その上に保護絶縁膜であるＳｉＯ２ 膜１０６とＳｉ３ Ｎ４ 膜１０７とが形成されている。そしてヒューズ１００をレーザビームで切断し易いようにヒューズの切断部を含む領域を薄くする必要がある。そこでヒューズの切断部を含む領域上のＳｉ３ Ｎ４ 膜１０７を開口しこの部分をヒューズ窓２とする。さらにＳｉＯ２ 膜１０６とその下の第３のＳｉＯ２ 膜１０５をエッチング処理する。このエッチングによりＳｉＯ２ 膜１０６は開口しＳｉＯ２ 膜１０５はそのヒューズ窓下の膜厚を薄くする。レーザビームの効率を高めるために、さらにＳｉＯ２ 膜１０５のエッチング処理を進めてヒューズ１００の切断部の表面を露出させることもできる。
【００１４】
次に、この発明の実施の形態のヒューズの切断方法を図４、図５及び従来のヒューズの切断方法を示す図１９を参照して説明する。
図１９の従来のヒューズ１に接続するＡｌ配線４は、絶縁保護膜（図示せず）に開けたヒューズ窓２を長辺側で挟む形でその両側にヒューズ素子１の本数分だけ配置されている。図１に示す第１の発明の実施の形態のヒューズは、絶縁保護膜に開けられたヒューズ窓２の長辺の一辺側にしか第１のヒューズ素子１０と第２のヒューズ素子１１に接続される配線１３、１４は存在せず、ヒューズが存在する領域は、ヒューズ窓２の内部において従来の片側分になっている。従って従来のヒューズに比べて本発明のヒューズの配線の方が設計的にマージンが上がる。また、また、図４において矢印Ｚは、レーザビームであり、ヒューズを切断しようとする所に照射されるが、レーザビーム（Ｚ）は、第１のヒューズ素子１０と第２のヒューズ素子１１の先端部及びコンタクト部１２に照射される。レーザビーム（Ｚ）が照射された第１のヒューズ素子１０と第２のヒューズ素子１１の先端及びコンタクト部１２は破壊され、第１のヒューズ素子１０、第２のヒューズ素子１１の先端及びコンタクト部１２と第１のヒューズ素子１０上に存在する層間絶縁膜である第１のＳｉＯ２ 膜１０３、第２のＳｉＯ２ 膜１０４及び第２のヒューズ素子１１上の第３のＳｉＯ２ 膜１０５が除去されて外観的及び電気的に切断される。
【００１５】
ヒューズ１００に照射されるレーザビーム（Ｚ）の径（φ１）は、第１及び第２のヒューズ素子１０、１１の先端部及びコンタクト部１２が完全にブローされるために、少なくとも第１及び第２のヒューズ素子１０、１１の径（φ２）より大きいことが必要である（φ１＞φ２）（図５）。
本来ならヒューズは完全に除去されなければならないが、一番底面に存在する第１のヒューズ素子１０が２層構造でＴｉ／ＴｉＮ膜５４が形成されている場合は、これが残膜として残る可能性が高い。しかし、本発明ではコンタクト部１２及び第２のヒューズ素子１１の先端部が完全に除去されているので完全な切断状態となり外観的、電気的にも完全な切断が完了することが可能となり半導体メモリ装置に用いた場合に不良ビットをスペアビットに置き換えることができる。
次に、図６及び図７を参照して２層構造素子からなり、前記のものとは異なる構造のヒューズを有する第２の発明の実施の形態を説明する。図６は、表面にヒューズ窓を有する半導体基板の平面図、図７は、半導体基板上のヒューズを示す斜視図である。
【００１６】
ヒューズ１００は、第１のヒューズ素子１０とその下に配置された第２のヒューズ素子１１を有し、第１及び第２のヒューズ素子１０、１１の先端はコンタクト部１２により電気的に接続されている。図２に示すように下層の第１のヒューズ素子１０と上層の第２のヒューズ素子１１は、上下に平行であり、先端部のみ重なっている。そしてそれぞれの先端部のコンタクト部１２で接続されている。第１のヒューズ素子１０の先端部は、他の部分より幅広になっており、第２のヒューズ素子１１の先端部は、他の部分との間に括れ部１５が形成されている。半導体基板２００上の絶縁保護膜１０７に形成されたヒューズ窓２内のヒューズ１００の配置は、図１９に示す従来のヒューズの配置と同じであり、ヒューズ窓の２つの長辺方向にヒューズの長手方向が延びている。コンタクト部１２と２つのヒューズ素子１０、１１の先端部をレーザビームによりブローするので、ヒューズ切断が確実であり、さらに、第２のヒューズ１１の先端部に括れ部１５が形成されているのでヒューズ切断の確実さが増す。
次に、ヒューズが３つのヒューズ素子からなる半導体装置の発明の実施の形態について説明する。
【００１７】
このヒューズは、少なくとも３つのヒューズ素子によって構成され、第１のヒューズ素子と第２のヒューズ素子が同一の絶縁膜上に形成される１層の導電材料からなる１層構造素子であり、コンタクト部が配置される先端部が互いに対向した位置に形成され、しかも電気的には接続されていない第１のヒューズ素子と第２のヒューズ素子の先端を第３のヒューズ素子によって電気的に接続することを特徴としている。すなわち、第３のヒューズ素子は、第１及び第２のヒューズ素子を電気的に接続するコンタクトの役割を果たす。
第１のヒューズ素子と第２のヒューズ素子を電気的に接続する第３のヒューズ素子は、半導体基板表面の絶縁保護膜に開口されたヒューズ窓の中に配置され、ヒューズの切断は、第１のヒューズ素子と第２のヒューズ素子を電気的に接続する第３のヒューズ素子と前記第３のヒューズ素子上の絶縁膜（シリコン酸化膜）をレーザビームにより除去して第１のヒューズ素子と第２のヒューズ素子を電気的に切断する。第３のヒューズ素子は、少なくとも第１のヒューズ素子と第２のヒューズ素子の上面に位置し、また、第３のヒューズ素子は、第１のヒューズ素子と第２のヒューズ素子の各々の先端部が電気的に接続されない範囲で近接している位置に、第１のヒューズ素子と第２のヒューズ素子の各々の先端部が露出するようなコンタクト孔を開口し、このコンタクト孔を少なくとも１種類の導電性材料で埋め込むことにより形成する。
【００１８】
次に、図８乃至図１１を参照して第３の発明の実施の形態を説明する。図８は、半導体基板上のヒューズ及び配線の平面図、図９は、ヒューズの部分拡大斜視図、図１０は、図８のＢ−Ｂ′線に沿う部分の断面図、図１１は、図１０のヒューズがレーザビームにより切断される状態を説明する半導体基板の断面図である。
図８の中央には第１のヒューズ素子３０１、第２のヒューズ素子３０２、第３のヒューズ素子３０３が配置されており、第１のヒューズ素子３０１と第２のヒューズ素子３０２の間に第３のヒューズ素子３０３が位置している。これらヒューズ素子の近傍は、半導体素子の絶縁保護膜に、前記第３のヒューズ素子３０３にレーザビームが照射し易いようにヒューズ窓２が開口されており、そのヒューズ窓２の周辺に第１のヒューズ素子３０１と第２のヒューズ素子３０２へのＡｌ配線４がヒューズ窓２を挟むように両側に第１のヒューズ素子３０１と第２のヒューズ素子３０２の本数分が配置形成されている。第１のヒューズ素子３０１と第２のヒューズ素子３０２へのＡｌ配線４は、コンタクト５で接続されておりここで電気的に導通している。
【００１９】
このヒューズの構造は、図９に示すように第１のヒューズ素子３０１、第２のヒューズ素子３０２、第３のヒューズ素子３０３の３つのヒューズ素子によって構成され、第１のヒューズ素子と第２のヒューズ素子は同じ導電材料からなり、かつ同じ導電層から構成され、先端部は互いに対向した位置に存在し、先端部以外の部分は互いに反対方向に延在している。そして位置的に第３のヒューズ素子３０３は第１のヒューズ素子３０１と第２のヒューズ素子３０２の上面に位置している。第１及び第２のヒューズ素子３０１、３０２とも先端部は、細幅部１６になっている。
図１０は、ヒューズの半導体基板上の配置を詳細に示している。図８に示すヒューズ１００は、シリコン半導体基板２００上にＳｉＯ２ 膜１０１、ＢＰＳＧ膜１０２が設けられ、その上に第１のヒューズ素子３０１と第２のヒューズ素子３０２が形成されている。図に示すように、第１のヒューズ素子３０１と第２のヒューズ素子３０２は分離しており、第１のヒューズ素子３０１と第２のヒューズ素子３０２の２つだけでは電気的に導通していない状況にある。第１のヒューズ素子３０１と第２のヒューズ素子３０２とは同じ導電層からなり、この導電層は２層構造になっている。
【００２０】
下層にＴｉ／ＴｉＮ膜５４が形成され、その上層にＷ膜５３が形成されている。第１のヒューズ素子３０１と第２のヒューズ素子３０２の上には、層間絶縁膜である第１のＳｉＯ２ 膜１０３、第２のＳｉＯ２ 膜１０４が形成され、その上に第３のヒューズ素子３０３が設けられ、第３のヒューズ素子３０３も第１及び第２のヒューズ素子３０１、３０２と同じく２層構造になっていて、下層にＴｉ／ＴｉＮ膜５２、上層にＡｌ膜５１が形成されている第１のヒューズ素子３０１と第２のヒューズ素子３０２の先端部に互いの先端が露出するようにコンタクト孔を開口し、第３のヒューズ素子３０３を構成する導電材料を第１のヒューズ素子３０１と第２のヒューズ素子３０２を電気的に接合するようにコンタクト孔内とその近傍の第２のＳｉＯ２ 膜１０４の上に形成する。この３つのヒューズ素子が接合された部分が実質的なヒューズ切断部となっている。第３のヒューズ素子３０３は、第１のヒューズ素子３０１と第２のヒューズ素子３０２とを電気的に接続するコンタクトになっている。
次に、第３のヒューズ素子３０３上には層間絶縁膜である第３のＳｉＯ２ 膜１０５が形成され、その上に絶縁保護膜であるＳｉＯ２ 膜１０６及びＳｉ３ Ｎ４ 膜１０７が形成されている。
【００２１】
そして、第３のヒューズ素子３０３をレーザビームで飛散させ易いようにこれらヒューズ素子上の層間絶縁膜（ＳｉＯ２ 膜）を薄くする必要がある。エッチング処理によって絶縁保護膜であるＳｉ３ Ｎ４ 膜１０７にヒューズ窓２を開口し、さらに絶縁保護膜であるＳｉＯ２ 膜１０６を開口し層間絶縁膜であるＳｉＯ２ 膜１０５のヒューズ窓下の領域の膜厚を他の領域より薄くする。レーザビームの効率を高めるため、さらにＳｉＯ２ 膜１０５のエッチング処理を進めてヒューズ１００の切断部の表面（とくにＡｌ膜５１）を露出させることもできる。
次に、図１１を参照しながらこの発明の実施の形態のヒューズの切断方法を説明する。レーザビーム（Ｚ）は、ヒューズを切断しようとする領域に照射される。この発明の実施の形態では第３のヒューズ素子３０３に照射される。レーザビーム（Ｚ）を照射された第３のヒューズ素子３０３及び第３のヒューズ素子３０３上の第３のＳｉＯ２ 膜１０５が飛散すると、いままで第３のヒューズ素子３０３で電気的に接続されていた第１のヒューズ素子３０１と第２のヒューズ素子３０２は第３のヒューズ素子３０３が飛散した時点で完全に電気的に切断された状態となる。
【００２２】
従来のヒューズ素子であれば、前述した通り、もともと１つのヒューズを溶断するため、残膜によるリークが発生し電気的な切断が困難であったが（図１９参照）、この発明の実施の形態では、別々に存在する第１のヒューズ素子と第２のヒューズ素子を第３のヒューズ素子で接合しているため、第３のヒューズ素子を第１のヒューズ素子と第２のヒューズ素子から分離し除去することは非常に容易であり、完全な電気的切断が可能となる。この事から本発明によるヒューズ素子を用いれば、例えば、半導体メモリ装置の不良ビットをスペアビットに置き換え救済することが容易となり救済効率を上げる効果を発揮する。
本発明においてはヒューズの切断効果を上げるために切断部である第１及び第２のヒューズ素子の先端部は細幅になっているが、このように細幅部１６を形成することは他の発明の実施の形態でも同様である。
次に、図１２及び図１３を参照して１層構造素子からなる前記とは異なるヒューズを有する第４の発明の実施の形態を説明する。図１２は、絶縁保護膜１０７に形成されたヒューズ窓２を有する半導体基板の平面図、図１３は、半導体基板２００上のヒューズを示す斜視図である。
【００２３】
ヒューズ１００は、第１のヒューズ素子３０１、第２のヒューズ素子３０２、第３のヒューズ素子３０３の３つのヒューズ素子によって構成され、第１のヒューズ素子と第２のヒューズ素子は同じ導電材料からなり、かつ同じ導電層から構成され、先端部は互いに対向している。つまり、第１のヒューズ素子３０１と第２のヒューズ素子３０２は、半導体基板２００上の同じ層間絶縁膜（図示せず）上にほぼ平行に配置形成されており、切断部となる先端部以外の部分も互いに対向している。そして位置的に第３のヒューズ素子３０３は第１のヒューズ素子３０１と第２のヒューズ素子３０２の上面に位置している。第３のヒューズ素子は、第１の発明の実施の形態と同じ構造を有している。
図１２に示すようにヒューズ窓内に配置されるヒューズは、第１の発明の実施の形態と同じ様にヒューズ窓の長辺のみから延在しているので、例えば、ヒューズを千鳥状に２列に配列すれば、ヒューズの集積度が上がる。
この発明の実施の形態においてもヒューズの切断効果を上げるために切断部である第１及び第２のヒューズ素子の先端部は細幅部１６になっている。
【００２４】
この発明の実施の形態では、別々に存在する第１のヒューズ素子と第２のヒューズ素子を第３のヒューズ素子で接合しているため、第３のヒューズ素子を第１のヒューズ素子と第２のヒューズ素子から分離し除去することは非常に容易であり完全な電気的切断が可能となる。この事から本発明によるヒューズ素子を用いれば、例えば、半導体メモリ装置の不良ビットをスペアビットに置き換え救済することが容易となり救済効率を上げる効果を発揮する。
次に、図１４及び図１５を参照して第５の発明の実施の形態を説明する。図１４は、半導体基板上に配置形成されたヒューズの拡大斜視図、図１５は、半導体基板のヒューズ窓が形成されている部分の断面図である。このヒューズの構造は、図１４に示すように第１のヒューズ素子３０１、第２のヒューズ素子３０２、第３のヒューズ素子３０４の３つのヒューズ素子によって構成され、第１のヒューズ素子と第２のヒューズ素子は同じ導電材料からなり、かつ同じ導電層から構成され、先端部は互いに対向した位置に存在し、先端部以外の部分は互いに反対方向に延在している。そして位置的に第３のヒューズ素子３０４は第１のヒューズ素子３０１と第２のヒューズ素子３０２の上面に位置している。この発明の実施の形態においてもヒューズの切断効果を上げるために切断部である第１及び第２のヒューズ素子の先端部が細幅部１６になっている。
【００２５】
図１５は、ヒューズの半導体基板上の配置を詳細に示している。図１４に示すヒューズ１００は、シリコン半導体基板２００上にＳｉＯ２ 膜１０１、ＢＰＳＧ膜１０２が設けられ、その上に第１のヒューズ素子３０１と第２のヒューズ素子３０２が形成されている。第１のヒューズ素子３０１と第２のヒューズ素子３０２は分離しており、第１のヒューズ素子３０１と第２のヒューズ素子３０２の２つだけでは電気的に導通していない。第１のヒューズ素子３０１と第２のヒューズ素子３０２とは同じ導電層からなり、この導電層は２層構造になっていて下層にＴｉ／ＴｉＮ膜５４が形成され、その上層にＷ膜５３が形成されている。第１のヒューズ素子３０１と第２のヒューズ素子３０２の上には、層間絶縁膜である第１のＳｉＯ２ 膜１０３、第２のＳｉＯ２ 膜１０４が形成され、その上に第３のヒューズ素子３０４が設けられている。第３のヒューズ素子３０４は、第１及び第２のＳｉＯ２ 膜１０３、１０４のコンタクト孔内とその周辺に形成され第１及び第２のヒューズ素子３０１、３０２に接触しているＴｉ／ＴｉＮ膜５２、コンタクト孔内においてこのＴｉ／ＴｉＮ膜５２の上に成長されたポリシリコンなどの埋め込み層５６及びこの埋め込み層５６とＴｉ／ＴｉＮ膜５２との上に形成されたＡｌ膜５１から構成されている。
【００２６】
第１のヒューズ素子３０１と第２のヒューズ素子３０２の先端部に互いの先端が露出するように前記コンタクト孔が開口され、第３のヒューズ素子３０４を構成する導電材料を第１のヒューズ素子３０１と第２のヒューズ素子３０２を電気的に接合するようにコンタクト孔内とその周辺の第２のＳｉＯ２ 膜１０４の上に形成する。この３つのヒューズ素子が接合された部分が実質的なヒューズ切断部となっている。第３のヒューズ素子３０４は、第１のヒューズ素子３０１と第２のヒューズ素子３０２とを電気的に接続するコンタクト部になっている。
次に、第３のヒューズ素子３０４上には層間絶縁膜である第３のＳｉＯ２ 膜１０５が形成され、その上に絶縁保護膜であるＳｉＯ２ 膜１０６及びＳｉ３ Ｎ４ 膜１０７が形成されている。そして、第３のヒューズ素子３０４をレーザビームで飛散させ易いようにこれらヒューズ素子上の層間絶縁膜（ＳｉＯ２ 膜）を薄くする。エッチング処理によって絶縁保護膜であるＳｉ３ Ｎ４ 膜１０７にヒューズ窓２を開口し、さらに絶縁保護膜であるＳｉＯ２ 膜１０６を開口し層間絶縁膜であるＳｉＯ２ 膜１０５のヒューズ窓下の領域の膜厚を他の領域より薄くする。
レーザビームの効率を高めるため、さらにＳｉＯ２ 膜１０５のエッチング処理を進めてヒューズ１００の切断部の表面（とくにＡｌ膜５１）を露出させることもできる。
【００２７】
この発明の実施の形態のヒユーズは、埋め込み層５６が形成されているので、Ａｌ膜５１の窪みが小さくなっている。また、Ｔｉ／ＴｉＮ膜５２は、真空蒸着により形成されるが均一に形成されず段切れを生ずることもあり、コンタクトとしての機能を奏することができないことがある。そこで、埋め込み層５６を気相成長によりコンタクト孔内のＴｉ／ＴｉＮ膜５２の上に形成させる。埋め込み層の存在によってＴｉ／ＴｉＮ膜５２の不備を補うことができる。Ａｌ膜５１も真空蒸着により堆積される。
次に、図１６及び図１７を参照して第６の発明の実施の形態を説明する。図１６は、半導体基板上に配置形成されたヒューズの拡大斜視図、図１７は、半導体基板のヒューズ窓が形成されている部分の断面図である。このヒューズの構造は、図１６に示すように第１のヒューズ素子３０１、第２のヒューズ素子３０２、第３のヒューズ素子３０５の３つのヒューズ素子によって構成され、第１のヒューズ素子と第２のヒューズ素子は同じ導電材料からなり、かつ同じ導電層から構成され、先端部は互いに対向した位置に存在し、先端部以外の部分は互いに反対方向に延在している。そして位置的に第３のヒューズ素子３０５は第１のヒューズ素子３０１と第２のヒューズ素子３０２の上面に位置している。
【００２８】
この発明の実施の形態においてもヒューズの切断効果を上げるために切断部である第１及び第２のヒューズ素子の先端部が細幅部１５になっている。
図１７は、ヒューズの半導体基板上の配置を詳細に示しているが、第３のヒューズ素子の構造が異なる以外は、図１５と同じなので、第３のヒューズ素子３０５を重点に説明する。第３のヒューズ素子３０５は、第１及び第２のＳｉＯ２ 膜１０３、１０４のコンタクト孔内とその周辺に形成され第１及び第２のヒューズ素子３０１、３０２に接触しているＴｉ／ＴｉＮ膜５２及びコンタクト孔内においてこのＴｉ／ＴｉＮ膜５２の上に成長されたポリシリコンなどの埋め込み層５６から構成されている。第１のヒューズ素子３０１と第２のヒューズ素子３０２の先端部に互いの先端が露出するように前記コンタクト孔が開口され、第３のヒューズ素子３０５を構成する導電材料を第１のヒューズ素子３０１と第２のヒューズ素子３０２を電気的に接合するようにコンタクト孔内とその周辺の第２のＳｉＯ２ 膜１０４の上に形成する。この３つのヒューズ素子が接合された部分が実質的なヒューズ切断部となっている。第３のヒューズ素子３０５は、第１のヒューズ素子３０１と第２のヒューズ素子３０２とを電気的に接続するコンタクト部になっている。
【００２９】
第３のヒューズ素子３０５をレーザビームで飛散させ易いようにこれらヒューズ素子上の層間絶縁膜（ＳｉＯ２ 膜）を薄くする。エッチング処理によって絶縁保護膜であるＳｉ３ Ｎ４ 膜１０７にヒューズ窓２を開口し、さらに絶縁保護膜であるＳｉＯ２ 膜１０６を開口し層間絶縁膜であるＳｉＯ２ 膜１０５のヒューズ窓下の領域の膜厚を他の領域より薄くする。
レーザビームの効率を高めるため、さらにＳｉＯ２ 膜１０５のエッチング処理を進めてヒューズ１００の切断部の表面を露出させることもできる。
この発明の実施の形態のヒユーズは、埋め込み層５６が形成されているので、Ａｌ膜５１の窪みが小さくなっている。また、Ｔｉ／ＴｉＮ膜５２は、真空蒸着により形成されるが均一に形成されず段切れを生ずることもあり、コンタクトとしての機能を奏することができないことがある。そこで、埋め込み層５６を気相成長によりコンタクト孔内のＴｉ／ＴｉＮ膜５２の上に形成させる。埋め込み層の存在によってＴｉ／ＴｉＮ膜５２の不備を補うことができる。ヒューズ間の間隔が設計上厳しく狭くなった場合に、レーザビームで第３のヒューズ素子３０５を飛散させる時に隣接ヒューズへの干渉防止のために第５の発明の実施の形態では用いていた傘状のＡｌの部分を削除した。
【００３０】
図１８は、半導体メモリ、例えば、ＤＲＡＭなどのスペアローレコーダに接続されるローヒューズセレクタにヒューズを用いた例を示しており、図はその配線図である。この半導体メモリは、各半導体チップによりランダムに発生する欠陥箇所に対応するアドレスをスペア部分に割り付ける１種のプログラミングの手段である。この手段には、チップ面積の増加が小さく、加工上のマージンが大きいレーザによるヒューズ切断が多く用いられている。半導体装置におけるヒューズはこのようなところに用いることが多い。ローデコーダ群にスペアローデコーダを加え、アドレス入力とスペアローデコーダとの間にローヒューズセレクタを挿入し、そこに接続された複数のヒューズの内の適宜のヒューズを切断してスペアローデコーダを前記ローデコーダ群の故障しているローデコーダと代える。ヒューズを用いるスペアデコーダは、カラムデコーダにも適用することができる。
以上、本発明を図面を用いて説明したが、本発明はこれに限られることはなく本発明の趣旨を逸脱しない限り種々の変形が可能である。
【００３１】
【発明の効果】
本発明では、別々に存在する第１のヒューズ素子と第２のヒューズ素子を第３のヒューズ素子又はコンタクト部で接合しているため、第３のヒューズ素子又はコンタクト部を第１のヒューズ素子及び第２のヒューズ素子から分離し除去することにより完全な電気的切断が可能となる。したがって、本発明の半導体装置に用いるヒューズは、設計マージンが充分に確保され、チップの占有面積が小さく、残膜がもたらす電気的導通による不良の発生を十分に抑えられる。
【図面の簡単な説明】
【図１】第１の発明の実施の形態の半導体基板上のヒューズ窓内のヒューズを示す平面図。
【図２】図１の半導体基板上のヒューズの斜視図。
【図３】図１のＢ−Ｂ′線に沿う部分の部分断面図。
【図４】図３の半導体基板にレーザビームを照射したときの断面図。
【図５】図１のヒューズにレーザビームを照射したときの半導体基板の平面図。
【図６】第２の発明の実施の形態のヒューズ窓が形成された半導体基板の平面図。
【図７】図６の半導体基板上のヒューズの斜視図。
【図８】第３の発明の実施の形態の半導体基板上のヒューズ窓内のヒューズを示す平面図。
【図９】図８の半導体基板上のヒューズの斜視図。
【図１０】図８のＢ−Ｂ′線に沿う部分の部分断面図。
【図１１】図８の半導体基板にレーザビームを照射したときの断面図。
【図１２】第４の発明の実施の形態のヒューズ窓が形成された半導体基板の平面図。
【図１３】図１２の半導体基板上のヒューズの斜視図。
【図１４】第５の発明の実施の形態の半導体基板上のヒューズの斜視図。
【図１５】図１４のヒューズ窓が形成された半導体基板の部分断面図。
【図１６】第６の発明の実施の形態の半導体基板上のヒューズの斜視図。
【図１７】図１６のヒューズ窓が形成された半導体基板の部分断面図。
【図１８】本発明のヒューズを適用したＤＲＡＭのローヒューズセレクタの回路図。
【図１９】従来のヒューズ窓が形成された半導体基板の平面図。
【図２０】従来の半導体基板上のヒューズの斜視図。
【図２１】図１９のＡ−Ａ′線に沿う部分の部分断面図。
【図２２】従来例において半導体基板にレーザビームを照射したときの断面図。
【符号の説明】
１、１００・・・ヒューズ、 ２・・・絶縁保護膜のヒューズ窓、
４・・・配線、 ５・・・コンタクト、 １０・・・第１のヒューズ素子、
１１・・・第２のヒューズ素子、 １２・・・コンタクト部、
１３・・・第２のヒューズ素子の配線、 １４・・・第１のヒューズ素子の配線、 １５・・・ヒューズの括れ部、 １６・・・ヒューズの細幅部、
５１・・・Ａｌ膜、 ５２、５４・・・Ｔｉ／ＴｉＮ膜、
５３・・・Ｗ膜、 ５６・・・埋め込み層（ポリシリコン）、
１０１・・・ＳｉＯ２ 膜（第１の絶縁膜）、 １０２・・・ＢＰＳＧ膜（第１の絶縁膜）、 １０３・・・ＳｉＯ２ 膜（第２の絶縁膜）、
１０４・・・ＳｉＯ２ 膜（第２の絶縁膜）、 １０５・・・ＳｉＯ２ 膜（第３の絶縁膜）、 １０６・・・ＳｉＯ２ 膜（絶縁保護膜）、
１０７・・・Ｓｉ３ Ｎ４ 膜（絶縁保護膜）、 ２００・・・シリコン半導体基板、 ３０１・・・第１のヒューズ素子、 ３０２・・・第２のヒューズ素子、 ３０３、３０４、３０５・・・第３のヒューズ素子。
Claims (22)
- ヒューズが形成された半導体基板と、
前記半導体基板上に形成された第１の絶縁膜と、
前記第１の絶縁膜上に形成された第１のヒューズ素子と、
前記第１の絶縁膜及び前記第１のヒューズ素子の上に形成され、前記第１のヒューズ素子の先端部に至るコンタクト開口部を有する第２の絶縁膜と、
前記第２の絶縁膜上に形成され、前記コンタクト開口部においてその先端部と前記第１のヒューズ素子の先端部とが電気的に接続されるコンタクト部を有する第２のヒューズ素子と、
前記第２の絶縁膜及び前記第２のヒューズ素子の上に形成された第３の絶縁膜と、
前記第３の絶縁膜上に形成され、少なくとも前記コンタクト部が形成された領域の上にはレーザビーム照射用のヒューズ窓が開口されている絶縁保護膜とを備え、
前記ヒューズは、前記第１のヒューズ素子と前記第２のヒューズ素子とから構成されていることを特徴とする半導体装置。 - 前記第１のヒューズ素子と前記第２のヒューズ素子とは前記第２の絶縁膜を介して重なっていることを特徴とする請求項１に記載の半導体装置。
- 前記第１のヒューズ素子と前記第２のヒューズ素子のそれぞれの前記先端部のみが重なっていることを特徴とする請求項１に記載の半導体装置。
- 前記第２の絶縁膜の前記コンタクト開口部内において前記第２のヒューズ素子の上にはポリシリコンが埋め込まれていることを特徴とする請求項１乃至請求項３のいずれかに記載の半導体装置。
- 前記ヒューズ窓内には複数の前記ヒューズのコンタクト部が配置されていることを特徴とする請求項１乃至請求項４のいずれかに記載の半導体装置。
- 前記ヒューズ窓内には複数の前記ヒューズのコンタクト部が千鳥状に配置されていることを特徴とする請求項５に記載の半導体装置。
- ヒューズが形成された半導体基板と、
前記半導体基板上に形成された第１の絶縁膜と、
前記第１の絶縁膜上に形成され、互いに先端部が所定の間隔を隔てて対向している第１及び第２のヒューズ素子と、
前記第１の絶縁膜及び前記第１及び第２のヒューズ素子の上に形成され、前記第１及び第２のヒューズ素子の前記互いに対向している先端部に至るコンタクト開口部を有する第２の絶縁膜と、
前記第２の絶縁膜上に形成され、前記コンタクト開口部内において前記第１及び第２のヒューズ素子の前記互いに対向している先端部と電気的に接続する第３のヒューズ素子と、
前記第２の絶縁膜及び前記第３のヒューズ素子の上に形成された第３の絶縁膜と、
前記第３の絶縁膜上に形成され、少なくとも前記第３のヒューズ素子が形成されている領域にはレーザビーム照射用のヒューズ窓が開口されている絶縁保護膜とを備え、
前記ヒューズは、前記第１のヒューズ素子、前記第２のヒューズ素子及び第３のヒューズ素子から構成され、前記第２の絶縁膜の前記コンタクト開口部内において前記第３のヒューズ素子の上にはポリシリコンが埋め込まれていることを特徴とする半導体装置。 - 前記第１のヒューズ素子と前記第２のヒューズ素子とは前記前記先端部が互いに対向し前記先端部以外の領域は、互いに反対方向に配置されていることを特徴とする請求項７に記載の半導体装置。
- 前記第１のヒューズ素子と前記第２のヒューズ素子とは互いに並行に配置されていることを特徴とする請求項７に記載の半導体装置。
- 前記ヒューズ窓内には複数の前記第３のヒューズ素子が配置されていることを特徴とする請求項７乃至請求項９のいずれかに記載の半導体装置。
- 前記ヒューズ窓内には複数の前記第３のヒューズ素子が千鳥状に配置されていることを特徴とする請求項１０に記載の半導体装置。
- ヒューズが形成された半導体基板と、
前記半導体基板上に形成された第１の絶縁膜と、
前記第１の絶縁膜上に形成された第１のヒューズ素子と、
前記第１の絶縁膜及び前記第１のヒューズ素子の上に形成され、前記第１のヒューズ素子の先端部に至るコンタクト開口部を有する第２の絶縁膜と、
前記第２の絶縁膜上に形成され、前記コンタクト開口部においてその先端部と前記第１のヒューズ素子の先端部とが電気的に接続されるコンタクト部を有する第２のヒューズ素子と、
前記第２の絶縁膜及び前記第２のヒューズ素子の上に形成された第３の絶縁膜とを備え、
前記ヒューズは、前記第１のヒューズ素子と前記第２のヒューズ素子とから構成され、前記第２のヒューズ素子の前記先端部とこの先端部以外の領域との境界部分には括れ部が形成されていることを特徴とする半導体装置。 - 前記第１のヒューズ素子と前記第２のヒューズ素子とは前記第２の絶縁膜を介して重なっていることを特徴とする請求項１２に記載の半導体装置。
- 前記第１のヒューズ素子と前記第２のヒューズ素子のそれぞれの前記先端部のみが重なっていることを特徴とする請求項１２に記載の半導体装置。
- 前記第２の絶縁膜の前記コンタクト開口部内において前記第２のヒューズ素子の上にはポリシリコンが埋め込まれていることを特徴とする請求項１２乃至請求項１４のいずれかに記載の半導体装置。
- 前記第３の絶縁膜上には少なくとも前記コンタクト部が形成された領域の上にレーザビーム照射用のヒューズ窓が開口されている絶縁保護膜を備えていることを特徴とする請求項１２乃至１５のいずれかに記載の半導体装置。
- 前記ヒューズ窓内には複数の前記ヒューズのコンタクト部が配置されていることを特徴とする請求項１６に記載の半導体装置。
- 前記ヒューズ窓内には複数の前記ヒューズのコンタクト部が千鳥状に配置されていることを特徴とする請求項１７に記載の半導体装置。
- 請求項１乃至請求項６のいずれかに記載の半導体装置において、レーザビームを前記ヒューズ窓から前記コンタクト部に照射して、このコンタクト部を破壊し、前記第１のヒューズ素子と第２のヒューズ素子とを電気的に分離することを特徴とするヒューズの切断方法。
- 請求項７乃至請求項１１のいずれかに記載の半導体装置において、レーザビームを前記ヒューズ窓から前記第３のヒューズ素子に照射してこの第３のヒューズ素子を破壊し、前記第１のヒューズ素子と第２のヒューズ素子とを電気的に分離することを特徴とするヒューズの切断方法。
- 請求項１２乃至請求項１８のいずれかに記載の半導体装置において、レーザビームを前記コンタクト部に照射して、このコンタクト部を破壊し、前記第１のヒューズ素子と第２のヒューズ素子とを電気的に分離することを特徴とするヒューズの切断方法。
- 前記レーザビームのビーム径は、少なくとも前記コンタクト部又は前記第３のヒューズ素子の最大径よりも大きいことを特徴とする請求項１９乃至請求項２１のいずれかに記載のヒューズの切断方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02189896A JP3625560B2 (ja) | 1995-05-16 | 1996-01-15 | 半導体装置およびヒューズの切断方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-116677 | 1995-05-16 | ||
| JP11667795 | 1995-05-16 | ||
| JP02189896A JP3625560B2 (ja) | 1995-05-16 | 1996-01-15 | 半導体装置およびヒューズの切断方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0936234A JPH0936234A (ja) | 1997-02-07 |
| JP3625560B2 true JP3625560B2 (ja) | 2005-03-02 |
Family
ID=26359034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02189896A Expired - Fee Related JP3625560B2 (ja) | 1995-05-16 | 1996-01-15 | 半導体装置およびヒューズの切断方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3625560B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6218721B1 (en) * | 1997-01-14 | 2001-04-17 | Nec Corporation | Semiconductor device and method of manufacturing the same |
| JP2000269342A (ja) | 1999-03-12 | 2000-09-29 | Toshiba Microelectronics Corp | 半導体集積回路および半導体集積回路の製造方法 |
| JP4083441B2 (ja) | 2001-04-24 | 2008-04-30 | 富士通株式会社 | ヒューズを備えた半導体装置及びヒューズ切断方法 |
| JP4364515B2 (ja) | 2003-01-09 | 2009-11-18 | Ｏｋｉセミコンダクタ株式会社 | ヒューズレイアウト，及びトリミング方法 |
| JP4964472B2 (ja) | 2006-01-31 | 2012-06-27 | 半導体特許株式会社 | 半導体装置 |
| JP2008186846A (ja) | 2007-01-26 | 2008-08-14 | Elpida Memory Inc | 半導体装置及びヒューズ素子の切断方法 |
| KR101354585B1 (ko) * | 2007-08-07 | 2014-01-22 | 삼성전자주식회사 | 반도체 장치 및 그 형성 방법 |
| JP6636823B2 (ja) * | 2016-02-25 | 2020-01-29 | エイブリック株式会社 | 半導体装置およびヒューズ切断方法 |
-
1996
- 1996-01-15 JP JP02189896A patent/JP3625560B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0936234A (ja) | 1997-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7402464B2 (en) | Fuse box of semiconductor device and fabrication method thereof | |
| JP3256626B2 (ja) | 半導体装置 | |
| US7576408B2 (en) | Fuse box, method of forming a fuse box, and fuse cutting method | |
| JP2000114382A (ja) | 半導体装置 | |
| US20090166801A1 (en) | Fuse of semiconductor device and method for manufacturing the same | |
| KR20000052634A (ko) | 퓨즈 구조물 및 그 제조방법 | |
| JP3625560B2 (ja) | 半導体装置およびヒューズの切断方法 | |
| JP2003086687A (ja) | 半導体装置 | |
| US6218721B1 (en) | Semiconductor device and method of manufacturing the same | |
| US6750529B2 (en) | Semiconductor devices including fuses and multiple insulation layers | |
| KR100332456B1 (ko) | 퓨즈를 갖는 반도체 소자 및 그 제조방법 | |
| JP4621319B2 (ja) | ヒューズ構造体およびその製造方法 | |
| US6303970B1 (en) | Semiconductor device with a plurality of fuses | |
| JP3287293B2 (ja) | 半導体装置およびその製造方法 | |
| JPH09172087A (ja) | 半導体装置 | |
| US20060226508A1 (en) | Semiconductor device having patterns for protecting fuses and method of fabricating the semiconductor device | |
| JP3224960B2 (ja) | 半導体装置 | |
| KR100605608B1 (ko) | 반도체 메모리 장치 및 그 제조방법 | |
| KR100921829B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR100578224B1 (ko) | 반도체 메모리 장치의 제조방법 | |
| JPH0955476A (ja) | 半導体装置 | |
| KR100495911B1 (ko) | 캐패시터용 접착층을 안티퓨즈로 이용한 반도체 메모리 장치 | |
| KR20040059789A (ko) | 반도체 장치의 제조방법 | |
| KR20050121589A (ko) | 반도체 메모리소자의 퓨즈 및 리페어 방법 | |
| KR100340913B1 (ko) | 반도체장치의 퓨즈부의 구조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040604 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040729 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041027 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041130 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071210 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |