JP2008186846A - 半導体装置及びヒューズ素子の切断方法 - Google Patents

半導体装置及びヒューズ素子の切断方法 Download PDF

Info

Publication number
JP2008186846A
JP2008186846A JP2007016713A JP2007016713A JP2008186846A JP 2008186846 A JP2008186846 A JP 2008186846A JP 2007016713 A JP2007016713 A JP 2007016713A JP 2007016713 A JP2007016713 A JP 2007016713A JP 2008186846 A JP2008186846 A JP 2008186846A
Authority
JP
Japan
Prior art keywords
semiconductor device
laser beam
fuse element
columnar body
fuse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007016713A
Other languages
English (en)
Inventor
Sumio Ogawa
澄男 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2007016713A priority Critical patent/JP2008186846A/ja
Priority to US12/010,548 priority patent/US7868417B2/en
Priority to CN200810003260.9A priority patent/CN101232001A/zh
Publication of JP2008186846A publication Critical patent/JP2008186846A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Read Only Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】信頼性を確保しつつヒューズ素子の配列ピッチを狭くすることが可能な半導体装置を提供する。
【解決手段】レーザビームの照射により切断可能な複数のヒューズ素子101〜105と、平面的に見て複数のヒューズ素子間に位置し、レーザビームを減衰可能な減衰部材140とを備える。減衰部材140は複数の柱状体によって構成されている。これにより、切断すべきヒューズ素子から半導体基板側へ漏れ出したレーザビームLは、複数の柱状体によって構成された減衰部材140によって吸収されるとともに、フレネル回折によって散乱する。これにより、このため、柱状体が過度のエネルギーを吸収することによって絶縁膜にクラックなどが生じることがなく、効率的にレーザビームを減衰させることが可能となる。
【選択図】図1

Description

本発明は半導体装置に関し、特に、レーザビームの照射によって切断可能なヒューズ素子を有する半導体装置に関する。また、本発明はヒューズ素子の切断方法に関し、特に、レーザビームの照射によるヒューズ素子の切断方法に関する。
DRAM(Dynamic Random Access Memory)に代表される半導体記憶装置の記憶容量は、微細加工技術の進歩により年々増大しているが、微細化が進むに連れ、1チップ当たりに含まれる欠陥メモリセルの数もますます増大しているというのが実情である。このような欠陥メモリセルは、通常、冗長メモリセルに置き換えられ、これによって欠陥のあるアドレスが救済される。
一般に、欠陥のあるアドレスは、複数のヒューズ素子を含むプログラム回路に記憶される。そして、欠陥のあるアドレスに対してアクセスが要求されると、上記プログラム回路によってこれが検出され、その結果、欠陥メモリセルではなく冗長メモリセルに対して代替アクセスが行われることになる。プログラム回路の構成としては、特許文献1に記載されているように、記憶すべきアドレスを構成する各ビットに対して一対(2つ)のヒューズ素子を割り当て、そのいずれか一方を切断することによって所望のアドレスを記憶する方式が知られている。
また、特許文献2に記載されているように、記憶すべきアドレスを構成する各ビットに対して1つのヒューズ素子を割り当てる方式も知られている。この方式では、一つのヒューズ素子を切断するか否かによって1ビットを記憶することができるため、ヒューズ素子の数を大幅に削減することが可能となる。
ヒューズ素子の切断方法としては、大きく分けて、大電流によって溶断する方法(特許文献3,4参照)と、レーザビームの照射によって破壊する方法(特許文献5,6参照)の2通りの方法が知られている。前者の方法は、レーザートリマーなどの高価な装置が不要であるとともに、ヒューズ素子が正しく切断されたか否かを簡単に自己診断できるなどの利点を有している。しかしながら、この方法を用いるためには、半導体装置の内部にヒューズ切断回路や診断回路を組み込んでおく必要があり、これによりチップ面積の増大をもたらすという問題がある。
これに対し、レーザビームの照射によって破壊する方法は、半導体装置の内部にヒューズ切断回路などを組み込んでおく必要がないため、チップ面積を縮小することができる。
図11は、一般的なヒューズ素子をレーザビームの照射によって切断する方法を説明するための模式的な断面図である。
図11に示すヒューズ素子10は、下層配線11よりも上層に位置しており、その両端がスルーホール電極12を介して下層配線11に接続された構造を有している。このような構造を有するヒューズ素子10を切断する場合、レーザビームLをヒューズ素子10の上方から照射する。この時、レーザビームLの焦点深度内にヒューズ素子10が含まれるよう集束させることにより、ヒューズ素子10に熱エネルギーが集中し、切断される。
ヒューズ素子10を切断する前の状態においては、図11に示す2つの下層配線11が導通状態であるが、ヒューズ素子10を切断するとこれら2つの下層配線11が絶縁状態となる。このように、ヒューズ素子10を用いることにより下層配線11の接続状態を不可逆的に変化させることができることから、これによって欠陥のあるアドレスなどを恒久的に記憶することが可能となる。
欠陥アドレスなどを記憶させるためには、このようなヒューズ素子10を多数配置する必要がある。このため、レーザビームの照射によって所定のヒューズ素子を切断する際には、隣接するヒューズ素子やその周辺に与える影響を考慮する必要がある。
図12及び図13は、レーザビームが他のヒューズ素子やその周辺に与える影響を説明するための図であり、図12は平面図、図13は図12に示すD−D線に沿った略断面図である。
図12及び図13に示すように、レーザビームLによって所定のヒューズ素子10aを切断する場合、レーザビームLのビームスポットはヒューズ素子10aにて最小限に絞られ、その径はDである。しかしながら、レーザビームLのエネルギーがヒューズ素子10aに全て吸収されるわけではないことから、レーザビームLの一部はヒューズ素子10aよりも半導体基板側へも漏れ出す。ここで、レーザビームLのビームスポットはヒューズ素子10aにて最小限に絞られていることから、ヒューズ素子10aよりも半導体基板側においては、レーザビームLのビームスポットはDよりも大きくなる。
このため、隣接するヒューズ素子10a,10bの平面的な距離が近い場合、図12及び図13に示すように、レーザビームLがヒューズ素子10bの周辺回路に照射される。図12及び図13に示す例では、ヒューズ素子10a,10bの配列ピッチをPとすると、レーザビームLのビームスポットが約2P(=D)まで広がることにより、下層配線11b及びスルーホール電極12bにレーザビームLが照射されることになる。
ビームスポットが広がった状態ではレーザビームLのエネルギー密度は低いものの、条件によっては隣接する下層配線11bやスルーホール電極12bが大きなダメージを受ける可能性がある。例えば、スルーホール電極12bがシリコン窒化膜のように光吸収率の高い絶縁層を一部貫通している場合、この部分においてスルーホール電極12bが破壊されるおそれがある。このため、ヒューズ素子の配列ピッチPを狭くすると、半導体装置の信頼性が低下するという問題があった。このような問題を防止するためには、ヒューズ素子の配列ピッチPを広く設定すればよいが、この場合は単位面積当たり配置可能なヒューズ素子数が減ってしまう。
特開平9−69299号公報 特開平6−119796号公報 特開2005−136060号公報 特表2003−501835号公報 特開平7−74254号公報 特開平9−36234号公報
このように、レーザビームの照射によってヒューズ素子を破壊する方法においては、ヒューズ素子の配列ピッチPを狭くすると信頼性が低下し、ヒューズ素子の配列ピッチPを広くすると集積度が低下するという問題があった。尚、1個のヒューズ素子が単独で配置されているケースであっても、ヒューズ素子の下方に広がるレーザビームLは、各種下層配線や半導体基板にダメージを与えるおそれがある。
本発明は、このような問題を解決すべくなされたものであって、レーザビームの照射によって切断可能なヒューズ素子を有する、改良された半導体装置及び改良されたヒューズ素子の切断方法を提供することを目的とする。
また、本発明の他の目的は、信頼性を確保しつつヒューズ素子の配列ピッチを狭くすることが可能な半導体装置及びヒューズ素子の切断方法を提供することである。
また、本発明のさらに他の目的は、所定のヒューズ素子を切断する場合に、隣接するヒューズ素子やその周辺に与える影響が低減された半導体装置及びヒューズ素子の切断方法を提供することである。
本発明による半導体装置は、レーザビームの照射により切断可能な複数のヒューズ素子と、平面的に見て前記複数のヒューズ素子間に位置し、前記レーザビームを減衰可能な減衰部材とを備えることを特徴とする。
また、本発明によるヒューズ素子の切断方法は、半導体装置に設けられたヒューズ素子をレーザビームによって切断するヒューズ素子の切断方法であって、光学レンズを用いて前記レーザビームを集束することにより、第1のビームスポット及び前記第1のビームスポットよりも前記光学レンズから遠く且つ前記第1のビームスポットよりも径の大きい第2のビームスポットを形成し、前記第1のビームスポット内に前記ヒューズ素子が含まれ、且つ、前記第2のビームスポット内に前記レーザビームを減衰可能な減衰部材が含まれるよう、前記レーザビームを照射することを特徴とする。
減衰部材は、ヒューズ素子よりも半導体基板側に位置していることが好ましい。また、減衰部材は、半導体基板に対して略垂直方向に延在する柱状体を含んでいることが好ましい。ここで、「柱状体」とは、円柱や角柱のほか、内部に空洞を有する筒状体をも含む概念である。また、柱状体の径については、軸方向に一定である必要はない。また、柱状体は平面的に見て、所定のヒューズ素子とこれに隣接する他のヒューズ素子に接続されたスルーホール電極とを結ぶ直線上又はその近傍に配置することが好ましい。
本発明によれば、減衰部材によってレーザビームの不要なエネルギーが減衰されることから、所定のヒューズ素子を切断する場合に、隣接するヒューズ素子やその周辺に与える影響を低減することが可能となる。このため、信頼性を確保しつつヒューズ素子の配列ピッチを狭くすることが可能となる。また、1個のヒューズ素子が単独で配置されているケースであっても、ヒューズ素子の下方に広がるレーザビームのエネルギーが減衰されることから、各種下層配線や半導体基板にダメージを低減することが可能となる。
また、減衰部材として半導体基板に対して略垂直方向に延在する柱状体を用いれば、この柱状体自体によってレーザビームのエネルギーを吸収できるだけでなく、レーザビームを散乱させることが可能となる。このため、柱状体が過度のエネルギーを吸収することによって絶縁膜にクラックなどが生じることがなく、効率的にレーザビームを減衰させることが可能となる。
特に、平面的に見て、所定のヒューズ素子とこれに隣接する他のヒューズ素子に接続されたスルーホール電極とを結ぶ直線上又はその近傍に柱状体を配置すれば、切断したいヒューズ素子にレーザビームを照射した場合、フレネル回折による干渉によってレーザビームが弱め合う領域に、破壊したくないスルーホール電極が位置することになる。このため、隣接するヒューズ素子に接続されたスルーホール電極が破壊される危険性が非常に少なくなる。
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
図1は、本発明の好ましい実施形態による半導体装置の主要部の構成を示す略平面図である。また、図2は、図1に示すA−A線に沿った略断面図であり、図3は、図1に示すB−B線に沿った略断面図である。
図1に示すように、本実施形態による半導体装置は、複数のヒューズ素子101〜105を有している。これらヒューズ素子101〜105は、X方向に延在する下層配線111〜115にそれぞれ接続されている。
本実施形態においては、隣接する下層配線111〜115に接続されたヒューズ素子101〜105は、互いにX方向にずれて配置されている。つまり、ヒューズ素子101〜105は千鳥状に配置されている。これは、高い集積度を確保しつつ、ヒューズ素子101〜105間の距離をできるだけ離すためである。このような千鳥状の配置により、例えば中央のヒューズ素子103に着目すると、Y方向においてはヒューズ素子101,105と隣接し、略X方向においてはヒューズ素子102,104と隣接することになる。
また、ヒューズ素子101〜105と下層配線111〜115とは、スルーホール電極121〜125を介してそれぞれ接続されている。図1に示すように、いずれのヒューズ素子101〜105も一端に2つのスルーホール電極121〜125が割り当てられ、これにより、1つのヒューズ素子当たり合計4つのスルーホール電極が用いられている。これは、製造時におけるプロセスばらつきによって導通不良が生じるのを防止するためである。したがって、本発明においてヒューズ素子101〜105の一端に2つのスルーホール電極を割り当てることは必須でない。
スルーホール電極121〜125は、図2及び図3に示すように、絶縁膜132を貫通して設けられている。絶縁膜132は、下層配線111〜115とヒューズ素子101〜105とを分離するための層間絶縁膜であり、1層の絶縁膜によって構成されていても構わないし、複数の絶縁膜の積層体であっても構わない。その他、半導体基板130の上面には、下層配線111〜115の形成面となる絶縁膜131や、ヒューズ素子101〜105を覆う絶縁膜133が形成されている。これらについても、1層の絶縁膜によって構成されていても構わないし、複数の絶縁膜の積層体であっても構わない。
本実施形態による半導体装置においては、図1に示すように、平面的に見てヒューズ素子101〜105の周囲にレーザビームを減衰可能な減衰部材140が配置されている。ここで、「平面的に見て」とは、「半導体基板130の主面に対して略垂直な方向から見て」の意である。本実施形態においては減衰部材140が複数の柱状体によって構成されている。
減衰部材140を構成する柱状体は、絶縁膜132に埋め込まれており、半導体基板130に対して略垂直方向に延在している。このように、減衰部材140はスルーホール電極121〜125と同一層に設けられており、これにより、減衰部材140はヒューズ素子101〜105よりも全体的に半導体基板130側に位置することになる。また、減衰部材140を構成する柱状体は、スルーホール電極121〜125と同じ導電材料(例えばタングステン)によって構成されている。減衰部材140を構成する柱状体とスルーホール電極121〜125とが同じ導電材料である必要はないが、これらが同じ導電材料であれば、これらを同一プロセスで作製することが可能となる。
図2及び図3に示すように、減衰部材140を構成する柱状体の長さ(高さ)は、スルーホール電極121〜125よりも短い。このため、下層配線111〜115の直上に配置された柱状体であっても、下層配線111〜115とは接触しておらず、これらは絶縁されている。本実施形態では、どの導電パターンとも減衰部材140は接触しておらず、したがって電気的にはフローティング状態である。
減衰部材140を構成する柱状体の径φ1は、スルーホール電極121〜125の径φ2よりも小さく設定されている。これは、絶縁膜132のエッチングによってスルーホールを形成する際、減衰部材140を埋め込むためのスルーホールの径を小さくことにより、スルーホール電極121〜125を形成するためのスルーホールよりも深さを浅くすることができる(高さを短くすることができる)からである。このように、減衰部材140を埋め込むためのスルーホールや、スルーホール電極121〜125を形成するためのスルーホールは、絶縁膜132をエッチングすることにより形成されるため、上方ほど径が大きく、下方ほど径が小さくなる。したがって、柱状体の径φ1とスルーホール電極の径φ2の大小比較は、高さ方向における略中心部にて判断すればよい。
図1に示すように、減衰部材140を構成する柱状体は、平面的に見て隣接するヒューズ素子間に配置されている。より具体的には、平面的にみて、所定のヒューズ素子と、これに隣接する他のヒューズ素子に接続されたスルーホール電極とを結ぶ直線上又はその近傍に配置されている。例えば、ヒューズ素子103に着目すれば、ヒューズ素子103とスルーホール電極121,122,124,125とを結ぶ直線121a,122a,124a,125a上に柱状体が配置されている。
本実施形態による半導体装置においても、ヒューズ素子101〜105を切断する前の状態においては、2つの下層配線111〜115がそれぞれ導通状態であるが、ヒューズ素子101〜105を切断するとこれら2つの下層配線111〜115が絶縁状態となる。これにより、下層配線111〜115の接続状態を不可逆的に変化させることができることから、欠陥のあるアドレスなどを恒久的に記憶することが可能となる。
次に、ヒューズ素子の切断方法について説明する。
本実施形態において、ヒューズ素子101〜105の切断はレーザビームの照射によって行う。
図4は、ヒューズ素子103を切断する場合に照射するレーザビームLのビームスポットの位置を示す略平面図である。また、図5は、図4に示すC−C線に沿った略断面図である。
図4及び図5に示すように、ヒューズ素子103を切断する場合、レーザビームLをヒューズ素子103の上方から照射する。この時、図示しない光学レンズを用いてレーザビームLを収束させ、焦点深度内に切断すべきヒューズ素子103が含まれるように調整する。焦点深度内においては、レーザビームLのビームスポットが最も小さくなる(=D11)。これにより、レーザビームLのエネルギーの多くがヒューズ素子103に吸収されることから、ヒューズ素子103に熱エネルギーが集中し、切断される。
但し、既に説明したとおり、レーザビームLのエネルギーがヒューズ素子103に全て吸収されるわけではないことから、レーザビームLの一部はヒューズ素子103よりも半導体基板130側へも漏れ出す。上述の通り、レーザビームLのビームスポットはヒューズ素子103にて最小限に絞られていることから、ヒューズ素子103よりも半導体基板側においては、レーザビームLのビームスポットはD11よりも大きくなる。
ヒューズ素子103よりも半導体基板130側(光学レンズから離れる側)に漏れ出したレーザビームLは、ビームスポットの径がD12まで広がることにより減衰部材140に照射される。これにより、漏れ出したレーザビームLのエネルギーの一部が減衰部材140に吸収される。但し、本実施形態において減衰部材140は柱状体であることから、レーザビームLを完全に遮蔽することはできない。
そして、レーザビームLのビームスポットの径がD13以上に広がると、下層配線111,115及びスルーホール電極121,125にレーザビームLが照射されることになる。しかしながら、漏れ出したレーザビームLのエネルギーの一部は、減衰部材140に吸収されており、また、吸収されなかったエネルギーも減衰部材140によって散乱されていることから、下層配線やスルーホール電極に加わるエネルギーは非常に小さい。
しかも、本実施形態では、平面的に見て、切断すべきヒューズ素子103と破壊すべきでないスルーホール電極121,122,124,125とを結ぶ直線上又はその近傍に減衰部材140が配置されていることから、これらスルーホール電極121,122,124,125は減衰部材140の影に位置することになる。減衰部材140の影となる位置は、フレネル回折による干渉によってレーザビームLのエネルギーが弱め合う領域であり、この領域に照射されるエネルギーは、他の領域に照射されるエネルギーよりもかなり小さくなる。
つまり、図6(a)に示すように、柱状体148に一方向からレーザビームLを照射すると、柱状体148の径がレーザビームLの波長よりも十分に小さい場合、柱状体148の裏側に位置する平面149には、回折によって干渉縞が現れる。図6(b)は、平面149上の直線149aに現れるレーザビームLのエネルギー分布を示す模式的なグラフである。図6(b)においては、柱状体148が存在しない場合のレーザビームLの強度を100%と表記している。
図6(a),(b)に示すように、柱状体148の影となる領域149bでは、フレネル回折による干渉によってエネルギーが弱め合うことになる。このため、この領域149b内では、レーザビームLの強度が非常に低くなる。
したがって、所定のヒューズ素子にレーザビームLを照射した場合、柱状体148の影となる領域149bに相当する範囲にスルーホール電極が位置するようレイアウトすればよい。つまり、平面的に見て、切断すべきヒューズ素子と破壊すべきでないスルーホール電極とを結ぶ直線上又はその近傍に、減衰部材140である柱状体を配置すればよい。このようなレイアウトにより、スルーホール電極が破壊される危険性が非常に少なくなる。このことは、従来に比べて、信頼性を確保しつつヒューズ素子の配列ピッチPを狭くできることを意味する。
ここで、減衰部材140として柱状体を用いる利点について説明する。
ヒューズ素子よりも半導体基板130側に漏れ出すレーザビームLをより効果的に減衰させるためには、減衰部材140として柱状体ではなく板状体を用いればよい。しかしながら、減衰部材140として柱状体を用いると、漏れ出したレーザビームLのエネルギーのほとんどが減衰部材140に吸収されるため、場合によっては減衰部材140が過熱により膨張し、その結果、周囲の絶縁膜が破壊されてしまうおそれがある。
上述の通り、減衰部材140はどの導電パターンとも接続されておらず、電気的にはフローティング状態であることから、減衰部材140自体は破壊されても構わない。しかしながら、減衰部材140が膨張し絶縁膜にクラックが入ると、絶縁不良を引き起こしたり、水分が侵入したりする可能性があることから、デバイスの信頼性が低下する。これに対し、本実施形態のように減衰部材140として柱状体を用いれば、このようなリスクが軽減される。つまり、減衰部材140それ自体に多量のエネルギーを吸収させるのではなく、フレネル回折による干渉を利用することにより、絶縁膜の破壊を防止しつつ、レーザビームLを効果的に遮蔽することが可能となる。
絶縁膜の破壊を防止しつつ、フレネル回折による回折効果を十分に得るためには、柱状体の径φ1をレーザビームLの波長よりも小さく設定することが好ましい。一例として、レーザビームLの波長が約1000nmであれば、柱状体の径φ1を約200nmに設定すればよい。
また、絶縁膜の破壊をより効果的に防止するためには、柱状体の内部に空洞を持たせておくことが特に好ましい。つまり、減衰部材140を筒状体によって構成することが好ましい。
図7は、減衰部材140を構成する筒状体の構造を示す略断面図であり、(a)はレーザビームLが照射される前の状態を示し、(b)はレーザビームLの照射によって変形した状態を示している。
図7(a)に示すように、減衰部材140を筒状体によって構成すれば、減衰部材140に囲まれた空洞140aが存在することになる。この空洞140aは、レーザビームLが照射された際の膨張エネルギーを吸収する役割を果たす。つまり、筒状体である減衰部材140にレーザビームLが照射されると、図7(b)に示すように、減衰部材140は絶縁膜を破壊することなく、スルーホールの内部で膨張・変形する。このように、減衰部材140を筒状体によって構成すれば、レーザビームLのエネルギーによって減衰部材140が膨張・変形しても、絶縁膜へのダメージを低減することが可能となる。
このような筒状体は、絶縁膜132にスルーホールを形成した後、カバレッジの低いプロセスによって減衰部材140を堆積させることによって形成することができる。また、カバレッジの高いプロセスを用いた場合であっても、スルーホールのアスペクト比が大きい場合には不可避的に空洞が残ることがあり、これを利用して筒状体を作成しても構わない。
以上説明したように、本実施形態による半導体装置は、平面的に見て隣接するヒューズ素子間に複数の柱状体からなる減衰部材140を配置していることから、破壊すべきヒューズ素子の下方に漏れ出したレーザビームLを吸収・散乱することが可能となる。これにより、所定のヒューズ素子を切断する場合に、隣接するヒューズ素子及びその周辺に与える影響が低減されることから、信頼性を確保しつつヒューズ素子の配列ピッチを狭くすることが可能となる。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
例えば、上記実施形態では、減衰部材140を構成する柱状体のレイアウトとして、直線121a,122a,124a,125a上又はその近傍に配置するレイアウトを採用しているが、本発明がこれに限定されるものではない。したがって、図8に示すように、減衰部材140を構成する柱状体を隣接するヒューズ素子101〜105間に分散配置しても構わない。図8に示す例では、X方向及びY方向にマトリクス配置された複数の柱状体が、隣接するヒューズ素子101〜105間にそれぞれ配置されている。このような構成によれば、漏れ出したレーザビームLを多数の柱状体によって散乱させることが可能となる。
さらに、上記実施形態では、複数の柱状体によって減衰部材140を構成しているが、本発明がこれに限定されるものではない。したがって、図9に示すように、複数の柱状体141及びこれら柱状体141間に配置された板状体142を隣接する2つのヒューズ素子間に配置し、これを減衰部材として用いても構わない。これによれば、柱状体141によってレーザビームLのエネルギーが吸収・散乱されるとともに、散乱されたレーザビームLを板状体142によって遮断することができる。これによれば、隣接するヒューズ素子及びその周辺に与える影響を大幅に低減することが可能となる。また、板状体142に照射されるレーザビームLは、柱状体141によってある程度弱められていることから、板状体142が過熱により膨張し、周囲の絶縁膜が破壊される可能性は少ない。
また、上記実施形態では、柱状体である減衰部材140の径φ1をスルーホール電極121〜125の径φ2よりも小さく設定しているが、これらを同じ径としても構わない。上述の通り、減衰部材140の径φ1をスルーホール電極121〜125の径φ2よりも小さく設定しているのは、減衰部材140と下層配線111〜115との接触を防止するためであるから、他の方法によって接触を防止できれば、減衰部材140の径を小さくする必要はない。
例えば、図10に示すように、ヒューズ素子101〜105と下層配線111〜115との間に中間配線150を設け、スルーホール電極121〜125に対応する部分には中間配線150と下層配線111〜115を接続するスルーホール電極160を形成する一方、減衰部材140に対応する部分についてはこのようなスルーホール電極を省略した構造を採用すればよい。
さらに、上記実施形態では、減衰部材140の材料としてスルーホール電極121〜125と同じ導電材料を用いているが、減衰部材140の材料がこれに限定されるものではなく、絶縁膜132よりも光吸収率の高い材料であれば他の材料を選択することも可能である。したがって、減衰部材140の材料が導電材料であることも必須でなく、光吸収率の高い絶縁材料(例えば窒化シリコン)であっても構わない。但し、上記実施形態のように、減衰部材140の材料としてスルーホール電極121〜125と同じ導電材料を用いれば、これらを同一プロセスで作製することができるため、コスト増がほとんど生じない。
また、上記実施形態においては、ヒューズ素子101〜105が千鳥状に配列されているが、ヒューズ素子の配列がこれに限定されるものではなく、X方向又はY方向へ一直線状に配列されていても構わない。但し、上記実施形態のようにヒューズ素子を千鳥状に配列すれば、高い集積度を確保しつつ、ヒューズ素子間の距離を離すことが可能となる。
本発明の好ましい実施形態による半導体装置の主要部の構成を示す略平面図である。 図1に示すA−A線に沿った略断面図である。 図1に示すB−B線に沿った略断面図である。 ヒューズ素子103を切断する場合に照射するレーザビームLのビームスポットの位置を示す略平面図である。 図4に示すC−C線に沿った略断面図である。 (a)は、柱状体148に一方向からレーザビームLを照射した状態を示す模式図であり、(b)は、平面149上の直線149aに現れるレーザビームLのエネルギー分布を示す模式的なグラフである。 減衰部材140を構成する筒状体の構造を示す略断面図であり、(a)はレーザビームLが照射される前の状態を示し、(b)はレーザビームLの照射によって変形した状態を示している。 変形例による半導体装置の主要部の構成を示す略平面図である。 他の変形例による半導体装置の主要部の構成を示す略断面図である。 さらに他の変形例による半導体装置の主要部の構成を示す略断面図である。 一般的なヒューズ素子をレーザビームの照射によって切断する方法を説明するための模式的な断面図である。 レーザビームが他のヒューズ素子やその周辺に与える影響を説明するための平面図である。 図12に示すD−D線に沿った略断面図である。
符号の説明
101〜105 ヒューズ素子
111〜115 下層配線
121〜125 スルーホール電極
130 半導体基板
131〜133 絶縁膜
140 減衰部材
140a 空洞
141,148 柱状体
142 板状体
149 平面
149a 直線
149b フレネル回折による干渉によってエネルギーを弱め合う領域
150 中間配線
160 スルーホール電極
L レーザビーム

Claims (21)

  1. レーザビームの照射により切断可能な複数のヒューズ素子と、平面的に見て前記複数のヒューズ素子間に位置し、前記レーザビームを減衰可能な減衰部材とを備えることを特徴とする半導体装置。
  2. 前記減衰部材は、前記複数のヒューズ素子よりも半導体基板側に位置していることを特徴とする請求項1に記載の半導体装置。
  3. 前記減衰部材は、前記半導体基板に対して略垂直方向に延在する柱状体を含んでいることを特徴とする請求項2に記載の半導体装置。
  4. 前記複数のヒューズ素子と下層配線とを接続する複数のスルーホール電極をさらに備え、前記柱状体の少なくとも一部は、前記スルーホール電極と同一層に設けられていることを特徴とする請求項3に記載の半導体装置。
  5. 前記柱状体は平面的に見て、所定のヒューズ素子と、前記所定のヒューズ素子と隣接する他のヒューズ素子に接続された前記スルーホール電極とを結ぶ直線上又はその近傍に配置されていることを特徴とする請求項4に記載の半導体装置。
  6. 前記柱状体は、前記スルーホール電極と同じ導電材料によって構成されていることを特徴とする請求項4又は5に記載の半導体装置。
  7. 前記柱状体は、内部に空洞を有する筒状体であることを特徴とする請求項6に記載の半導体装置。
  8. 前記柱状体は、少なくとも前記下層配線に対して絶縁されていることを特徴とする請求項6又は7に記載の半導体装置。
  9. 前記柱状体の径は、前記スルーホール電極の径よりも小さいことを特徴とする請求項5乃至8のいずれか一項に記載の半導体装置。
  10. 平面的に見て、隣接する2つのヒューズ素子間に配置された前記減衰部材は、分散配置された複数の柱状体を含んでいることを特徴とする請求項3乃至9のいずれか一項に記載の半導体装置。
  11. 平面的に見て、隣接する2つのヒューズ素子間に配置された前記減衰部材は、少なくとも2つの柱状体と、前記2つの柱状体間に配置された板状体とを含んでいることを特徴とする請求項3乃至10のいずれか一項に記載の半導体装置。
  12. 前記柱状体の径は、前記レーザビームの波長よりも小さいことを特徴とする請求項3乃至11のいずれか一項に記載の半導体装置。
  13. レーザビームの照射により切断可能なヒューズ素子と、前記レーザビームを減衰可能な減衰部材とを備え、
    前記減衰部材は、平面的に見て前記ヒューズ素子の周囲に位置し、且つ、前記ヒューズ素子よりも半導体基板側に位置していることを特徴とする半導体装置。
  14. 前記減衰部材は、前記半導体基板に対して略垂直方向に延在する複数の柱状体を含んでいることを特徴とする請求項13に記載の半導体装置。
  15. 前記ヒューズ素子と下層配線とを接続する複数のスルーホール電極をさらに備え、前記柱状体の少なくとも一部は、前記スルーホール電極と同一層に設けられていることを特徴とする請求項14に記載の半導体装置。
  16. 前記柱状体は、前記スルーホール電極と同じ導電材料によって構成されていることを特徴とする請求項15に記載の半導体装置。
  17. 前記柱状体は、内部に空洞を有する筒状体であることを特徴とする請求項16に記載の半導体装置。
  18. 前記柱状体は、少なくとも前記下層配線に対して絶縁されていることを特徴とする請求項16又は17に記載の半導体装置。
  19. 前記柱状体の径は、前記スルーホール電極の径よりも小さいことを特徴とする請求項16乃至18のいずれか一項に記載の半導体装置。
  20. 前記柱状体の径は、前記レーザビームの波長よりも小さいことを特徴とする請求項14乃至19のいずれか一項に記載の半導体装置。
  21. 半導体装置に設けられたヒューズ素子をレーザビームによって切断するヒューズ素子の切断方法であって、
    光学レンズを用いて前記レーザビームを集束することにより、第1のビームスポット及び前記第1のビームスポットよりも前記光学レンズから遠く且つ前記第1のビームスポットよりも径の大きい第2のビームスポットを形成し、
    前記第1のビームスポット内に前記ヒューズ素子が含まれ、且つ、前記第2のビームスポット内に前記レーザビームを減衰可能な減衰部材が含まれるよう、前記レーザビームを照射することを特徴とするヒューズ素子の切断方法。
JP2007016713A 2007-01-26 2007-01-26 半導体装置及びヒューズ素子の切断方法 Pending JP2008186846A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007016713A JP2008186846A (ja) 2007-01-26 2007-01-26 半導体装置及びヒューズ素子の切断方法
US12/010,548 US7868417B2 (en) 2007-01-26 2008-01-25 Semiconductor device including a plurality of fuse elements and attenuation members between or around the plurality of fuse elements
CN200810003260.9A CN101232001A (zh) 2007-01-26 2008-01-28 半导体器件和断开熔丝元件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007016713A JP2008186846A (ja) 2007-01-26 2007-01-26 半導体装置及びヒューズ素子の切断方法

Publications (1)

Publication Number Publication Date
JP2008186846A true JP2008186846A (ja) 2008-08-14

Family

ID=39667009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007016713A Pending JP2008186846A (ja) 2007-01-26 2007-01-26 半導体装置及びヒューズ素子の切断方法

Country Status (3)

Country Link
US (1) US7868417B2 (ja)
JP (1) JP2008186846A (ja)
CN (1) CN101232001A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010062243A (ja) * 2008-09-02 2010-03-18 Denso Corp 半導体装置およびその製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101043841B1 (ko) * 2008-10-14 2011-06-22 주식회사 하이닉스반도체 반도체 메모리 장치의 퓨즈
CN107622992B (zh) 2016-07-14 2021-04-27 联华电子股份有限公司 半导体元件及其制作方法
CN107622991B (zh) 2016-07-14 2021-07-20 联华电子股份有限公司 电熔丝结构及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0917872A (ja) * 1995-06-27 1997-01-17 Fujitsu Ltd 半導体装置
JPH10294372A (ja) * 1997-04-22 1998-11-04 Hitachi Ltd 半導体集積回路装置
JP2000068377A (ja) * 1998-08-19 2000-03-03 Fujitsu Ltd 半導体装置及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06119796A (ja) 1992-10-06 1994-04-28 Texas Instr Japan Ltd 欠陥メモリセル救済用デコーダ
JPH0774254A (ja) 1993-06-29 1995-03-17 Kawasaki Steel Corp 半導体装置
JP3625560B2 (ja) 1995-05-16 2005-03-02 株式会社東芝 半導体装置およびヒューズの切断方法
JP2710235B2 (ja) 1995-08-30 1998-02-10 日本電気株式会社 欠陥救済判定回路
JP3474415B2 (ja) 1997-11-27 2003-12-08 株式会社東芝 半導体装置
US6162686A (en) * 1998-09-18 2000-12-19 Taiwan Semiconductor Manufacturing Company Method for forming a fuse in integrated circuit application
JP3892621B2 (ja) * 1999-04-19 2007-03-14 株式会社神戸製鋼所 配線膜の形成方法
DE19926107C1 (de) 1999-06-08 2000-11-16 Siemens Ag Halbleiteranordnung mit einer Fuse und ihr Herstellungsverfahren
JP2004363217A (ja) 2003-06-03 2004-12-24 Renesas Technology Corp 半導体装置
KR100500458B1 (ko) * 2003-10-07 2005-07-18 삼성전자주식회사 반도체 장치의 퓨즈박스 및 그 제조방법
JP2005136060A (ja) 2003-10-29 2005-05-26 Yamaha Corp 半導体装置及びその製造方法
US7397106B2 (en) * 2005-12-12 2008-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Laser fuse with efficient heat dissipation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0917872A (ja) * 1995-06-27 1997-01-17 Fujitsu Ltd 半導体装置
JPH10294372A (ja) * 1997-04-22 1998-11-04 Hitachi Ltd 半導体集積回路装置
JP2000068377A (ja) * 1998-08-19 2000-03-03 Fujitsu Ltd 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010062243A (ja) * 2008-09-02 2010-03-18 Denso Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US7868417B2 (en) 2011-01-11
US20080179708A1 (en) 2008-07-31
CN101232001A (zh) 2008-07-30

Similar Documents

Publication Publication Date Title
KR100367799B1 (ko) 다층 배선 구조의 반도체 장치
CN100452364C (zh) 半导体装置
US7402464B2 (en) Fuse box of semiconductor device and fabrication method thereof
US7713793B2 (en) Fuse of semiconductor device and method for manufacturing the same
KR100863170B1 (ko) 퓨즈 소자의 절단 방법 및 반도체 디바이스의 제조 방법
JP2008186846A (ja) 半導体装置及びヒューズ素子の切断方法
JP4400625B2 (ja) 半導体装置
US6713837B1 (en) Semiconductor device with fuse
JP4390297B2 (ja) 半導体装置
US6291844B1 (en) Semiconductor memory device with an improved layout of programmable fuses
US7977164B2 (en) Fuse of a semiconductor memory device and repair process for the same
KR950001753B1 (ko) 반도체장치 및 그 제조방법
KR100728964B1 (ko) 반도체 소자의 퓨즈 및 그 형성방법
US8242577B2 (en) Fuse of semiconductor device and method for forming the same
KR100578224B1 (ko) 반도체 메모리 장치의 제조방법
US10056339B2 (en) Semiconductor devices
JP2007258371A (ja) ヒューズ素子を有する半導体装置及びヒューズ素子の切断方法
JP2009064893A (ja) 半導体装置
US20090108398A1 (en) Fuse of Semiconductor Device and Method for Forming the Same
KR20100002673A (ko) 반도체 소자의 퓨즈 및 그 형성 방법
JP2008288417A (ja) ヒューズ素子構造および半導体装置
KR20110098350A (ko) 퓨즈를 갖는 반도체 소자 및 반도체 소자의 퓨즈 절단 방법
KR20060011475A (ko) 반도체 메모리 장치 및 그 제조방법
KR20060075290A (ko) 반도체 메모리 장치
KR20130006921A (ko) 반도체 소자의 퓨즈 및 그 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100810

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101214