JP2010062243A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】レーザトリミングを行うことにより抵抗値が調整される薄膜抵抗８を備えた半導体装置において、欠陥が発生することを抑制することができる半導体装置およびその製造方法を提供する。
【解決手段】半導体層３に、薄膜抵抗８の抵抗値をレーザトリミングにより調整する際に、薄膜抵抗８を透過した後、半導体層３に入射されるレーザおよび半導体層３と埋込絶縁膜２との界面または埋込絶縁膜２と支持基板１との界面で反射されるレーザとが集光される部分を含むようにトレンチ１１を形成し、トレンチ１１に半導体層３よりも消衰係数の低い埋込材料１２を埋め込む。
【選択図】図１

Description

本発明は、レーザトリミングを行うことにより抵抗値が調整される薄膜抵抗を備えた半導体装置およびその製造方法に関するものである。

従来より、半導体基板上に絶縁膜等を介してＣｒＳｉ等の薄膜抵抗材料を堆積すると共に薄膜抵抗材料に対してパターニングを行うことで薄膜抵抗を形成し、レーザを照射して薄膜抵抗の一部を溶断するレーザトリミングを行うことにより抵抗値が調整される薄膜抵抗を備えた半導体装置が知られている。

このような半導体装置では、レーザトリミングにより薄膜抵抗の抵抗値を調整するときに、薄膜抵抗に照射されるレーザが薄膜抵抗を透過した後半導体基板と半導体基板上に配置された絶縁膜との界面で反射されたレーザとの間で干渉を起こす。したがって、半導体基板の厚さ方向にレーザが強め合う部分と弱めあう部分とが交互に構成されることになり、薄膜抵抗に対してレーザトリミングを行うためには薄膜抵抗を配置する位置を詳細に設定しなければならないという問題がある。

そこで、例えば、特許文献１には、薄膜抵抗の抵抗値を調整する方法として、半導体基板の表面にＬＯＣＯＳ酸化膜を形成し、ＬＯＣＯＳ酸化膜が覆われるように絶縁膜を配置すると共に絶縁膜の表面に薄膜抵抗材料を配置して、薄膜抵抗材料に対してパターニングを行うことで薄膜抵抗を形成した後レーザトリミングを行う方法が開示されている。

具体的には、このような薄膜抵抗の抵抗値を調整する方法では、ＬＯＣＯＳ酸化膜を配置することによりＬＯＣＯＳ酸化膜の端部と半導体基板との界面において、半導体基板の厚さ方向に対して斜めとなる領域、つまりレーザの入射方向に対して垂直とならない領域を形成している。このため、半導体基板とＬＯＣＯＳ酸化膜との界面で反射されたレーザは入射方向と異なる方向に反射されることになる。したがって、薄膜抵抗に照射されるレーザは薄膜抵抗材料を透過した後ＬＯＣＯＳ酸化膜と半導体基板との界面で反射されたレーザとの間で干渉を起こすことにより、半導体基板の厚さ方向だけでなく、半導体基板の厚さ方向と垂直な方向にもレーザが強めあう部分と弱めあう部分とを構成する。このため、薄膜抵抗材料を配置する位置を詳細に設定することなく薄膜抵抗材料に対して確実にレーザトリミングを行うことができる。
特開平１０−２２４５２号公報

しかしながら、このような薄膜抵抗の抵抗値を調整する方法を、支持基板と、支持基板の表面に配置される埋込絶縁膜と、埋込絶縁膜を挟んで支持基板と反対側に配置される半導体層と、を有して構成されるＳＯＩ（Silicon on Insulator）基板に適用した場合には次のような問題がある。

薄膜抵抗をレーザトリミングする際に、薄膜抵抗を透過したレーザのうち一部のレーザはＬＯＣＯＳ酸化膜とＳＯＩ基板との界面で反射されることになるが、残りのレーザは半導体層に入射されることになる。このとき、半導体層のうちＬＯＣＯＳ酸化膜の端部との界面では半導体層の厚さ方向に対して斜めとなる領域が形成されており、この領域から入射されるレーザは屈折して半導体層に入射される。また、半導体層のうちＬＯＣＯＳ酸化膜の端部との界面とならない領域、つまり半導体層の厚さ方向に対して垂直となる領域から入射されるレーザはそのままの入射方向で半導体層に入射されることになり、その後、半導体層と埋込絶縁膜との界面で入射方向と反対方向に反射されることになる。このため、半導体層内では、屈折して半導体層に入射されたレーザが集光され、かつそのままの入射方向で入射されたレーザおよび入射方向と反対方向に反射されたレーザが集光されることになり、これらのレーザが集光される部分では発熱により欠陥が発生する可能性があるという問題がある。

本発明は上記点に鑑みて、レーザトリミングを行うことにより抵抗値が調整される薄膜抵抗を備えた半導体装置において、欠陥が発生することを抑制することができる半導体装置およびその製造方法を提供することを目的とする。

上記目的を達成するため、請求項１に記載の発明では、支持基板（１）と、支持基板（１）の表面に配置された埋込絶縁膜（２）と、埋込絶縁膜（２）を挟んで支持基板（１）と反対側に配置された半導体層（３）と、を備えたＳＯＩ基板（４）と、半導体層（３）のうち埋込絶縁膜（２）と反対側の表面に半導体層（３）の厚さ方向に対して斜めとなる領域（６）が形成されるように配置されている第１絶縁膜（５）と、半導体層（３）のうち埋込絶縁膜（２）と反対側の表面に第１絶縁膜（５）が覆われるように配置されている第２絶縁膜（７）と、第１、第２絶縁膜（５、７）を挟んでＳＯＩ基板（４）と反対側に配置されている薄膜抵抗（８）と、を備えた半導体装置であって、次のような点を特徴としている。

すなわち、半導体層（３）に、薄膜抵抗（８）の抵抗値をレーザトリミングにより調整する際に、薄膜抵抗（８）を透過した後、半導体層（３）に入射されるレーザおよび半導体層（３）と埋込絶縁膜（２）との界面または埋込絶縁膜（２）と支持基板（１）との界面で反射されるレーザとが集光される部分を含むようにトレンチ（１１）を形成し、トレンチ（１１）に半導体層（３）よりも消衰係数の低い埋込材料（１２）を埋め込んでいることを特徴としている。

このような半導体装置では、従来の半導体装置に対して薄膜抵抗（８）の抵抗値をレーザトリミングにより調整する場合と比較して、レーザが集光される部分に半導体層（３）より消衰係数の低い埋込材料（１２）が埋め込まれており、レーザが集光される部分でレーザのエネルギーが吸収されることを従来より抑制することができるのでレーザトリミングを行った際に半導体装置に欠陥が発生することを抑制することができる。

例えば、請求項２に記載の発明のように、トレンチ（１１）を、半導体層（３）のうち半導体層（３）の厚さ方向に対して斜めとなる領域（６）から入射されるレーザが集光される部分を含むように形成することができる。

また、請求項３に記載の発明では、支持基板（１）と、支持基板（１）の表面に配置された埋込絶縁膜（２）と、埋込絶縁膜（２）を挟んで支持基板（１）と反対側に配置された半導体層（３）と、を備えたＳＯＩ基板（４）を用意する工程と、半導体層（３）にトレンチ（１１）を形成する工程と、トレンチ（１１）の内部に埋込材料（１２）を埋め込む工程と、半導体層（３）のうち埋込絶縁膜（２）と反対側の表面に半導体層（３）の厚さ方向に対して斜めとなる領域（６）が形成されるように第１絶縁膜（５）を配置する工程と、半導体層（３）のうち埋込絶縁膜（２）と反対側の表面に第１絶縁膜（５）が覆われるように第２絶縁膜（７）を配置する工程と、第１、第２絶縁膜（５、７）を挟んでＳＯＩ基板（４）と反対側に薄膜抵抗材料を配置し、薄膜抵抗材料に対してパターニングを行うことで薄膜抵抗（８）を形成する工程と、薄膜抵抗（８）の抵抗値をレーザトリミングすることにより調整する工程と、を有し、次のような点を特徴としている。

すなわち、トレンチ（１１）を形成する工程では、薄膜抵抗（８）を調整する工程において、半導体層（３）に入射されるレーザおよび半導体層（３）と埋込絶縁膜（２）との界面または埋込絶縁膜（２）と支持基板（１）との界面で反射されるレーザとが集光される部分にトレンチ（１１）を形成し、埋込材料（１２）を埋め込む工程では、半導体層（３）より消衰係数の低い材料を埋め込むことを特徴としている。

例えば、請求項４に記載の発明のように、トレンチ（１１）を形成する工程では、薄膜抵抗（８）の抵抗値を調整する工程において、半導体層（３）のうち半導体層（３）の厚さ方向に対して斜めとなる領域（６）から入射されるレーザが集光される部分を含むようにトレンチ（１１）を形成することができる。

なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

（第１実施形態）
本実施形態の第１実施形態について説明する。図１は、本実施形態の半導体装置の断面構成を示す図、図２は図１に示す半導体装置の上面レイアウトを示す図であり、これら図１および図２に基づいて説明する。なお、図１は図２中のＡ−Ａ断面図に相当している。

図１に示されるように、本実施形態の半導体装置は、支持基板１と、支持基板１の表面に配置された埋込絶縁膜２と、埋込絶縁膜２を挟んで支持基板１と反対側に配置された半導体層３とを有して構成されるＳＯＩ基板４を用いて構成されている。

そして、ＳＯＩ基板４における半導体層３のうち埋込絶縁膜２と反対側の表面には本発明の第１絶縁膜に相当するＬＯＣＯＳ酸化膜５が半導体層３の厚さ方向に対して斜めとなる領域６が形成されるように配置されている。具体的には、半導体層３のうち埋込絶縁膜２と反対側の表面にＬＯＣＯＳ酸化膜５を配置することによりＬＯＣＯＳ酸化膜５の端部と半導体層３との界面が半導体層３の厚さ方向に対して斜めとなる領域６となる。

さらに、ＳＯＩ基板４における半導体層３のうち埋込絶縁膜２と反対側の表面にはＬＯＣＯＳ酸化膜５を覆うように本発明の第２絶縁膜に相当する層間絶縁膜７が配置されている。そして、層間絶縁膜７を挟んでＳＯＩ基板４と反対側には薄膜抵抗８が備えられており、薄膜抵抗８の表面にはさらに層間絶縁膜９が配置され、層間絶縁膜９の表面には保護膜１０が配置されている。なお、層間絶縁膜７、９には図示していないが薄膜抵抗８と電気的に接続される配線が備えられている。

また、半導体層３には、半導体層３の表面から埋込絶縁膜２まで達するトレンチ１１が形成されており、トレンチ１１には半導体層３よりも消衰係数の低い埋込材料１２が埋め込まれている。本実施形態では、半導体層３を構成するシリコンの消衰係数が０．０００１６９であるため、埋込材料１２として消衰係数が０である酸化膜がトレンチ１１に埋め込まれている。また、このトレンチ１１は、薄膜抵抗８の抵抗値を調整するレーザトリミングを行う際に、薄膜抵抗８を透過した後、半導体層３に入射されるレーザおよび半導体層３と埋込絶縁膜２との界面または埋込絶縁膜２と支持基板１との界面で反射されるレーザとが集光される部分に形成されている。本実施形態では、埋込材料１２として埋込絶縁膜２と同様の材料である酸化膜を用いているので、半導体層３のうち厚さ方向に対して垂直となる部分から入射されたレーザは埋込絶縁膜２と支持基板１との界面で入射方向と反対方向に反射されることになる。

図１では、矢印ＡおよびＢは、ＬＯＣＯＳ酸化膜５の端部と半導体層３との界面、つまり半導体層３の厚さ方向に対して斜めとなる領域６から半導体層３に入射されるレーザを示している。そして、矢印ＣはＬＯＣＯＳ酸化膜５の端部と半導体層３との界面とならない領域、つまり半導体層３の厚さ方向に対して垂直となる領域から半導体層３に入射されるレーザを示し、矢印Ｄは半導体層３の厚さ方向に対して垂直となる領域から半導体層３に入射された後反射されたレーザを示している。図１に示されるように、本実施形態では、半導体層３の厚さ方向に対して斜めとなる領域６から半導体層３に入射されるレーザが集光され、かつ半導体層３の厚さ方向に対して垂直となる領域から半導体層３に入射されたレーザおよび支持基板１と埋込絶縁膜２との界面で入射方向と反対方向に反射されたレーザが集光される部分を含むように半導体層３にトレンチ１１が形成されている。また、図１および図２に示されるように、半導体層３のうち半導体層３の厚さ方向に対して斜めとなる領域６とトレンチ１１とはストライプ状になるようにされている。

次に、このような半導体装置の製造方法について説明する。図３は、本実施形態の半導体装置の製造工程を示す断面構成図である。

まず、図３（ａ）に示されるように、ＳＯＩ基板４を用意する。その後、図３（ｂ）に示されるように、ＳＯＩ基板４の表面に、例えば、４００Åの厚さの熱酸化膜１３を形成する。そして、熱酸化膜１３の表面にトレンチ１１を形成する際のマスクとなる酸化膜１４をＣＶＤ（Chemical Vapor Deposition）法等により、例えば、１００００Å形成する。続いて、図３（ｃ）に示されるように、熱酸化膜１３および酸化膜１４に対してフォトリソグラフィおよびエッチングを行うことにより、熱酸化膜１３および酸化膜１４のうち半導体層３におけるトレンチ１１を形成する部分と対応する部分を開口する。

次に、図３（ｄ）に示されるように、熱酸化膜１３および酸化膜１４をマスクとして半導体層３をエッチングし、トレンチ１１を形成する。なお、このトレンチ１１は、薄膜抵抗８の抵抗値を調整するレーザトリミングを行う際に、半導体層３に入射されるレーザと、半導体層３と埋込絶縁膜２との間で反射されるレーザとが集光される部分を含むように形成される。

その後、図３（ｅ）に示されるように、フッ酸洗浄等により熱酸化膜１３および酸化膜１４を除去する。そして、ＣＶＤ法等によりトレンチ１１の内部に半導体層３より消衰係数の低い酸化膜等の埋込材料１２を埋め込んだ後、ＣＭＰ（Chemical Mechanical Polishing）法等により半導体層３の表面を平坦化する。次に、図３（ｆ）に示されるように、ＳＯＩ基板４の表面に熱酸化膜１５を形成すると共に熱酸化膜１５の表面に窒化膜１６を形成する。その後、図３（ｇ）に示されるように、窒化膜１６に対してフォトリソグラフィおよびエッチングを行い、ＬＯＣＯＳ酸化膜５を形成する際のマスクを構成する。

続いて、図３（ｈ）に示されるように、ＬＯＣＯＳ酸化を行う。本実施形態では、半導体層３のうち埋込絶縁膜２と反対側の表面にＬＯＣＯＳ酸化を行うことにより、ＬＯＣＯＳ酸化膜５の端部と半導体層３との界面に半導体層３の厚さ方向に対して斜めとなる領域６を形成している。その後、窒化膜１６をリン酸等により除去する。

次に、図３（ｉ）に示されるように、ＳＯＩ基板４の表面にＬＯＣＯＳ酸化膜５が覆われるように層間絶縁膜７を配置する。そして、層間絶縁膜７の表面にＣｒＳｉ等を有する薄膜抵抗材料を配置し、薄膜抵抗材料をパターニングして薄膜抵抗８を形成する。

その後、図３（ｊ）に示されるように、薄膜抵抗８が覆われるように再び層間絶縁膜９を配置し、層間絶縁膜９の表面に保護膜１０を配置することで本実施形態の半導体装置が製造される。

このような半導体装置では、薄膜抵抗８の抵抗値をレーザトリミングにより調整する際に、半導体層３の厚さ方向に対して斜めとなる領域６から半導体層３に入射されるレーザが集光され、かつ半導体層３の厚さ方向に対して垂直となる部分から半導体層３に入射されるレーザおよび入射方向と反対方向に反射されるレーザが集光される部分を含むようにトレンチ１１を形成し、このトレンチ１１に半導体層３より消衰係数の低い埋込材料１２を埋め込んでいる。このため、従来の半導体装置に対して薄膜抵抗８の抵抗値をレーザトリミングにより調整する場合と比較して、レーザが集光される部分に半導体層３より消衰係数の低い埋込材料１２が埋め込まれており、レーザが集光される部分でレーザのエネルギーが吸収されることを従来より抑制することができるのでレーザトリミングを行った際に半導体装置に欠陥が発生することを抑制することができる。

（第２実施形態）
本発明の第２実施形態について説明する。本実施形態の半導体装置は、第１実施形態に対して半導体層３にＬＯＣＯＳ酸化膜５を配置する代わりに半導体層３をＳＴＩ（Shallow trench isolation）構造とすることにより半導体層３の表面に半導体層３の厚さ方向に対して斜めとなる領域６を形成したものであり、その他に関しては第１実施形態と同様であるためここでは説明を省略する。

図４は、本実施形態の半導体装置の断面構成を示す図である。図４に示されるように、本実施形態の半導体装置は、半導体層３がＳＴＩ構造とされていることにより、半導体層３のうち埋込絶縁膜２と反対側の表面に半導体層３の厚さ方向に対して斜めとなる領域６が形成されている。

具体的には、半導体層３のうち埋込絶縁膜２と反対側の表面には溝１７が形成されている。そして、この溝１７は底面から半導体層３のうち埋込絶縁膜２と反対側の表面に向かって拡げられたテーパ形状とされている。また、溝１７の内部には本発明の第１絶縁膜に相当する酸化膜５が埋め込まれている。

このような半導体装置としても、薄膜抵抗８の抵抗値をレーザトリミングにより調整する際に、レーザが集光される部分に半導体層３より消衰係数の低い埋込材料１２が埋め込まれ、レーザが集光される部分でレーザのエネルギーが吸収されることを従来より抑制することができるため、上記第１実施形態と同様の効果を得ることができる。

なお、かかる半導体装置は、上記図２（ｆ）〜図２（ｈ）の工程において、ＬＯＣＯＳ酸化膜５を形成する代わりに、半導体層３をＳＴＩ構造とすることで製造される。

（他の実施形態）
上記各実施形態では、トレンチ１１と半導体層３のうち厚さ方向に対して斜めとなる領域６がそれぞれストライプ状になるようにされている例を挙げて説明したが、もちろんトレンチ１１と半導体層３のうち厚さ方向に対して斜めとなる領域６とはストライプ状にされていなくてもよい。例えば、トレンチ１１を交差させて半導体層３にトレンチ１１をメッシュ状に形成してもよい。また、トレンチ１１を円筒形状とすることもできるし、角柱形状とすることもできる。この場合、トレンチ１１を、半導体層３に均等に形成することができ、また、半導体層３に不規則に形成することができる。つまり、トレンチ１１は、半導体層３の厚さ方向に対して斜めとなる領域６から半導体層３に入射されるレーザが集光され、かつ半導体層３の厚さ方向に対して垂直となる部分から入射されたレーザおよび半導体層３と埋込絶縁膜２との界面または埋込絶縁膜２と支持基板１との界面で入射方向と反対方向に反射されたレーザが集光される部分を含むように形成されていればよい。

さらに、図５に示されるように、トレンチ１１を半導体層３の厚さ方向に対して斜め方向となるように形成してもよい。図５は他の実施例にかかる半導体装置の断面構成を示す図である。図５に示されるように、トレンチ１１を半導体層３の厚さ方向に対して斜め方向に形成した場合には、半導体層３のうち半導体層３の厚さ方向に対して垂直となる領域から入射されたレーザが埋め込み絶縁膜２に到達するまでの間に半導体層３と埋込材料１２との間で屈折することになり、レーザのエネルギーを減少させることができるので、さらに半導体装置に欠陥が発生することを防止することができる。

また、上記第２実施形態では、溝１７は底面から半導体層３のうち埋込絶縁膜２と反対側の表面に向かって拡げられたテーパ形状とされているが、溝１７を半導体層３のうち埋込絶縁膜２と反対側の表面から底面に向かって拡げられたテーパ形状としてもよい。この場合は、半導体層３のうち斜め領域６から入射されるレーザは溝１７の底面と埋込絶縁膜２との間の部分で集光されることになるため、トレンチ１１が溝１７の底面と埋込絶縁膜２との間に形成されている構成とすればよい。

また、上記各実施形態では、トレンチ１１が埋込絶縁膜２まで達するように形成されているがもちろんトレンチ１１を埋込絶縁膜２まで達しないように形成してもよい。この場合は、半導体層３の厚さ方向に対して垂直となる領域から入射されたレーザは、半導体層３と埋込絶縁膜２との界面で反射されることになるが、上記各実施形態と同様の効果を得ることができる。

さらに、上記各実施形態では、トレンチ１１に埋込材料１２として酸化膜が埋め込まれているが、複数の材料を埋込材料１２としてトレンチ１１に埋め込むこともできる。例えば、トレンチ１１の側壁に埋込材料１２として酸化膜を配置すると共にトレンチ１１の内部を埋込材料１２として窒化膜で埋め込んでもよい。このような半導体装置によれば、トレンチ１１に入射されるレーザが酸化膜と窒化膜との間でも屈折することになり、レーザのエネルギーを減少させることができるので、さらに半導体装置に欠陥が発生することを抑制することができる。

本発明の第１実施形態における半導体装置の断面構成を示す図である。 図１に示す半導体装置の上面レイアウトを示す図である。 図１に示す半導体装置の製造工程における断面図である。 本発明の第２実施形態における半導体装置の断面構成を示す図である。 本発明の他の実施例における半導体装置の断面構成を示す図である。

符号の説明

１ 支持基板
２ 埋込絶縁膜
３ 半導体層
４ ＳＯＩ基板
５ ＬＯＣＯＳ酸化膜
６ 斜めとなる領域
７ 層間絶縁膜
８ 薄膜抵抗
９ 層間絶縁膜
１０ 保護膜
１１ トレンチ
１２ 埋込材料

Claims (4)

1. 支持基板（１）と、前記支持基板（１）の表面に配置された埋込絶縁膜（２）と、前記埋込絶縁膜（２）を挟んで前記支持基板（１）と反対側に配置された半導体層（３）と、を備えたＳＯＩ基板（４）と、
   前記半導体層（３）のうち前記埋込絶縁膜（２）と反対側の表面に前記半導体層（３）の厚さ方向に対して斜めとなる領域（６）が形成されるように配置されている第１絶縁膜（５）と、
   前記半導体層（３）のうち前記埋込絶縁膜（２）と反対側の表面に前記第１絶縁膜（５）が覆われるように配置されている第２絶縁膜（７）と、
   前記第１、第２絶縁膜（５、７）を挟んで前記ＳＯＩ基板（４）と反対側に配置されている薄膜抵抗（８）と、を備えた半導体装置であって、
   前記半導体層（３）には、前記薄膜抵抗（８）の抵抗値をレーザトリミングにより調整する際に、前記薄膜抵抗（８）を透過した後、前記半導体層（３）に入射されるレーザおよび前記半導体層（３）と前記埋込絶縁膜（２）との界面または前記埋込絶縁膜（２）と前記支持基板（１）との界面で反射されるレーザとが集光される部分を含むようにトレンチ（１１）が形成されており、前記トレンチ（１１）には前記半導体層（３）よりも消衰係数の低い埋込材料（１２）が埋め込まれていることを特徴とする半導体装置。
2. 前記トレンチ（１１）は、前記半導体層（３）のうち前記半導体層（３）の厚さ方向に対して前記斜めとなる領域（６）から入射されるレーザが集光される部分を含むように形成されていることを特徴とする請求項１に記載の半導体装置。
3. 支持基板（１）と、前記支持基板（１）の表面に配置された埋込絶縁膜（２）と、前記埋込絶縁膜（２）を挟んで前記支持基板（１）と反対側に配置された半導体層（３）と、を備えたＳＯＩ基板（４）を用意する工程と、
   前記半導体層（３）にトレンチ（１１）を形成する工程と、
   前記トレンチ（１１）の内部に埋込材料（１２）を埋め込む工程と、
   前記半導体層（３）のうち前記埋込絶縁膜（２）と反対側の表面に前記半導体層（３）の厚さ方向に対して斜めとなる領域（６）が形成されるように第１絶縁膜（５）を配置する工程と、
   前記半導体層（３）のうち前記埋込絶縁膜（２）と反対側の表面に前記第１絶縁膜（５）が覆われるように第２絶縁膜（７）を配置する工程と、
   前記第１、第２絶縁膜（５、７）を挟んで前記ＳＯＩ基板（４）と反対側に薄膜抵抗材料を配置し、前記薄膜抵抗材料に対してパターニングを行うことで薄膜抵抗（８）を形成する工程と、
   前記薄膜抵抗（８）の抵抗値をレーザトリミングすることにより調整する工程と、を有し、
   前記トレンチ（１１）を形成する工程では、前記薄膜抵抗（８）の抵抗値を調整する工程において、前記半導体層（３）に入射されるレーザおよび前記半導体層（３）と前記埋込絶縁膜（２）との界面または前記埋込絶縁膜（２）と前記支持基板（１）との界面で反射されるレーザとが集光される部分を含むように前記トレンチ（１１）を形成し、
   前記埋込材料（１２）を埋め込む工程では、前記半導体層（３）より消衰係数の低い材料を埋め込むことを特徴とする半導体装置の製造方法。
4. 前記トレンチ（１１）を形成する工程では、前記薄膜抵抗（８）の抵抗値を調整する工程において、前記半導体層（３）のうち前記半導体層（３）の厚さ方向に対して前記斜めとなる領域（６）から入射されるレーザが集光される部分を含むように前記トレンチ（１１）を形成することを特徴とする請求項３に記載の半導体装置の製造方法。
   

Images