JP3873854B2

JP3873854B2 - 半導体装置の製造方法

Info

Publication number: JP3873854B2
Application number: JP2002272713A
Authority: JP
Inventors: 白木　　聡; 将和彼末
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2002-09-19
Filing date: 2002-09-19
Publication date: 2007-01-31
Anticipated expiration: 2022-09-19
Also published as: JP2004111680A

Description

【０００１】
【発明の属する技術分野】
本発明は、レーザーにてトリミングを行う薄膜抵抗を有する半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
従来、半導体製造技術の１つとして、レーザートリミング方法がある。図１６に薄膜抵抗を有する半導体装置の平面図を示し、図１７に図１６中のＣ−Ｃ’線断面図を示す。なお、図１６では、薄膜抵抗の上に形成されているＴＥＯＳ膜やＰ−ＳｉＮ膜を省略している。
【０００３】
表面上にＬＯＣＯＳ酸化膜２が形成されている半導体基板１の上にＢＰＳＧ膜３、ＳｉＮ膜４、ＴＥＯＳ（Tetra Ethyl OrthoSilicate）／ＳＯＧ（Spin On Glass）／ＴＥＯＳ膜５等の絶縁膜を介して、ＣｒＳｉ等の薄膜抵抗６及びその両端に薄膜抵抗用電極７を形成する。その後、この薄膜抵抗６の上にＴＥＯＳ膜８、Ｐ−ＳｉＮ膜９等の絶縁膜を形成する。レーザートリミングとは、このように形成されたデバイスの最終プロセスにて、レーザー光を照射することで、レーザー光が照射された部位を発熱させ、その熱により薄膜抵抗６の一部を溶断し、抵抗値を所望の値に調整するものである。
【０００４】
【発明が解決しようとする課題】
薄膜抵抗のレーザーによる切れ易さは、特開平７−２２５８５号公報や特開平１０−２２４５２号公報等に示されるように、薄膜抵抗の周りに存在する絶縁膜の構造に依存する。例えば、絶縁膜の膜厚ばらつきが大きいとき、薄膜抵抗の切れ易さのばらつきも大きくなる。
【０００５】
また、本発明者らが先に出願した特願２００２−１９６１４６号にて示すように、薄膜抵抗の端部が加工上の影響でテーパー形状となっているとき、この端部では、他の部位に比べ切れ難くなる。図１８にこのときの半導体装置の断面を示す。図に示すように、薄膜抵抗６が上底よりも下底の辺の方が長い台形形状であり、すなわち、端に向かうにつれ膜厚が薄くなっている場合、端部６ａでは、レーザー光の吸収率が端部６ａ以外の領域と比較して低いため、端部６ａは切れ難くなると推測される。
【０００６】
このように薄膜抵抗の切れ易さは半導体装置の構造に依存して決定してしまう。
【０００７】
本発明は上記点に鑑みて、従来よりも薄膜抵抗のレーザー光による切れ易さを向上させることができる半導体装置の製造方法を提供することを目的とする。
【０００９】
また、請求項１に記載の発明では、半導体基板（１）上に薄膜抵抗（６）を形成する工程と、薄膜抵抗（６）の上にバリアメタル（３８）と電極材料（３９）とを順に形成する工程と、電極材料（３９）をパターニングする工程と、バリアメタル（３８）をパターニングすることで、薄膜抵抗（６）に電気的に接続され、バリアメタル（１１）と電極材料（７）にて構成された薄膜抵抗用電極を形成すると同時に、薄膜抵抗（６）の上に、所望の膜厚のバリアメタル（３８ａ）を残して、薄膜抵抗（６）のうち、レーザートリミングが行われる予定の領域に直に接するように、レーザー光を吸収して発熱する導電性膜（１０）を形成する工程と、薄膜抵抗（６）にレーザー光を照射し、薄膜抵抗（６）と導電性膜（１０）とを発熱させて、薄膜抵抗（６）のレーザートリミングを行う工程とを有することを特徴としている。
【００１０】
請求項１の発明では、薄膜抵抗にレーザー光を照射したとき、レーザー光が照射された部位では、薄膜抵抗がレーザー光を吸収し発熱するのに加え、薄膜抵抗の上に形成されているレーザー光を吸収し発熱する導電性膜も発熱する。これにより、レーザー光を吸収し発熱する材料を有していない場合と比較して、薄膜抵抗のレーザー光による切れ易さを向上させることができる。
【００１３】
また、請求項２に記載の発明では、半導体基板（１）上に薄膜抵抗（６）を形成する工程と、薄膜抵抗（６）の上にバリアメタル（３８）と電極材料（３９）とを順に形成する工程と、電極材料（３９）をパターニングする工程と、バリアメタル（３８）をパターニングすることで、薄膜抵抗（６）に電気的に接続され、バリアメタル（１１）と電極材料（７）にて構成された薄膜抵抗用電極を形成すると同時に、薄膜抵抗（６）の上に、所望の膜厚のバリアメタル（３８ａ）を残して、薄膜抵抗（６）のうち、レーザートリミングが行われる予定の端部（６ａ）の上に、レーザー光を吸収して発熱する導電性膜（１０）を直接形成する工程と、薄膜抵抗（６）にレーザー光を照射し、薄膜抵抗（６）と導電性膜（１０）とを発熱させて、薄膜抵抗（６）のレーザートリミングを行う工程とを有することを特徴としている。
【００１４】
端部がテーパー形状になっている場合、端部は他の部位に比べ、レーザートリミングの際、切れ難くなってしまう。これに対して、請求項２の発明では、薄膜抵抗の端部の上に導電性膜を形成していることから、レーザートリミングにおいて、薄膜抵抗の端部にレーザー光が照射されたとき、薄膜抵抗の端部がレーザー光を吸収し発熱するのに加え、レーザー光を吸収し発熱する導電性膜も発熱する。これにより、レーザー光を吸収し発熱する材料を有していない半導体装置と比較して、薄膜抵抗の端部でのレーザー光による切れ易さを向上させることができる。
【００１６】
また、請求項１、２に記載の発明では、バリアメタル（３８）をパターニングして、バリアメタル（１１）と電極材料（７）にて構成された薄膜抵抗用電極を形成すると同時に、薄膜抵抗（６）の上に、所望の膜厚のバリアメタル（３８ａ）を残すことで、レーザー光を吸収して発熱する導電性膜（１０）を形成することとしている。
【００１７】
これにより、バリアメタルのパターニングとは別の工程にて、導電性膜を単に薄膜抵抗の上に形成する場合と比較して、製造工程を減少させることができる。
【００１８】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【００１９】
【発明の実施の形態】
（第１実施形態）
図１（ａ）に本発明の第１実施形態における半導体装置の平面図を示す。また、図１（ｂ）、図２にそれぞれ図１（ａ）中のＡ−Ａ’線断面図、Ｂ−Ｂ’線断面図を示す。なお、図１（ａ）では半導体基板上に形成された薄膜抵抗を上から見た図であり、薄膜抵抗の上に形成されているＴＥＯＳ膜やＰ−ＳｉＮ膜を省略している。
【００２０】
図１６、１７に示す従来の構造と大部分が同じ構造であるが、本実施形態の半導体装置は、薄膜抵抗６の上に直接形成された導電性膜１０を有している点が従来と異なっている。
【００２１】
本実施形態の半導体装置の構造を具体的に説明すると、半導体基板１の表面にて、ＬＯＣＯＳ酸化膜２の形成によって生じた表面段差深さは２００〜３００ｎｍであり、ＢＰＳＧ膜３、ＳｉＮ膜４、ＴＥＯＳ／ＳＯＧ／ＴＥＯＳ膜５の膜厚は、それぞれ、６００ｎｍ以下、１００ｎｍ以下、５４０ｎｍとなっている。
【００２２】
薄膜抵抗６はＣｒＳｉにより構成されており、膜厚は１２ｎｍである。図１（ｂ）に示すように、薄膜抵抗６の端には、バリアメタルとしてのＴｉＷ膜１１、及びＡｌ膜７により構成された薄膜抵抗用電極が形成されている。
【００２３】
そして、薄膜抵抗６の上には、Ｗ膜により構成された導電性膜１０が形成されており、この膜厚は０．１ｎｍである。この導電性膜１０は図１（ａ）に示すように、薄膜抵抗用電極を除く薄膜抵抗６の表面全体に形成されている。
【００２４】
導電性膜１０の上には膜厚が０．３μｍであるＴＥＯＳ膜８と、膜厚が１．６μｍである保護膜としてのＰ−ＳｉＮ膜９とが形成されている。ＴＥＯＳ膜８とＰ−ＳｉＮ膜９との間には、Ａｌ膜により構成された金属配線１２が形成されており、ＴＥＯＳ膜８に形成されたビアホールを介して金属配線１２と薄膜抵抗用電極７とが電気的に接続されている。なお、図１（ａ）では、この金属配線１２と薄膜抵抗用電極７と１２ａの接続部（ビア）１２ａを×印にて示している。
【００２５】
このように構成されている半導体装置に対して、レーザートリミングを行うと、薄膜抵抗６のうち、レーザー光が照射された部位では、薄膜抵抗６がレーザー光を吸収し発熱するのに加え、薄膜抵抗６の上に形成されている導電性膜１０も発熱する。したがって、導電性膜１０が形成されていない構造よりも、薄膜抵抗６に加えられる熱が多くなるため、薄膜抵抗６のレーザー光による切れ易さを向上させることができる。
【００２６】
特開平１０−２２４５２号公報に示されるように、異なる膜厚のＢＰＳＧ膜３を有する半導体装置においては、同一の薄膜抵抗に対して、レーザートリミングが行えるレーザー出力の大きさに、大きなばらつきが発生する。これは、レーザー光のうち、薄膜抵抗に直接照射する入射光と、半導体基板１の表面にて反射して薄膜抵抗に到達する反射光とが干渉し、ＢＰＳＧ膜３が特定の膜厚のとき、薄膜抵抗６の存在する位置において、その干渉光が弱くなってしまい、薄膜抵抗６の発熱量が少なくなるためであると推測される。
【００２７】
したがって、レーザートリミングが行われる薄膜抵抗を有する半導体装置において、ＢＰＳＧ膜３の膜厚のばらつきが大きいとき、薄膜抵抗のレーザー光による切れ易さがばらついてしまう。すなわち、薄膜抵抗の加工安定性が低下してしまう。
【００２８】
これに対して、本実施形態によれば、ＢＰＳＧ膜３の膜厚ばらつきが生じていても、レーザートリミングのとき、導電性膜１０がレーザー光を吸収し、発熱することで、薄膜抵抗６に熱を加えることができる。これにより、ＢＰＳＧ膜３の膜厚ばらつきが大きくても、薄膜抵抗の加工安定性が低下するのを抑制することができる。
【００２９】
なお、特開平１０−２１４５２号公報に示す技術は、半導体基板とその上の絶縁膜との界面にて、基板表面に対して斜めとなる領域を形成することで、この領域で反射するレーザー光を薄膜抵抗に入射するレーザー光と複雑に干渉させるものである。これにより、薄膜抵抗の下側のＢＰＳＧ膜の膜厚にばらつきが大きくなっても、薄膜抵抗のレーザー光による切れ易さのばらつきを抑制する。
【００３０】
本発明者らが薄膜抵抗の切れ易さについて、より検討したところ、ＢＰＳＧ膜３と薄膜抵抗６との間のＴＥＯＳ／ＳＯＧ／ＴＥＯＳ膜５の膜厚のばらつきが大きいときにも、薄膜抵抗６の切れ易さにばらつきが生じることがわかった。しかしながら、先の公報の技術では、このＴＥＯＳ／ＳＯＧ／ＴＥＯＳ膜５の膜厚ばらつきによる薄膜抵抗の切れ易さのばらつきを抑制する効果が小さいことがわかった。
【００３１】
これに対して、本実施形態によれば、ＴＥＯＳ／ＳＯＧ／ＴＥＯＳ膜５の膜厚ばらつきが大きくなっても、薄膜抵抗６のレーザー光による切れ易さのばらつきを抑制することができる。
【００３２】
また、レーザートリミングでは、通常、薄膜抵抗６の端部６ａから電流方向と垂直な方向にて、薄膜抵抗６を切断する。図に示されるように、薄膜抵抗６の端部６ａがテーパー形状であると、端部６ａは他の部位よりも切れ難くなる。
【００３３】
これに対して、本実施形態によれば、薄膜抵抗６の端部６ａがテーパー形状となっていても、レーザートリミングのとき、導電性膜１０がレーザー光を吸収し、発熱することで、この熱を薄膜抵抗６の端部６ａに加えることができる。これにより、薄膜抵抗６の端部６ａでのレーザー光による切れ易さを向上させることができる。
【００３４】
次にこのように構成された半導体装置の製造方法を説明する。図３〜１３に製造工程を示す。これらの図は、図１（ａ）中のＡ−Ａ’線方向での断面図である。なお、ここでは、半導体装置の一例としてＭＯＳＦＥＴと薄膜抵抗とを有する集積回路について説明するが、ＭＯＳＦＥＴに限らず、薄膜抵抗を有する他の半導体装置においても適用することができる。
【００３５】
〔図３に示す工程〕
高不純物濃度のｐ型基板１ａ上にシリコン酸化膜１ｂを介して高不純物濃度のｎ型層１ｃ及び低不純物濃度のｎ型層１ｄが積層されたＳＯＩ構造のシリコン基板１を用意する。
【００３６】
そして、各素子の境界部分にシリコン酸化膜１ｂまで達するトレンチを形成したのち、トレンチの側壁にシリコン酸化膜２１ａを形成すると共に、シリコン酸化膜２１ａの間を他結晶シリコン層２１ｂで埋めて素子分離を行う。
【００３７】
次に、選択的にイオン注入を行い、ＭＯＳＦＥＴ形成領域２２におけるｎ型層１ｄの表層部にｐ型ウェル層２３を形成する。そして、ＬＯＣＯＳ酸化によりトレンチ上にＬＯＣＯＳ酸化膜２を形成する。このとき、薄膜抵抗６の形成領域２４においては、薄膜抵抗６（図１、２参照）のレーザートリミングの加工性を向上させる構造として、ＬＯＣＯＳ酸化膜２が凹凸形状となるようにしている。
【００３８】
さらに、ｐ型ウェル層２３上にゲート酸化膜２６を形成したのち、ポリシリコンを堆積する。そして、ポリシリコンをパターニングしてゲート電極２８を形成する。この後、ゲート電極２８をマスクとしてイオン注入を行い熱処理を行うことでソース領域２５ａ、ドレイン領域２５ｂを形成する。
【００３９】
その後、シリコン基板１の表面全面に層間絶縁膜となるＢＰＳＧ膜３をＣＶＤ法等により形成し、リフロー処理を行う。
【００４０】
〔図４に示す工程〕
ＢＰＳＧ膜３にコンタクトホール３ａを形成したのち、９００〜９５０℃程度のリフロー処理を施し、コンタクトホール３ａのエッジ部がなだらかになるようにする。
【００４１】
〔図５に示す工程〕
バリアメタルとしてのＴｉＮ膜３０を１００ｎｍ程度の膜厚で形成する。そして、スパッタによりＡｌＳｉＣｕ膜を０．４５μｍ程度の膜厚で成膜したのち、ＴｉＮ膜３０及びＡｌＳｉＣｕ膜をＥＣＲ（Electoron cyclotron resonance）ドライエッチングにてパターニングする。これにより、１ｓｔＡｌ膜３１、配線パターン３２ａ、３２ｂを形成する。
【００４２】
〔図６に示す工程〕
まず、Ｐ−ＳｉＮ膜４を形成した後、ＣＶＤ法によりＴＥＯＳ膜３４を形成する。さらに、ＳＯＧを塗布した後、ベーク及びエッチバック処理にてＳＯＧ３５でシリコン基板１の表面の凹凸部分を埋め、平坦化する。また、ＣＶＤ法によりＴＥＯＳ膜３６を成膜する。これにより、ＴＥＯＳ／ＳＯＧ／ＴＥＯＳ膜５を形成する。
【００４３】
〔図７に示す工程〕
そして、スパッタによりＣｒＳｉ膜を１２ｎｍ程度の膜厚で成膜したのち、ＣｒＳｉ膜をパターニングして薄膜抵抗６を形成する。
【００４４】
さらに、薄膜抵抗６上を含むシリコン基板１の上面全面にＴｉＷ膜からなるバリアメタル３８を１０００Å程度の膜厚で成膜する。
【００４５】
〔図８に示す工程〕
薄膜抵抗体用の電極となるＡｌ膜３９を２０００Å程度の膜厚で成膜する。そして、フォトリソグラフィ工程を実施するために、フォトレジスト４５をパターニングして薄膜抵抗６の両端上に残す。
【００４６】
〔図９に示す工程〕
フォトレジスト４５をマスクとしてウェットエッチングを行い、Ａｌ薄膜層３９をパターニングし、Ａｌ膜７を形成する。
【００４７】
〔図１０に示す工程〕
フォトレジスト４５及びパターニングされたＡｌ膜７をマスクとしてウェットエッチングを行いバリアメタル３８をパターニングする。このウェットエッチングには、Ｈ₂Ｏ₂／ＮＨ₄ＯＨ／Ｈ₂Ｏ系溶液をエッチング液として使用している。これにより、ＴｉＷ膜１１を形成する。このようにして、ＴｉＷ膜１１及びＡｌ膜７により構成された薄膜抵抗用電極を薄膜抵抗６の両端に形成する。
【００４８】
このとき、ＴｉＷは錯イオンとなって溶解するが、ＷよりＴｉの溶解反応の方が活性であると考えられ、その結果、薄膜抵抗６及びＴＥＯＳ／ＳＯＧ／ＴＥＯＳ膜５の上にＴｉを含まないＷ膜がＴｉＷのエッチング残りである残さ３８ａとして最終的に残る。
【００４９】
次に、図示しないが、薄膜抵抗６の上に位置する残さ３８ａを導電性膜１０として利用するために、この領域上にフォトレジストを形成する。そして、酸素プラズマ処理にて、薄膜抵抗６の上以外に位置する残さ３８ａを充分に酸化し、酸化物を形成する。
【００５０】
〔図１１に示す工程〕
そして、先の工程にて形成したフォトレジスト及びフォトレジスト４５と共に酸化させた残さ３８ａを有機系アミン等のレジスト剥離液で除去する。このとき、酸化させた残さ３８ａは、レジスト剥離液に溶解し、フォトレジストと共に完全に除去される。これは、タングステン残さ３８ａが酸化されることにより、ＯＨ^-基との親和性ができ、アルカリ性溶液に溶解しやすくなるため、除去できるようになるのである。
【００５１】
〔図１２に示す工程〕
シリコン基板１の表面全面をＴＥＯＳ膜８で覆う。
【００５２】
〔図１３に示す工程〕
ＴＥＯＳ膜８にビアホール８ａを形成したのち、このビアホール８ａを介して２ｎｄＡｌ膜（金属配線）１２をパターニングする。さらに、金属配線１２を含むシリコン基板１の上面全面を保護膜としてのＰ−ＳｉＮ膜９で覆ったのち、リフロー処理を施す。
【００５３】
その後、薄膜抵抗６に対してレーザートリミングを行う。このとき、薄膜抵抗６及び導電性膜１０のうち、レーザー光が照射された部位にて、レーザー光を吸収させ発熱させ、薄膜抵抗６を溶断する。これらの工程を経て、ＭＯＳＦＥＴの集積回路が完成する。
【００５４】
本実施形態では、このように、バリアメタル（ＴｉＷ）３８をウェットエッチングしたときに発生する残さ３８ａを導電性膜１０として用いるようにしている。これにより、薄膜抵抗６の上に、膜厚が均一な導電性膜１０を形成することができる。
【００５５】
また、ＴｉＷ膜３８をパターニングして、薄膜抵抗用電極を構成するＴｉＷ膜１１を形成すると同時に導電性膜１０を形成することから、ＴｉＷ膜３８をパターニングする工程とは別の工程にて、導電性膜１０を薄膜抵抗６の上に単に形成する場合と比較して、製造工程を減少させることができる。
【００５６】
なお、この残さ３８ａを導電性膜１０として用いた場合では、この導電性膜１０の抵抗値は１０Ω程度である。薄膜抵抗６のシート抵抗は５００Ω程度であり、この導電性膜１０の抵抗値は薄膜抵抗６の誤差程度であることから、この導電性膜１０による薄膜抵抗の抵抗値への影響は小さい。また、抵抗温度係数は１０ｐｐｍ程度であり、ＴＣＲへの影響も小さい。
【００５７】
なお、本実施形態では、バリアメタルとして、ＴｉＷ膜を用いる場合を例として説明したが、Ｗ（タングステン）を含むものであれば他の合金を用いることもできる。また、Ｃを主成分とするポリマー材料も用いることができる。
【００５８】
（第２実施形態）
図１４に本実施形態の第１の例としての半導体装置の平面図を示す。また、図１５に本実施形態の第２の例としての半導体装置の平面図を示す。これらの図は薄膜抵抗６を半導体基板１の上から見たときの図であり、図１（ａ）に示す構造を一部変更したものである。
【００５９】
図１４に示すように、両端に薄膜抵抗用電極７を有する薄膜抵抗６のうち、導電性膜１０を薄膜抵抗６の端部６ａを覆うように、端部６ａの上にのみ形成することもできる。上述したように、薄膜抵抗６の端部６ａがテーパー形状となっているとき、この端部６ａは切れ難くなる。したがって、テーパー形状となっている端部６ａの上にこれと直に接して導電性膜１０が形成された構成とすることで、薄膜抵抗６のうち、端部６ａ以外の領域でのレーザー光による切れ易さはそのままで、端部６ａでのレーザー光による切れ易さを向上させることができる。
【００６０】
このようにレーザー光による切れ易さを向上させたい部位に導電性膜１０を配置させることもできる。
【００６１】
また、図１５に示すように、レーザートリミングを行う領域にのみ、導電性膜１０を配置させた構造とすることもできる。レーザー光による切断部５１を少なくとも含む領域に導電性膜１０を配置することで、レーザートリミングのとき、導電性膜１０を発熱させることができる。このようにしても、薄膜抵抗６のレーザー光による切れ易さを向上させることができる。
【００６２】
なお、本実施形態に示す構造とするためには、第１実施形態における図１０に示す工程にて、薄膜抵抗６の上に、残さ３８ａを残すために形成するフォトレジストのパターンを変更すれば良い。
【図面の簡単な説明】
【図１】本発明の第１実施形態における薄膜抵抗を備える半導体装置を示す図であり、（ａ）は薄膜抵抗を上から見たときの図であり、（ｂ）は（ａ）中のＡ−Ａ’線断面図である。
【図２】図１（ａ）中のＢ−Ｂ’線断面図である。
【図３】本発明の第１実施形態における薄膜抵抗を備える半導体装置の製造工程を説明するための図であり、図１（ａ）中のＡ−Ａ’線方向での断面図である。
【図４】図３に続く製造工程を説明するための図である。
【図５】図４に続く製造工程を説明するための図である。
【図６】図５に続く製造工程を説明するための図である。
【図７】図６に続く製造工程を説明するための図である。
【図８】図７に続く製造工程を説明するための図である。
【図９】図８に続く製造工程を説明するための図である。
【図１０】図９に続く製造工程を説明するための図である。
【図１１】図１０に続く製造工程を説明するための図である。
【図１２】図１１に続く製造工程を説明するための図である。
【図１３】図１２に続く製造工程を説明するための図である。
【図１４】本発明の第２実施形態における第１例としての半導体装置の平面図である。
【図１５】本発明の第２実施形態における第２例としての半導体装置の平面図である。
【図１６】従来における半導体装置の平面図である。
【図１７】図１６中のＣ−Ｃ’線断面図である。
【図１８】図１７と同様の断面図であり、薄膜抵抗の構造を模式的に示した図である。
【符号の説明】
１…半導体基板、２…ＬＯＣＯＳ酸化膜、３…ＢＰＳＧ膜、４…ＳｉＮ膜、
５…ＴＥＯＳ／ＳＯＧ／ＴＥＯＳ膜、６…薄膜抵抗、７…Ａｌ膜、
８…ＴＥＯＳ膜、９…Ｐ−ＳｉＮ膜、１０…導電性膜、１１…ＴｉＷ膜、
１２…金属配線。

Claims

レーザートリミングが行われる薄膜抵抗（６）を有する半導体装置の製造方法において、
半導体基板（１）上に薄膜抵抗（６）を形成する工程と、
前記薄膜抵抗（６）の上にバリアメタル（３８）と電極材料（３９）とを順に形成する工程と、
前記電極材料（３９）をパターニングする工程と、
前記バリアメタル（３８）をパターニングすることで、前記薄膜抵抗（６）に電気的に接続され、前記バリアメタル（１１）と電極材料（７）にて構成された薄膜抵抗用電極を形成すると同時に、前記薄膜抵抗（６）の上に、所望の膜厚のバリアメタル（３８ａ）を残して、前記薄膜抵抗（６）のうち、レーザートリミングが行われる予定の領域に直に接するように、レーザー光を吸収して発熱する導電性膜（１０）を形成する工程と、
前記薄膜抵抗（６）にレーザー光を照射し、前記薄膜抵抗（６）と前記導電性膜（１０）とを発熱させて、前記薄膜抵抗（６）のレーザートリミングを行う工程とを有することを特徴とする半導体装置の製造方法。
レーザートリミングが行われる薄膜抵抗（６）を有する半導体装置の製造方法において、
半導体基板（１）上に薄膜抵抗（６）を形成する工程と、
前記薄膜抵抗（６）の上にバリアメタル（３８）と電極材料（３９）とを順に形成する工程と、
前記電極材料（３９）をパターニングする工程と、
前記バリアメタル（３８）をパターニングすることで、前記薄膜抵抗（６）に電気的に接続され、前記バリアメタル（１１）と電極材料（７）にて構成された薄膜抵抗用電極を形成すると同時に、前記薄膜抵抗（６）の上に、所望の膜厚のバリアメタル（３８ａ）を残して、前記薄膜抵抗（６）のうち、レーザートリミングが行われる予定の端部（６ａ）に直に接するように、レーザー光を吸収して発熱する導電性膜（１０）を形成する工程と、
前記薄膜抵抗（６）にレーザー光を照射し、前記端部（６ａ）では、前記薄膜抵抗（６）と前記導電性膜（１０）とを発熱させて、前記薄膜抵抗（６）のレーザートリミングを行う工程とを有することを特徴とする半導体装置の製造方法。