JP3966135B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3966135B2 JP3966135B2 JP2002272714A JP2002272714A JP3966135B2 JP 3966135 B2 JP3966135 B2 JP 3966135B2 JP 2002272714 A JP2002272714 A JP 2002272714A JP 2002272714 A JP2002272714 A JP 2002272714A JP 3966135 B2 JP3966135 B2 JP 3966135B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- film resistor
- resistor
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、レーザーにてトリミングを行う薄膜抵抗を有する半導体装置及びその製造方法に関するものである。
【0002】
【従来の技術】
従来、半導体製造技術の1つとして、レーザートリミング方法がある。図15に薄膜抵抗にて電流が流れる方向と垂直な方向で切断したときの半導体装置の断面図を示す。図15に示すように、半導体基板1上にBPSG膜2やTEOS(Tetra Ethyl OrthoSilicate)/SOG(Spin On Glass)/TEOS膜3等の絶縁膜を介して、CrSi等の薄膜抵抗4を形成する。その後、この薄膜抵抗4の上にTEOS膜5、P−SiN膜6等の絶縁膜を形成する。レーザートリミングは、このように形成されたデバイスの最終プロセスにて、レーザー光を照射することで、薄膜抵抗4の一部を溶断し、抵抗値を所望の値に調整するものである。
【0003】
【発明が解決しようとする課題】
図15に示すように、加工上の影響により、薄膜抵抗4の端部4aがテーパー形状、すなわち、薄膜抵抗4の断面形状が上底の辺が下底の辺よりも短い略台形形状となっていると、この端部4aでは、他の部位に比べ切れ難くなることがわかった(特願2002−96146号参照)。薄膜抵抗4は、レーザー光が照射された部位が発熱し、その熱により切断される。しかしながら、テーパー形状となっている端部4aでは、薄膜抵抗4の膜厚が薄いことから、レーザー光の吸収率が低下し、発熱量が低下する。このため、薄膜抵抗4の端部4aは、他の部位に比べ切れ難くなると推測される。
【0004】
本発明は上記点に鑑みて、薄膜抵抗の端部にて、レーザー光による切れ易さを向上させることができる半導体装置及びその製造方法を提供することを目的とする。
【0005】
【課題を解決するための手段】
上記目的を達成するため、請求項1に記載の発明では、一領域(1a)の表面がその周囲の領域(1b)の表面よりも突出して、一領域(1a)の表面とその周囲の領域(1b)の表面との間に段差(1c)が設けられた半導体基板(1)と、半導体基板(1)の一領域(1a)上およびその周囲の領域(1b)上に至って形成された第1の絶縁膜(2、3)と、第1の絶縁膜(2、3)上であって、一領域(1a)の真上に形成され、レーザートリミングが行われる薄膜抵抗(4)と、薄膜抵抗(4)の上から第1の絶縁膜(2、3)の上に至って形成された第2の絶縁膜(5、6)とを備えており、第2の絶縁膜(5、6)は、薄膜抵抗(4)の周りの領域(5a、6a)にて、前記段差(1c)および薄膜抵抗(4)によって形成された半導体基板(1)の厚さ方向に対して斜めである表面(5b、6b)を有しており、斜めの表面(5b、6b)は、薄膜抵抗(4)にレーザー光を照射したときに該斜めの面(5b、6b)に照射されたレーザー光が薄膜抵抗(4)の端部(4a)に集中するように、面の角度が設定されていること特徴としている。
【0006】
また、請求項2に記載の発明では、半導体基板(1)の上に第1の絶縁膜(2、3)を形成する工程の前に、半導体基板(1)のうち、薄膜抵抗(4)を形成したときに薄膜抵抗(4)の下側に位置する予定の領域(1a)の周りに溝を形成することで、半導体基板(1)のうち、薄膜抵抗(4)の下側に位置する予定の領域(1a)の表面と、該領域の周囲の領域(1b)の表面との間に段差(1c)を設ける工程を有している。また、第2の絶縁膜(5、6)を形成する工程では、その段差(1c)および薄膜抵抗(4)によって、薄膜抵抗(4)の周りに位置する領域(5a、6a)にて、表面(5b、6b)が半導体基板(1)の厚さ方向に対して斜めとなり、かつ、その斜めとなる表面(5b、6b)の角度が、薄膜抵抗(4)にレーザー光を照射したとき、その斜めとなる表面(5b、6b)に照射されたレーザー光が薄膜抵抗(4)の端部に集中する角度となるように、第2の絶縁膜(5、6)を形成することを特徴としている。
【0007】
請求項1、2の発明により、半導体基板の表面を上から見たときの薄膜抵抗の周りに照射されるレーザー光を薄膜抵抗の端部に集中して照射させることができる。このことから、薄膜抵抗にレーザー光を照射したとき、薄膜抵抗の真上からのレーザー光に加え、薄膜抵抗の周りに照射されるレーザー光も薄膜抵抗に集中するので、従来の半導体装置と比較して、薄膜抵抗の端部でのレーザー光の吸収量を増加させ、発熱量を増加させることができる。この結果、薄膜抵抗の端部における切れ易さを従来よりも向上させることができる。
【0014】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【0015】
【発明の実施の形態】
(第1実施形態)
図1に半導体基板の上に形成されている薄膜抵抗の平面図を示す。なお、この図では薄膜抵抗の上に形成されているTEOS膜、P−SiN膜を省略している。また、図2に図1中のA−A’線断面図を示す。
【0016】
シリコンにより構成された半導体基板1の上に絶縁膜を介してCrSi膜により構成された薄膜抵抗4が形成されており、さらにその上に絶縁膜が形成されている。本実施形態では、図2に示すように、薄膜抵抗4の下側の絶縁膜は、BPSG膜2、TEOS/SOG/TEOS膜3にて構成されている。また、薄膜抵抗4の上側の絶縁膜は、TEOS膜5、P−SiN膜6により構成されており、薄膜抵抗4からTEOS/SOG/TEOS膜3の上に至って、TEOS膜5と、P−SiN膜6とが順に形成された構成となっている。なお、BPSG膜2及びTEOS/SOG/TEOS膜3が特許請求の範囲に記載の第1の絶縁膜に相当し、TEOS膜5及びP−SiN膜6が同様に第2の絶縁膜に相当する。
【0017】
本実施形態では、それぞれの膜の膜厚は、BPSG膜2が600nm以下、TEOS/SOG/TEOS膜3のうち、薄膜抵抗4の下側の厚い部分3aが540nm、薄膜抵抗4が12nm、TEOS膜5が0.3μm、P−SiN膜6が1.6μmとなっている。
【0018】
薄膜抵抗4の両端には、図1に示すように、薄膜抵抗用の電極としてのAl膜7が備えられている。なお、薄膜抵抗4は、両端のAl膜7の間に電流が流れ、図2はこの電流が流れる方向に対して、垂直な方向での断面を示している。
【0019】
本実施形態では、TEOS/SOG/TEOS膜3に、薄膜抵抗4の端部4aを境にして、表面に段差3cを設けている。これは、TEOS/SOG/TEOS膜3において、薄膜抵抗4の両側における膜厚を薄くすることで、薄膜抵抗4の下側の部分3aと、薄膜抵抗4の周りに位置する部分3bとの間に設けているものである。本実施形態では、この段差3cの高さは、例えば50〜60nmとしている。
【0020】
なお、ここで言う薄膜抵抗4の端部4aとは、図2に示すように、電流が流れる方向に対して垂直な方向で切断したときの断面における薄膜抵抗4の端であり、すなわち、薄膜抵抗4の端のうち、Al膜7にて覆われていない部分である。レーザートリミングの際、この端部4aにレーザー光が照射される。
【0021】
また、TEOS膜5及びP−SiN膜6は、薄膜抵抗の真上に位置する部分を除く領域、すなわち、薄膜抵抗4の周りにて、表面5b、6bが斜めになっている領域5a、6aを有している。この領域5a、6aは、図15に示すように、従来の構造においても、薄膜抵抗4の形状によって、TEOS膜5及びP−SiN膜6の表面が、半導体基板1の表面に対して斜めとなる領域である。
【0022】
本実施形態では、この領域5a、6aでの表面5b、6bを、以下にて説明するように、薄膜抵抗4にレーザー光を照射したとき、この表面に照射されたレーザー光が薄膜抵抗4の端部4aに到達するように面の角度を設定している。
【0023】
図3に図2中における薄膜抵抗4の近傍の点線領域の拡大図を示す。斜めの領域5a、6aに照射されたレーザー光を薄膜抵抗4の端部に到達させるためには、図3に示すように、レーザー光がP−SiN膜6に照射されたときの入射角(入射光とP−SiN膜6の表面の法線とのなす角)θ、P−SiN膜6での屈折角(P−SiN膜6中を進む光の方向とP−SiN膜6の表面の法線とのなす角)θ1、TEOS膜5での屈折角(TEOS膜5中を進む光の方向と、P−SiN膜6とTEOS膜5との界面に対する法線とのなす角)θ2を制御すれば良い。
【0024】
ここで、入射角θと屈折角θ1、屈折角θ1と屈折角θ2の関係を数1、2に示す。
【0025】
【数1】
sinθ1=(1/nP-SiN)sinθ
【0026】
【数2】
sinθ2=(nP-SiN/nTEOS)sinθ1
nP-SiN、nTEOSはそれぞれ、P−SiN膜6、TEOS膜5の屈折率であり、空気中の屈折率は1である。nP-SiN、nTEOSは特性値であり、それぞれの膜5、6での屈折率を制御するのは難しいため、本実施形態では、TEOS/SOG/TEOS膜3の段差3c、TEOS膜5の膜厚、P−SiN膜6の膜厚を適切に調整することで、入射角θ、屈折角θ1、θ2を制御している。
【0027】
なお、TEOS膜5の膜厚、及びP−SiN膜6の膜厚も調整するのは、これらの膜厚が変わると表面の傾斜度が変わってしまうからである。また、本実施形態にて示しているTEOS/SOG/TEOS膜3の段差3a、TEOS膜5の膜厚、P−SiN膜6の膜厚は、一例であり、他の大きさに設定することも可能である。
【0028】
本実施形態では、TEOS/SOG/TEOS膜3のうち、薄膜抵抗4の下側に位置する部分3aの表面と、その部分3aの周りに位置する部分3bの表面との間に段差3cを設けている。この段差3c、TEOS膜5及びP−SiN膜6の膜厚の大きさを制御することで、上述したように、TEOS膜5及びP−SiN膜6の斜めの領域5a、6aにレーザー光が照射されたとき、このレーザー光が薄膜抵抗4の端部4aに到達するように、領域5a、6aの表面5b、6bの角度を調整している。
【0029】
また、本実施形態では、図2に示すように、斜めの領域5a、6aでの表面5b、6bは、湾曲しており、外側に対して凸形状となっている。このため、この表面はレンズのような役割を有し、この表面に照射されたレーザー光を薄膜抵抗4の端部に集中させることができる。
【0030】
これにより、半導体基板1の表面を上から見たとき、従来では、薄膜抵抗4の周りに照射されるレーザー光を薄膜抵抗4の端部4aに照射させることができる。このことから、薄膜抵抗4にレーザー光を照射したとき、薄膜抵抗4の真上からのレーザー光に加え、薄膜抵抗4の周りに照射されるレーザー光も薄膜抵抗4の端部4aに到達する。
【0031】
さらに、本実施形態では、斜めの領域5a、6aでの表面5b、6bが凸形状となっていることから、この表面に照射されたレーザー光を薄膜抵抗4の端部に集中させることができる。
【0032】
これらのことから、従来の半導体装置と比較して、薄膜抵抗4の端部4aでのレーザー光の吸収量を増加させ、発熱量を増加させることができる。この結果、薄膜抵抗4の端部4aにおける切れ易さを従来よりも向上させることができる。
【0033】
次に、このように構成される半導体装置の製造方法を説明する。図4〜14に製造工程を示す。なお、ここでは、半導体装置の一例としてMOSFETと薄膜抵抗とを有する集積回路について説明するが、MOSFETに限らず、薄膜抵抗4を有する他の半導体装置においても適用することができる。また、これらの図は、図1中のB−B’線断面を含む断面図である。
【0034】
〔図4に示す工程〕
高不純物濃度のp型基板21a上にシリコン酸化膜21bを介して高不純物濃度のn型層21c及び低不純物濃度のn型層21dが積層されたSOI構造のシリコン基板1を用意する。
【0035】
そして、各素子の境界部分にシリコン酸化膜21bまで達するトレンチを形成したのち、トレンチの側壁にシリコン酸化膜22aを形成すると共に、シリコン酸化膜22aの間を多結晶シリコン層22bで埋めて素子分離を行う。
【0036】
次に、選択的にイオン注入を行い、MOSFET形成領域23におけるn型層21dの表層部にp型ウェル層23aを形成する。そして、LOCOS酸化によりトレンチ上にLOCOS酸化膜27を形成する。このとき、薄膜抵抗体の形成予定領域24においては、薄膜抵抗体全体のレーザートリミングの加工性を向上させる構造として、LOCOS膜27が凹凸形状となるようにしている。
【0037】
さらに、p型ウェル層23a上にゲート酸化膜26を形成したのち、ポリシリコンを堆積する。そして、ポリシリコンをパターニングしてゲート電極28を形成する。この後、ゲート電極28をマスクとしてイオン注入を行い熱処理を行うことでソース領域25a、ドレイン領域25bを形成する。
【0038】
その後、シリコン基板21の表面全面に層間絶縁膜となるBPSG膜2をCVD法等により形成し、リフロー処理を行う。
【0039】
〔図5に示す工程〕
BPSG膜2にコンタクトホール2aを形成したのち、900〜950℃程度のリフロー処理を施し、コンタクトホール2aのエッジ部がなだらかになるようにする。
【0040】
〔図6に示す工程〕
バリアメタルとしてのTiN膜30を100nm程度の膜厚で形成する。そして、スパッタによりAlSiCu膜を0.45μm程度の膜厚で成膜したのち、TiN膜30及びAlSiCu膜をECR(Electoron cyclotron resonance)ドライエッチングにてパターニングする。これにより、1stAl膜31、配線パターン32a、bを形成する。
【0041】
〔図7に示す工程〕
半導体基板1の上にCVD法によりTEOS膜34を0.2μm程度の厚さで形成する。さらに、SOGを塗布したのち、ベーク及びエッチバック処理にてSOG35でシリコン基板1の表面の凹凸部分を埋め、平坦化する。また、CVD法によりTEOS膜36を0.3μm程度の膜厚で成膜する。これにより、TEOS/SOG/TEOS膜3を形成する。
【0042】
〔図8に示す工程〕
そして、スパッタによりCrSi膜を成膜したのち、CrSi膜をパターニングして薄膜抵抗4を形成する。このとき、従来では、CrSi膜の上にマスクを形成し、CrSi膜をパターニングするために、CrSi膜のみがエッチングされるようにエッチング時間を調整していた。
【0043】
これに対して、本実施形態では、エッチング時間を従来よりも長くすることで、CrSi膜だけでなくTEOS/SOG/TEOS膜3の表層の一部分をエッチングする。このようにして、TEOS/SOG/TEOS膜3のうち、薄膜抵抗4の下側に位置する部分3aの膜厚はそのままで、薄膜抵抗4の周りに位置する部分3bの膜厚を50〜60nm程薄くする。これにより、図2に示すように、TEOS/SOG/TEOS膜3に段差3cを形成する。
【0044】
さらに、薄膜抵抗4上を含むシリコン基板21の上面全面にTiW膜からなるバリアメタル38を成膜する。
【0045】
〔図9に示す工程〕
バリアメタル38の上に薄膜抵抗用の電極となるAl膜39を成膜する。そして、フォトリソグラフィ工程を実施するために、フォトレジスト45をパターニングして薄膜抵抗4の両端上に残す。
【0046】
〔図10に示す工程〕
フォトレジスト45をマスクとしてウェットエッチングを行い、Al薄膜層39、バリアメタル38をパターニングする。そして、フォトレジスト45を除去する。これにより、バリアメタル38とAl膜7により構成された薄膜抵抗用電極を形成する。
【0047】
〔図11に示す工程〕
シリコン基板1の表面全面をTEOS膜5で覆う。これにより、TEOS膜5を薄膜抵抗4の上から薄膜抵抗4が上に形成されていないTEOS/SOG/TEOS膜3の上に至って形成する。このとき、TEOS/SOG/TEOS膜3の段差3c及び薄膜抵抗4の膜厚によって生じている段差を利用して、表面に凹凸が生じるようにTEOS膜5を形成する。これにより、TEOS膜5は、薄膜抵抗4の周りの領域5aにて、表面5bが半導体基板1の表面に対して斜めとなる。
【0048】
〔図12に示す工程〕
TEOS膜5にビアホール5aを形成したのち、このビアホール5aを介して2ndAl膜としてのAlSi膜(配線パターン)41をパターニングする。
【0049】
さらに、AlSi膜41を含むシリコン基板1の上面全面を保護膜としてのP−SiN膜6で覆ったのち、リフロー処理を施す。このとき、P−SiN膜6も半導体基板1の上に生じている凹凸を利用して、表面に凹凸を有するようにP−SiN膜6を形成する。これにより、P−SiN膜6においても、薄膜抵抗4の周りの領域6aにて、表面6bが半導体基板1の表面に対して斜めとなる。
【0050】
以上の様に形成された半導体装置に対して、薄膜抵抗4のレーザートリミングを行い抵抗値を調整する。これらの工程を経ることで、MOSFETの集積回路が完成する。
【0051】
本実施形態では、図8に示す工程にて、CrSi膜のオーバーエッチングにより、TEOS/SOG/TEOS膜3に段差3cを形成している。このオーバーエッチングによるTEOS/SOG/TEOS膜3の目減り量、すなわち、段差3cの大きさと、薄膜抵抗4の上に形成するTEOS膜5及びP−SiN膜6の膜厚とを制御することで、TEOS膜5及びP−SiN膜6の薄膜抵抗4の周りにおける斜めの領域5a、6aでの表面の角度を調整している。これにより、レーザー光を薄膜抵抗4に向けて照射したとき、P−SiN膜6のうち、この斜めの領域6aに照射されたレーザー光を薄膜抵抗4の端部4aに到達させることができる。
【0052】
(第2実施形態)
第1実施形態では、TEOS/SOG/TEOS膜3に形成した段差3cにより、TEOS膜5及びP−SiN膜6のうち、表面が半導体基板1の表面に対して斜めとなる領域5a、6aにおいて、その表面に照射されたレーザー光が薄膜抵抗4の端部4aに到達するように、表面の角度を調整する場合を説明したが、本実施形態のように行うこともできる。
【0053】
図13に本実施形態における半導体装置の断面図を示す。この図は、図2と同様に、図1中のA−A’線断面である。なお、図2と同じ部分には、同一の符号を付しているので、図2と同じ部分については説明を省略する。
【0054】
図13に示すように、半導体基板1のうち、薄膜抵抗4の下側に位置する領域1aの表面と、薄膜抵抗4の周りに位置する領域1bの表面との間に段差1cが形成されている。本実施形態では、この段差1cの高さは例えば50〜60nmとなっている。
【0055】
本実施形態では、この段差1cの大きさと、TEOS膜5及びP−SiN膜6の膜厚を制御することで、TEOS膜5及びP−SiN膜6の領域5a、6aでの表面の角度を調整している。これによっても、第1実施形態と同様の効果を有する。
【0056】
この場合における製造方法は、第1実施形態での図4に示す工程に対して、次のように変更する。半導体基板1の表面にLOCOS酸化膜を形成するとき、薄膜抵抗4の下側に位置する予定の領域には、LOCOS酸化膜を形成しない。半導体基板1の表面にLOCOS酸化膜を形成した後、薄膜抵抗4が形成されたとき、薄膜抵抗4の下側に位置する領域にマスクを形成し、この領域の周りの領域に深さが50〜60nmの溝を形成する。その後、BPSG膜2、TEOS/SOG/TEOS膜3、及び薄膜抵抗4を形成する。そして、所定厚さのTEOS膜5及びP−SiN膜6を薄膜抵抗4の上に形成する。このようにして、図13に示す半導体装置を形成する。
【0057】
(第3実施形態)
図14に本実施形態における半導体装置の断面図を示す。この図は、図2と薄膜抵抗4の図1中のA−A’線断面である。図2と同一の部分については、図2と同一の符号を付しているので、図2と同一の部分については、説明を省略する。 本実施形態では、半導体基板1の上であって、薄膜抵抗4の下側の絶縁膜は、BPSG膜2、SiN膜51、TEOS/SOG/TEOS膜3により構成されている。このSiN膜51の膜厚は100nm以下である。そして、半導体基板1の表面には、LOCOS酸化膜27が形成されており、これにより、半導体基板1の表面52が斜めとなっている。この斜めとなっている領域のうち、薄膜抵抗4の端部4aの下側に位置する部分は、薄膜抵抗4に対してレーザー光が照射されたとき、この領域での反射光が薄膜抵抗4の端部4aに集中する構造となっている。
【0058】
具体的には、薄膜抵抗4の端部4aの真下にLOCOS酸化膜27の中心が位置するように、LOCOS酸化膜27が配置されている。そして、このLOCOS酸化膜27が形成されることにより、半導体基板1の表面に段差52が形成されている。この段差52の深さ53は200〜300nmとなっており、段差52が形成されている領域の幅54は1.5μmとなっている。
【0059】
また、この段差52の表面は、湾曲しており、上側に対して凹形状となっている。こ段差52にレーザー光が反射したとき、この段差52がレンズのような機能を果たし、この反射光が薄膜抵抗4の端部4aに集中するように、段差52の形状が調整されている。なお、この表面が湾曲している段差52が半導体基板1の表面が斜めとなっている領域である。
【0060】
このように、半導体基板1の表面のうち、薄膜抵抗4の端部の下側近傍に位置する領域では、LOCOS酸化膜27による段差52が形成されていることから、薄膜抵抗4にレーザー光を照射したとき、この段差52での反射光を薄膜抵抗4の端部4aに到達させることができる。このことから、従来の半導体装置と比較して、薄膜抵抗4の端部4aでのレーザー光の吸収量を増加させ、発熱量を増加させることができる。この結果、薄膜抵抗4の端部4aにおける切れ易さを従来よりも向上させることができる。
【0061】
本実施形態における半導体装置の製造方法は、第1実施形態での図4〜図12に示す製造方法に対して、LOCOS酸化膜27の形状及び形成位置を以下のようにする。
【0062】
図4に示す工程にて、LOCOS酸化の際に、薄膜抵抗4が形成されたとき、薄膜抵抗4の端部4aの真下に、酸化膜27が形成されている領域の中心が位置するようにLOCOS酸化を行う。このとき、酸化条件は、H2+O2雰囲気、1000℃にて400分程度とする。これにより、半導体基板1の表面に、深さが200〜300nmであり、幅が1.5μmの段差52を形成する。
【0063】
その後は、図5〜12に示す工程を行う。なお、図8に示す工程では、従来と同様にCrSi膜をパターニングする。
【0064】
(他の実施形態)
上記した各実施形態では、薄膜抵抗4として例えばCrSi膜を用いる場合を説明したが、CrSi膜に限らず、NiCr膜等の他の材料を用いることもできる。
【図面の簡単な説明】
【図1】本発明の第1実施形態における薄膜抵抗を有する半導体装置の平面図である。
【図2】図1中のA−A’線断面図である。
【図3】図2中の点線領域の拡大図である。
【図4】本発明の第1実施形態における薄膜抵抗を有する半導体装置の製造工程を説明するための図であり、図1中のB−B’線方向で切断したときの断面図である。
【図5】図4に続く製造工程を説明するための図である。
【図6】図5に続く製造工程を説明するための図である。
【図7】図6に続く製造工程を説明するための図である。
【図8】図7に続く製造工程を説明するための図である。
【図9】図8に続く製造工程を説明するための図である。
【図10】図9に続く製造工程を説明するための図である。
【図11】図10に続く製造工程を説明するための図である。
【図12】図11に続く製造工程を説明するための図である。
【図13】本発明の第2実施形態における半導体装置の断面図である。
【図14】本発明の第3実施形態における半導体装置の断面図である。
【図15】従来における半導体装置の断面図である。
【符号の説明】
1…半導体基板、2…BPSG膜、3…TEOS/SOG/TEOS膜、
4…薄膜抵抗、5…TEOS膜、6…P−SiN膜、
27…LOCOS酸化膜、51…SiN膜、
52…半導体基板1の表面の段差。
Claims (2)
- 一領域(1a)の表面がその周囲の領域(1b)の表面よりも突出して、前記一領域(1a)の表面とその周囲の領域(1b)の表面との間に段差(1c)が設けられた半導体基板(1)と、
前記半導体基板(1)の前記一領域(1a)上およびその周囲の領域(1b)上に至って形成された第1の絶縁膜(2、3)と、
前記第1の絶縁膜(2、3)上であって、前記一領域(1a)の真上に形成され、レーザートリミングが行われる薄膜抵抗(4)と、
前記薄膜抵抗(4)の上から前記第1の絶縁膜(2、3)の上に至って形成された第2の絶縁膜(5、6)とを備え、
前記第2の絶縁膜(5、6)は、前記薄膜抵抗(4)の周りの領域(5a、6a)にて、前記段差(1c)および前記薄膜抵抗(4)によって形成された前記半導体基板(1)の厚さ方向に対して斜めである表面(5b、6b)を有しており、前記斜めの表面(5b、6b)は、前記薄膜抵抗(4)にレーザー光を照射したときに該斜めの面(5b、6b)に照射された前記レーザー光が前記薄膜抵抗(4)の端部(4a)に集中するように、面の角度が設定されていることを特徴とする半導体装置。 - 半導体基板(1)の上に第1の絶縁膜(2、3)を形成する工程と、
前記第1の絶縁膜(2、3)の上に薄膜抵抗(4)を形成する工程と、
前記薄膜抵抗(4)の上から前記第1の絶縁膜(2、3)の上に至って第2の絶縁膜(5、6)を形成する工程と、
前記第2の絶縁膜(5、6)を形成した後、前記薄膜抵抗(4)にレーザー光を照射して該薄膜抵抗(4)の抵抗値を調整する工程とを有する半導体装置の製造方法において、
前記半導体基板(1)の上に第1の絶縁膜(2、3)を形成する工程の前に、前記半導体基板(1)のうち、前記薄膜抵抗(4)を形成したときに前記薄膜抵抗(4)の下側に位置する予定の領域(1a)の周りに溝を形成することで、前記半導体基板(1)のうち、前記薄膜抵抗(4)の下側に位置する予定の領域(1a)の表面と、該領域の周囲の領域(1b)の表面との間に段差(1c)を設ける工程を有し、
前記第2の絶縁膜(5、6)を形成する工程では、前記段差(1c)および前記薄膜抵抗(4)によって、前記薄膜抵抗(4)の周りに位置する領域(5a、6a)にて、表面(5b、6b)が前記半導体基板(1)の厚さ方向に対して斜めとなり、かつ、その斜めとなる表面(5b、6b)の角度が、前記薄膜抵抗(4)にレーザー光を照射したとき、前記斜めとなる表面(5b、6b)に照射された前記レーザー光が前記薄膜抵抗(4)の端部(4a)に集中する角度となるように、前記第2の絶縁膜(5、6)を形成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002272714A JP3966135B2 (ja) | 2002-09-19 | 2002-09-19 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002272714A JP3966135B2 (ja) | 2002-09-19 | 2002-09-19 | 半導体装置及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006243732A Division JP4737014B2 (ja) | 2006-09-08 | 2006-09-08 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004111681A JP2004111681A (ja) | 2004-04-08 |
JP3966135B2 true JP3966135B2 (ja) | 2007-08-29 |
Family
ID=32269662
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002272714A Expired - Fee Related JP3966135B2 (ja) | 2002-09-19 | 2002-09-19 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3966135B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5347422B2 (ja) * | 2008-10-16 | 2013-11-20 | 株式会社デンソー | 半導体装置 |
-
2002
- 2002-09-19 JP JP2002272714A patent/JP3966135B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004111681A (ja) | 2004-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
NL195020C (nl) | Halfgeleiderinrichting en werkwijze voor het vervaardigen daarvan. | |
US20020140026A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JPH0210575B2 (ja) | ||
US7176071B2 (en) | Semiconductor device and fabrication method with etch stop film below active layer | |
JP3730947B2 (ja) | 半導体装置の製造方法 | |
JP3966135B2 (ja) | 半導体装置及びその製造方法 | |
US7223668B2 (en) | Method of etching metallic thin film on thin film resistor | |
JP3523746B2 (ja) | 半導体記憶装置の製造方法 | |
JP3873854B2 (ja) | 半導体装置の製造方法 | |
JP4737014B2 (ja) | 半導体装置及びその製造方法 | |
JPH0685258A (ja) | 薄膜トランジスタとその製造方法 | |
JP7070392B2 (ja) | 半導体装置の製造方法 | |
JP3596836B2 (ja) | 配線層コンタクト構造を有する半導体装置の製造方法 | |
JP3027236B2 (ja) | 半導体素子およびその製造方法 | |
JP3407067B2 (ja) | 半導体装置の製法 | |
JPS5986265A (ja) | Mos型半導体装置 | |
JP2000049288A (ja) | 半導体装置の製造方法 | |
JPS6310588B2 (ja) | ||
JPH0652793B2 (ja) | 静電誘導トランジスタの製造方法 | |
JPH09246400A (ja) | 半導体装置の製法 | |
JPH0322567A (ja) | 半導体装置およびその製造方法 | |
JPH04290473A (ja) | 半導体装置の製造方法 | |
JP3348264B2 (ja) | 半導体集積回路装置とその製造方法 | |
JP2001024154A (ja) | 薄膜抵抗体の製造方法 | |
JP3850766B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041001 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060908 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061010 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070508 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070521 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130608 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140608 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |