JPH09246400A - 半導体装置の製法 - Google Patents
半導体装置の製法Info
- Publication number
- JPH09246400A JPH09246400A JP8071482A JP7148296A JPH09246400A JP H09246400 A JPH09246400 A JP H09246400A JP 8071482 A JP8071482 A JP 8071482A JP 7148296 A JP7148296 A JP 7148296A JP H09246400 A JPH09246400 A JP H09246400A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- impurity
- resist layer
- forming
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 238000000034 method Methods 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 239000012535 impurity Substances 0.000 claims abstract description 35
- 239000011521 glass Substances 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 4
- 238000005468 ion implantation Methods 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 6
- 239000012530 fluid Substances 0.000 claims description 2
- 235000019353 potassium silicate Nutrition 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 abstract description 23
- 230000015572 biosynthetic process Effects 0.000 abstract description 8
- 238000002513 implantation Methods 0.000 abstract description 2
- 125000006850 spacer group Chemical group 0.000 description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 238000000206 photolithography Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 4
- 230000003213 activating effect Effects 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 239000007791 liquid phase Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000001994 activation Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- VSCWAEJMTAWNJL-UHFFFAOYSA-K aluminium trichloride Chemical compound Cl[Al](Cl)Cl VSCWAEJMTAWNJL-UHFFFAOYSA-K 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- KGBXLFKZBHKPEV-UHFFFAOYSA-N boric acid Chemical compound OB(O)O KGBXLFKZBHKPEV-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000001443 photoexcitation Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 ある不純物ドープ領域に対して他の不純物ド
ープ領域を自己整合的に形成するための簡単な方法を提
供する。 【解決手段】 レジスト層４０をマスクとする不純物イ
オン注入処理によりＰ型ウェル領域１２にソース及びド
レイン用のイオン注入領域Ｓ11，Ｄ11を形成した後、基
板上面にＳＯＧ（スピンオンガラス）を塗布し、硬化さ
せてレジスト層４０の開口部を埋めるＳＯＧ層４２を形
成する。レジスト層４０をその上に残存するＳＯＧ層４
２Ｒと共に除去した後、ＳＯＧ層４２をマスクとする不
純物イオン注入処理によりＮ型ウェル領域１４にソース
及びドレイン用のイオン注入領域を形成する。これらの
イオン注入領域は、イオン注入領域Ｓ11，Ｄ11に自己整
合した配置となる。ＳＯＧ層４２は、厚く形成したＳＯ
Ｇ層をエッチバックして形成してもよい。
ープ領域を自己整合的に形成するための簡単な方法を提
供する。 【解決手段】 レジスト層４０をマスクとする不純物イ
オン注入処理によりＰ型ウェル領域１２にソース及びド
レイン用のイオン注入領域Ｓ11，Ｄ11を形成した後、基
板上面にＳＯＧ（スピンオンガラス）を塗布し、硬化さ
せてレジスト層４０の開口部を埋めるＳＯＧ層４２を形
成する。レジスト層４０をその上に残存するＳＯＧ層４
２Ｒと共に除去した後、ＳＯＧ層４２をマスクとする不
純物イオン注入処理によりＮ型ウェル領域１４にソース
及びドレイン用のイオン注入領域を形成する。これらの
イオン注入領域は、イオン注入領域Ｓ11，Ｄ11に自己整
合した配置となる。ＳＯＧ層４２は、厚く形成したＳＯ
Ｇ層をエッチバックして形成してもよい。
Description
【０００１】
【発明の属する技術分野】この発明は、ある不純物ドー
プ領域に対して他の不純物ドープ領域を自己整合的に形
成するための半導体装置の製法に関し、特にレジスト層
の開口部に塗布したＳＯＧ（スピンオンガラス）等のガ
ラス層を該レジスト層の除去後に不純物マスクとして用
いることにより工程の簡略化を図ったものである。
プ領域に対して他の不純物ドープ領域を自己整合的に形
成するための半導体装置の製法に関し、特にレジスト層
の開口部に塗布したＳＯＧ（スピンオンガラス）等のガ
ラス層を該レジスト層の除去後に不純物マスクとして用
いることにより工程の簡略化を図ったものである。
【０００２】
【従来の技術】従来、ＣＭＯＳ型ＩＣ（コンプリメンタ
リＭＯＳ型集積回路装置）の製法としては、図１３〜１
６に示すものが提案されている。
リＭＯＳ型集積回路装置）の製法としては、図１３〜１
６に示すものが提案されている。
【０００３】図１３の工程では、Ｎ型半導体基板１０の
表面にＰ型ウェル領域１２、Ｎ型ウェル領域１４、フィ
ールド絶縁膜１６等を形成した後、絶縁膜１６の素子孔
１６Ａ内にはゲート絶縁膜１８ａを介してゲート電極層
２０ａを形成すると共に絶縁膜１６の素子孔１６Ｂ内に
はゲート絶縁膜１８ｂを介してゲート電極層２０ｂを形
成する。そして、基板上面に絶縁膜１６の素子孔１６Ａ
を露呈する開口部を有するレジスト層２４を周知のホト
リソグラフィ処理により形成した後、レジスト層２４と
絶縁膜１６と電極層２０ａとをマスクとし且つ絶縁膜１
８ａを介して不純物イオン（例えばＰ+ ）をウェル領域
１２の表面に選択的に注入することにより比較的低濃度
のソース及びドレイン用の不純物ドープ領域Ｓ11，Ｄ11
を形成する。
表面にＰ型ウェル領域１２、Ｎ型ウェル領域１４、フィ
ールド絶縁膜１６等を形成した後、絶縁膜１６の素子孔
１６Ａ内にはゲート絶縁膜１８ａを介してゲート電極層
２０ａを形成すると共に絶縁膜１６の素子孔１６Ｂ内に
はゲート絶縁膜１８ｂを介してゲート電極層２０ｂを形
成する。そして、基板上面に絶縁膜１６の素子孔１６Ａ
を露呈する開口部を有するレジスト層２４を周知のホト
リソグラフィ処理により形成した後、レジスト層２４と
絶縁膜１６と電極層２０ａとをマスクとし且つ絶縁膜１
８ａを介して不純物イオン（例えばＰ+ ）をウェル領域
１２の表面に選択的に注入することにより比較的低濃度
のソース及びドレイン用の不純物ドープ領域Ｓ11，Ｄ11
を形成する。
【０００４】図１３のイオン注入工程では、基板１０の
表面に対してイオン入射線を所定角度だけ傾けた状態で
基板１０を回転させながらイオン注入を行なう。イオン
注入処理が終った後は、周知の方法でレジスト層２４を
除去する。
表面に対してイオン入射線を所定角度だけ傾けた状態で
基板１０を回転させながらイオン注入を行なう。イオン
注入処理が終った後は、周知の方法でレジスト層２４を
除去する。
【０００５】次に、図１４の工程では、絶縁膜１６の素
子孔１６Ｂを露呈する開口部を有するレジスト層２６を
形成した後、レジスト層２６と絶縁膜１６と電極層２０
ｂとをマスクとし且つ絶縁膜１８ｂを介して不純物イオ
ン（例えばＢＦ2 +）をウェル領域１４の表面に選択的に
注入することにより比較的低濃度のソース及びドレイン
用の不純物ドープ領域Ｓ12，Ｄ12を形成する。このとき
のイオン注入処理は、図１３で述べたと同様にしてイオ
ン入射線を傾けた状態で基板１０を回転させながら行な
う。この後、レジスト層２６を除去する。
子孔１６Ｂを露呈する開口部を有するレジスト層２６を
形成した後、レジスト層２６と絶縁膜１６と電極層２０
ｂとをマスクとし且つ絶縁膜１８ｂを介して不純物イオ
ン（例えばＢＦ2 +）をウェル領域１４の表面に選択的に
注入することにより比較的低濃度のソース及びドレイン
用の不純物ドープ領域Ｓ12，Ｄ12を形成する。このとき
のイオン注入処理は、図１３で述べたと同様にしてイオ
ン入射線を傾けた状態で基板１０を回転させながら行な
う。この後、レジスト層２６を除去する。
【０００６】次に、図１５の工程では、基板上面にＣＶ
Ｄ（ケミカル・ベーパー・デポジション）法等によりシ
リコンオキサイド等の絶縁膜を堆積してエッチバック処
理を行なうことにより電極層２０ａのソース側及びドレ
イン側にサイドスペーサ２２ａを形成すると共に電極層
２０ｂのソース側及びドレイン側にサイドスペーサ２２
ｂを形成する。また、このときのエッチバック処理を流
用して絶縁膜１８ａ、１８ｂをエッチングすることによ
り絶縁膜１８ａを電極層２０ａ及びサイドスペーサ２２
ａの直下にのみ残存させると共に絶縁膜１８ｂを電極層
２０ｂ及びサイドスペーサ２２ｂの直下にのみ残存させ
る。
Ｄ（ケミカル・ベーパー・デポジション）法等によりシ
リコンオキサイド等の絶縁膜を堆積してエッチバック処
理を行なうことにより電極層２０ａのソース側及びドレ
イン側にサイドスペーサ２２ａを形成すると共に電極層
２０ｂのソース側及びドレイン側にサイドスペーサ２２
ｂを形成する。また、このときのエッチバック処理を流
用して絶縁膜１８ａ、１８ｂをエッチングすることによ
り絶縁膜１８ａを電極層２０ａ及びサイドスペーサ２２
ａの直下にのみ残存させると共に絶縁膜１８ｂを電極層
２０ｂ及びサイドスペーサ２２ｂの直下にのみ残存させ
る。
【０００７】次に、絶縁膜１６の素子孔１６Ｂを露呈す
る開口部を有するレジスト層２８を形成した後、レジス
ト層２８と絶縁膜１６と絶縁膜１８ｂ及び電極層２０ｂ
の積層と絶縁膜１８ｂ及びサイドスペーサ２２ｂの積層
とをマスクとして不純物イオン（例えばＢＦ2 +）をウェ
ル領域１４の表面に選択的に注入することにより比較的
高濃度のソース及びドレイン用の不純物ドープ領域
Ｓ22，Ｄ22を形成する。このときのイオン注入処理は、
イオン入射線が基板１０の表面とほぼ直角をなす状態で
行なう。この後、レジスト層２８を除去する。
る開口部を有するレジスト層２８を形成した後、レジス
ト層２８と絶縁膜１６と絶縁膜１８ｂ及び電極層２０ｂ
の積層と絶縁膜１８ｂ及びサイドスペーサ２２ｂの積層
とをマスクとして不純物イオン（例えばＢＦ2 +）をウェ
ル領域１４の表面に選択的に注入することにより比較的
高濃度のソース及びドレイン用の不純物ドープ領域
Ｓ22，Ｄ22を形成する。このときのイオン注入処理は、
イオン入射線が基板１０の表面とほぼ直角をなす状態で
行なう。この後、レジスト層２８を除去する。
【０００８】次に、図１６の工程では、絶縁膜１６の素
子孔１６Ａを露呈する開口部を有するレジスト層３０を
形成した後、レジスト層３０と絶縁膜１６と絶縁膜１８
ａ及び電極層２０ａの積層と絶縁膜１８ａ及びサイドス
ペーサ２２ａの積層とをマスクとして不純物イオン（例
えばＰ+ ）をウェル領域１２の表面に選択的に注入する
ことにより比較的高濃度のソース及びドレイン用の不純
物ドープ領域Ｓ21，Ｄ21を形成する。このときのイオン
注入処理は、イオン入射線が基板１０の表面とほぼ直角
をなす状態で行なう。そして、レジスト層３０を除去し
た後、注入不純物活性化のための熱処理を行なう。
子孔１６Ａを露呈する開口部を有するレジスト層３０を
形成した後、レジスト層３０と絶縁膜１６と絶縁膜１８
ａ及び電極層２０ａの積層と絶縁膜１８ａ及びサイドス
ペーサ２２ａの積層とをマスクとして不純物イオン（例
えばＰ+ ）をウェル領域１２の表面に選択的に注入する
ことにより比較的高濃度のソース及びドレイン用の不純
物ドープ領域Ｓ21，Ｄ21を形成する。このときのイオン
注入処理は、イオン入射線が基板１０の表面とほぼ直角
をなす状態で行なう。そして、レジスト層３０を除去し
た後、注入不純物活性化のための熱処理を行なう。
【０００９】ＣＭＯＳ型ＩＣを製造するための他の従来
例としては、図１７，１８に示すものが提案されてい
る。図１７，１８において、図１３〜１６と同様の部分
には同様の符号を付して詳細な説明を省略する。
例としては、図１７，１８に示すものが提案されてい
る。図１７，１８において、図１３〜１６と同様の部分
には同様の符号を付して詳細な説明を省略する。
【００１０】図１７の工程では、ゲート絶縁用の絶縁膜
を形成した後、基板上面にポリシリコン又はポリサイド
（ポリシリコン上にシリサイドを堆積したもの）等のゲ
ート電極材料の層を堆積する。そして、所望のゲートパ
ターンに従ってゲート電極材料の堆積層とゲート絶縁用
の絶縁膜とをパターニングしてゲート絶縁膜１８ａ，１
８ｂ及びゲート電極層２０ａ，２０ｂを形成する。
を形成した後、基板上面にポリシリコン又はポリサイド
（ポリシリコン上にシリサイドを堆積したもの）等のゲ
ート電極材料の層を堆積する。そして、所望のゲートパ
ターンに従ってゲート電極材料の堆積層とゲート絶縁用
の絶縁膜とをパターニングしてゲート絶縁膜１８ａ，１
８ｂ及びゲート電極層２０ａ，２０ｂを形成する。
【００１１】次に、図１３で述べたと同様にしてウェル
領域１２に不純物ドープ領域Ｓ11，Ｄ11を形成する。そ
して、図１４で述べたと同様にしてウェル領域１４に不
純物ドープ領域Ｓ12，Ｄ12を形成する。
領域１２に不純物ドープ領域Ｓ11，Ｄ11を形成する。そ
して、図１４で述べたと同様にしてウェル領域１４に不
純物ドープ領域Ｓ12，Ｄ12を形成する。
【００１２】次に、図１８の工程では、絶縁膜１８ａ及
び電極層２０ａの積層のソース側及びドレイン側にサイ
ドスペーサ２２ａを形成すると共に絶縁膜１８ｂ及び電
極層２０ｂの積層のソース側及びドレイン側にサイドス
ペーサ２２ｂを形成する。そして、図１５で述べたと同
様にしてウェル領域１４に不純物ドープ領域Ｓ22，Ｄ22
を形成した後、図１６で述べたと同様にしてウェル領域
１２に不純物ドープ領域Ｓ21，Ｄ21を形成する。この後
は、注入不純物活性化のための熱処理を行なう。
び電極層２０ａの積層のソース側及びドレイン側にサイ
ドスペーサ２２ａを形成すると共に絶縁膜１８ｂ及び電
極層２０ｂの積層のソース側及びドレイン側にサイドス
ペーサ２２ｂを形成する。そして、図１５で述べたと同
様にしてウェル領域１４に不純物ドープ領域Ｓ22，Ｄ22
を形成した後、図１６で述べたと同様にしてウェル領域
１２に不純物ドープ領域Ｓ21，Ｄ21を形成する。この後
は、注入不純物活性化のための熱処理を行なう。
【００１３】ところで、ウェル形成法としては、図１９
〜２１に示すものが知られている（例えば、特開平４−
３４３２６４号公報参照）。
〜２１に示すものが知られている（例えば、特開平４−
３４３２６４号公報参照）。
【００１４】図１９の工程では、Ｎ型半導体基板１０の
表面にシリコンオキサイド膜３２を形成した後、レジス
ト層３４をマスクとし且つシリコンオキサイド膜３２を
介して不純物イオン（例えばＰ+ ）を基板表面に選択的
に注入することにより不純物ドープ領域Ｗ1 を形成す
る。そして、液相成長法によりレジスト層３４の開口部
内にのみシリコンオキサイド膜３６を形成する。
表面にシリコンオキサイド膜３２を形成した後、レジス
ト層３４をマスクとし且つシリコンオキサイド膜３２を
介して不純物イオン（例えばＰ+ ）を基板表面に選択的
に注入することにより不純物ドープ領域Ｗ1 を形成す
る。そして、液相成長法によりレジスト層３４の開口部
内にのみシリコンオキサイド膜３６を形成する。
【００１５】次に、図２０の工程では、レジスト層３４
を除去した後、シリコンオキサイド膜３６をマスクとし
且つシリコンオキサイド膜３２を介して不純物イオン
（例えばＢ+ ）を基板表面に選択的に注入することによ
り不純物ドープ領域Ｗ2 を形成する。
を除去した後、シリコンオキサイド膜３６をマスクとし
且つシリコンオキサイド膜３２を介して不純物イオン
（例えばＢ+ ）を基板表面に選択的に注入することによ
り不純物ドープ領域Ｗ2 を形成する。
【００１６】この後、図２１の工程では、シリコンオキ
サイド膜３６を除去する。そして、注入不純物活性化の
ための熱処理を行なう。この結果、不純物ドープ領域Ｗ
1 及びＷ2 にそれぞれ対応したＮ型ウェル領域３８
（１）及びＰ型ウェル領域３８（２）が得られる。
サイド膜３６を除去する。そして、注入不純物活性化の
ための熱処理を行なう。この結果、不純物ドープ領域Ｗ
1 及びＷ2 にそれぞれ対応したＮ型ウェル領域３８
（１）及びＰ型ウェル領域３８（２）が得られる。
【００１７】
【発明が解決しようとする課題】図１３〜１６の製法又
は図１７，１８の製法によると、不純物マスクとしての
レジスト層を形成するためのホトリソグラフィ処理が４
回必要であり、マスク合せ誤差が生ずること、製造工期
が長くなること、コスト高になることなどの問題点があ
る。
は図１７，１８の製法によると、不純物マスクとしての
レジスト層を形成するためのホトリソグラフィ処理が４
回必要であり、マスク合せ誤差が生ずること、製造工期
が長くなること、コスト高になることなどの問題点があ
る。
【００１８】一方、図１９〜２１の方法によると、液相
成長膜３６を不純物マスクとして用いるので、不純物ド
ープ領域Ｗ1 に対して不純物ドープ領域Ｗ2 を自己整合
的に形成できると共にホトリソグラフィ処理を１回省略
できる利点がある。
成長膜３６を不純物マスクとして用いるので、不純物ド
ープ領域Ｗ1 に対して不純物ドープ領域Ｗ2 を自己整合
的に形成できると共にホトリソグラフィ処理を１回省略
できる利点がある。
【００１９】しかしながら、図１９〜２１の方法では、
液相成長に用いる二酸化シリコンの過飽和溶液にホウ酸
（Ｈ3 ＢＯ3 ）、三塩化アルミニウム又はアルミニウム
（Ａｌ）等が含まれているため、成長下地がゲート電極
面、ソース又はドレイン領域等を含んでいる場合には、
シリコンオキサイド膜３２のような保護膜を設けたり、
除去したりする必要があり、工程的に複雑である。
液相成長に用いる二酸化シリコンの過飽和溶液にホウ酸
（Ｈ3 ＢＯ3 ）、三塩化アルミニウム又はアルミニウム
（Ａｌ）等が含まれているため、成長下地がゲート電極
面、ソース又はドレイン領域等を含んでいる場合には、
シリコンオキサイド膜３２のような保護膜を設けたり、
除去したりする必要があり、工程的に複雑である。
【００２０】この発明の目的は、ある不純物ドープ領域
に対して他の不純物ドープ領域を自己整合的に形成する
ための簡単な方法を提供することにある。
に対して他の不純物ドープ領域を自己整合的に形成する
ための簡単な方法を提供することにある。
【００２１】
【課題を解決するための手段】この発明に係る半導体装
置の製法は、半導体基板の表面に所望の開口部を有する
レジスト層を形成する工程と、前記レジスト層をマスク
とする不純物イオン注入処理により前記半導体基板の表
面に前記開口部に対応する第１の不純物ドープ領域を形
成する工程と、前記半導体基板の表面に流動性ガラス材
を塗布し、硬化させることにより前記開口部を埋めるガ
ラス層を形成する工程と、前記レジスト層をその上に残
存するガラス材と共に除去する工程と、前記ガラス層を
マスクとする不純物イオン注入処理により前記半導体基
板の表面に第２の不純物ドープ領域を形成する工程とを
含むものである。
置の製法は、半導体基板の表面に所望の開口部を有する
レジスト層を形成する工程と、前記レジスト層をマスク
とする不純物イオン注入処理により前記半導体基板の表
面に前記開口部に対応する第１の不純物ドープ領域を形
成する工程と、前記半導体基板の表面に流動性ガラス材
を塗布し、硬化させることにより前記開口部を埋めるガ
ラス層を形成する工程と、前記レジスト層をその上に残
存するガラス材と共に除去する工程と、前記ガラス層を
マスクとする不純物イオン注入処理により前記半導体基
板の表面に第２の不純物ドープ領域を形成する工程とを
含むものである。
【００２２】このような製法において、マスク用のガラ
ス層は、厚く形成したガラス層をエッチバックして形成
してもよい。
ス層は、厚く形成したガラス層をエッチバックして形成
してもよい。
【００２３】この発明の製法によれば、第１の不純物ド
ープ領域を形成するために用いたレジスト層の開口部に
ガラス層を形成し、このガラス層をレジスト層の除去後
に不純物マスクとして用いて第２の不純物ドープ領域を
形成するので、第２の不純物ドープ領域は、第１の不純
物ドープ領域に対して自己整合した配置となる。
ープ領域を形成するために用いたレジスト層の開口部に
ガラス層を形成し、このガラス層をレジスト層の除去後
に不純物マスクとして用いて第２の不純物ドープ領域を
形成するので、第２の不純物ドープ領域は、第１の不純
物ドープ領域に対して自己整合した配置となる。
【００２４】また、マスク用のガラス層は、有機溶媒を
含むＳＯＧのような流動性ガラス材を塗布し、硬化させ
て形成するので、被塗布面が配線面、ソース又はドレイ
ン領域等であっても、保護膜を設けなくてよく、工程的
に簡単である。
含むＳＯＧのような流動性ガラス材を塗布し、硬化させ
て形成するので、被塗布面が配線面、ソース又はドレイ
ン領域等であっても、保護膜を設けなくてよく、工程的
に簡単である。
【００２５】
【発明の実施の形態】図１〜１０は、この発明に係るＣ
ＭＯＳ型ＩＣの製法を示すもので、各々の図に対応する
工程（１）〜（１０）を順次に説明する。
ＭＯＳ型ＩＣの製法を示すもので、各々の図に対応する
工程（１）〜（１０）を順次に説明する。
【００２６】（１）例えばシリコンからなるＮ型半導体
基板１０の表面に周知の方法でＰ型ウェル領域１２及び
Ｎ型ウェル領域１４を形成した後、周知の選択酸化法に
よりシリコンオキサイドからなるフィールド絶縁膜１６
を形成する。絶縁膜１６は、ウェル領域１２，１４にそ
れぞれ対応する素子孔１６Ａ，１６Ｂを有する。
基板１０の表面に周知の方法でＰ型ウェル領域１２及び
Ｎ型ウェル領域１４を形成した後、周知の選択酸化法に
よりシリコンオキサイドからなるフィールド絶縁膜１６
を形成する。絶縁膜１６は、ウェル領域１２，１４にそ
れぞれ対応する素子孔１６Ａ，１６Ｂを有する。
【００２７】次に、絶縁膜１６の素子孔１６Ａ，１６Ｂ
内のシリコン表面を熱酸化してシリコンオキサイドから
なるゲート絶縁膜１８ａ，１８ｂを形成する。そして、
基板上面にポリシリコン又はポリサイド等のゲート電極
材料の層を堆積した後、その堆積層を所望のゲートパタ
ーンに従ってパターニングすることによりゲート電極層
２０ａ，２０ｂをゲート絶縁膜１８ａ，１８ｂの上にそ
れぞれ形成する。
内のシリコン表面を熱酸化してシリコンオキサイドから
なるゲート絶縁膜１８ａ，１８ｂを形成する。そして、
基板上面にポリシリコン又はポリサイド等のゲート電極
材料の層を堆積した後、その堆積層を所望のゲートパタ
ーンに従ってパターニングすることによりゲート電極層
２０ａ，２０ｂをゲート絶縁膜１８ａ，１８ｂの上にそ
れぞれ形成する。
【００２８】次に、基板上面に絶縁膜１６の素子孔１６
Ａを露呈する開口部を有するレジスト層４０をホトリソ
グラフィ処理により形成する。レジスト層４０には、遠
紫外線照射によるキュア処理を施すのが好ましい。この
ようなキュア処理を施すと、レジスト層４０の硬化が促
進されて耐溶剤性が向上すると共に後述のＳＯＧに対す
るレジスト表面の濡れ性が低下する。
Ａを露呈する開口部を有するレジスト層４０をホトリソ
グラフィ処理により形成する。レジスト層４０には、遠
紫外線照射によるキュア処理を施すのが好ましい。この
ようなキュア処理を施すと、レジスト層４０の硬化が促
進されて耐溶剤性が向上すると共に後述のＳＯＧに対す
るレジスト表面の濡れ性が低下する。
【００２９】次に、レジスト層４０と絶縁膜１６と電極
層２０ａとをマスクとし且つ絶縁膜１８ａを介して不純
物イオン（例えばＰ+ ）をウェル領域１２の表面に選択
的に注入することにより比較的低濃度のソース及びドレ
イン用の不純物ドープ領域Ｓ11，Ｄ11を形成する。この
場合、図１３で述べたと同様にしてイオン入射線を傾け
た状態で基板１０を回転させながらイオン注入を行な
う。
層２０ａとをマスクとし且つ絶縁膜１８ａを介して不純
物イオン（例えばＰ+ ）をウェル領域１２の表面に選択
的に注入することにより比較的低濃度のソース及びドレ
イン用の不純物ドープ領域Ｓ11，Ｄ11を形成する。この
場合、図１３で述べたと同様にしてイオン入射線を傾け
た状態で基板１０を回転させながらイオン注入を行な
う。
【００３０】（２）周知の回転塗布法により基板上面に
ＳＯＧを塗布し、硬化させてレジスト層４０の開口部を
埋めるＳＯＧ層４０を形成する。前述したように遠紫外
線照射によるキュア処理をレジスト層４０に施した場
合、ＳＯＧの溶媒であるアルコールにレジスト層４０が
接触してもレジスト層４０は原形を保ち、くずれたり、
溶けたりしない。また、レジスト層４０上では、ＳＯＧ
がはじかれるようになり、うまく塗布されない。この結
果、ＳＯＧは、主としてレジスト層４０の開口部内にＳ
ＯＧ層４２のように残り、レジスト層４０上にはＳＯＧ
層４２Ｒのようにわずかに残るだけとなる。
ＳＯＧを塗布し、硬化させてレジスト層４０の開口部を
埋めるＳＯＧ層４０を形成する。前述したように遠紫外
線照射によるキュア処理をレジスト層４０に施した場
合、ＳＯＧの溶媒であるアルコールにレジスト層４０が
接触してもレジスト層４０は原形を保ち、くずれたり、
溶けたりしない。また、レジスト層４０上では、ＳＯＧ
がはじかれるようになり、うまく塗布されない。この結
果、ＳＯＧは、主としてレジスト層４０の開口部内にＳ
ＯＧ層４２のように残り、レジスト層４０上にはＳＯＧ
層４２Ｒのようにわずかに残るだけとなる。
【００３１】なお、ＳＯＧを塗布した後キュアベークを
行なう場合は、レジスト層４０の耐熱性が低いので、高
温（例えば２００℃以上）でのベーキングを行なわない
よう注意する必要がある。
行なう場合は、レジスト層４０の耐熱性が低いので、高
温（例えば２００℃以上）でのベーキングを行なわない
よう注意する必要がある。
【００３２】（３）光励起のＯ3 アッシング処理及びＨ
2 ＳＯ4 ／Ｈ2 Ｏ2 洗浄処理等によりレジスト層４０を
除去する。このとき、レジスト層４０上のＳＯＧ層４２
Ｒも一緒に除去（リフトオフ）される。
2 ＳＯ4 ／Ｈ2 Ｏ2 洗浄処理等によりレジスト層４０を
除去する。このとき、レジスト層４０上のＳＯＧ層４２
Ｒも一緒に除去（リフトオフ）される。
【００３３】（４）ＳＯＧ層４２と絶縁膜１６と電極層
２０ｂとをマスクとし且つ絶縁膜１８ｂを介して不純物
イオン（例えばＢＦ2 +）をウェル領域１４の表面に選択
的に注入することにより比較的低濃度のソース及びドレ
イン用の不純物ドープ領域Ｓ12，Ｄ12を形成する。この
ときのイオン注入は、図１の場合と同様にイオン入射線
を傾けた状態で基板１０を回転させながら行なう。
２０ｂとをマスクとし且つ絶縁膜１８ｂを介して不純物
イオン（例えばＢＦ2 +）をウェル領域１４の表面に選択
的に注入することにより比較的低濃度のソース及びドレ
イン用の不純物ドープ領域Ｓ12，Ｄ12を形成する。この
ときのイオン注入は、図１の場合と同様にイオン入射線
を傾けた状態で基板１０を回転させながら行なう。
【００３４】（５）希フッ酸を用いてＳＯＧ層４２を除
去する。そして、基板上面にＣＶＤ法等によりシリコン
オキサイド等の絶縁膜を堆積してエッチバック処理を行
なうことにより電極層２０ａのソース側及びドレイン側
にサイドスペーサ２２ａを形成すると共に電極層２０ｂ
のソース側及びドレイン側にサイドスペーサ２２ｂを形
成する。また、このときのエッチバック処理を流用して
絶縁膜１８ａ，１８ｂをエッチングして絶縁膜１８ａを
電極層２０ａ及びサイドスペーサ２２ａの直下にのみ残
存させると共に絶縁膜１８ｂを電極層２０ｂ及びサイド
スペーサ２２ｂの直下にのみ残存させる。
去する。そして、基板上面にＣＶＤ法等によりシリコン
オキサイド等の絶縁膜を堆積してエッチバック処理を行
なうことにより電極層２０ａのソース側及びドレイン側
にサイドスペーサ２２ａを形成すると共に電極層２０ｂ
のソース側及びドレイン側にサイドスペーサ２２ｂを形
成する。また、このときのエッチバック処理を流用して
絶縁膜１８ａ，１８ｂをエッチングして絶縁膜１８ａを
電極層２０ａ及びサイドスペーサ２２ａの直下にのみ残
存させると共に絶縁膜１８ｂを電極層２０ｂ及びサイド
スペーサ２２ｂの直下にのみ残存させる。
【００３５】（６）基板上面に絶縁膜１６の素子孔１６
Ａを露呈する開口部を有するレジスト層４４をホトリソ
グラフィ処理により形成する。レジスト層４４には、図
１で述べたと同様に遠紫外線照射によるキュア処理を施
すのが好ましい。
Ａを露呈する開口部を有するレジスト層４４をホトリソ
グラフィ処理により形成する。レジスト層４４には、図
１で述べたと同様に遠紫外線照射によるキュア処理を施
すのが好ましい。
【００３６】次に、レジスト層４４と絶縁膜１６と絶縁
膜１８ａ及び電極層２０ａの積層と絶縁膜１８ａ及びサ
イドスペーサ２２ａの積層とをマスクとして不純物イオ
ン（例えばＰ+ ）をウェル領域１２の表面に選択的に注
入することにより比較的高濃度のソース及びドレイン用
の不純物ドープ領域Ｓ21，Ｄ21を形成する。このときの
イオン注入は、イオン入射線が基板１０の表面とほぼ直
角をなす状態で行なう。
膜１８ａ及び電極層２０ａの積層と絶縁膜１８ａ及びサ
イドスペーサ２２ａの積層とをマスクとして不純物イオ
ン（例えばＰ+ ）をウェル領域１２の表面に選択的に注
入することにより比較的高濃度のソース及びドレイン用
の不純物ドープ領域Ｓ21，Ｄ21を形成する。このときの
イオン注入は、イオン入射線が基板１０の表面とほぼ直
角をなす状態で行なう。
【００３７】（７）図２で述べたと同様にしてレジスト
層４４の開口部を埋めるＳＯＧ層４６を形成する。
層４４の開口部を埋めるＳＯＧ層４６を形成する。
【００３８】（８）図３で述べたと同様にしてレジスト
層４４をその上のレジスト層４６Ｒと共に除去する。
層４４をその上のレジスト層４６Ｒと共に除去する。
【００３９】（９）ＳＯＧ層４６と絶縁膜１６と絶縁膜
１８ｂ及び電極層２０ｂの積層と絶縁膜１８ｂ及びサイ
ドスペーサ２２ｂの積層とをマスクとして不純物イオン
（例えばＢＦ2 +）をウェル領域１４の表面に選択的に注
入することにより比較的高濃度のソース及びドレイン用
の不純物ドープ領域Ｓ22，Ｄ22を形成する。このときの
イオン注入は、イオン入射線が基板１０とほぼ直角をな
す状態で行なう。
１８ｂ及び電極層２０ｂの積層と絶縁膜１８ｂ及びサイ
ドスペーサ２２ｂの積層とをマスクとして不純物イオン
（例えばＢＦ2 +）をウェル領域１４の表面に選択的に注
入することにより比較的高濃度のソース及びドレイン用
の不純物ドープ領域Ｓ22，Ｄ22を形成する。このときの
イオン注入は、イオン入射線が基板１０とほぼ直角をな
す状態で行なう。
【００４０】（１０）図５で述べたと同様にしてＳＯＧ
層４６を除去する。そして、注入不純物活性化のための
熱処理を行なう。この結果、不純物ドープ領域Ｓ11及び
Ｄ11にそれぞれ対応したＮ- 型のソース領域５０及びド
レイン領域５２と、不純物ドープ領域Ｓ12及びＤ12にそ
れぞれ対応したＰ- 型のソース領域５４及びドレイン領
域５６と、不純物ドープ領域Ｓ21及びＤ21にそれぞれ対
応したＮ+ 型のソース領域５８及びドレイン領域６０
と、不純物ドープ領域Ｓ22及びＤ22にそれぞれ対応した
Ｐ+ 型のソース領域６２及びドレイン領域６４とが得ら
れる。
層４６を除去する。そして、注入不純物活性化のための
熱処理を行なう。この結果、不純物ドープ領域Ｓ11及び
Ｄ11にそれぞれ対応したＮ- 型のソース領域５０及びド
レイン領域５２と、不純物ドープ領域Ｓ12及びＤ12にそ
れぞれ対応したＰ- 型のソース領域５４及びドレイン領
域５６と、不純物ドープ領域Ｓ21及びＤ21にそれぞれ対
応したＮ+ 型のソース領域５８及びドレイン領域６０
と、不純物ドープ領域Ｓ22及びＤ22にそれぞれ対応した
Ｐ+ 型のソース領域６２及びドレイン領域６４とが得ら
れる。
【００４１】上記した実施形態では、ＳＯＧをレジスト
層の開口部の深さより薄く塗布して不純物マスク用のガ
ラス層を形成する例を示したが、他の例としては、図１
１，１２に示すようにＳＯＧをレジスト層の開口部の深
さより厚く塗布してエッチバック処理を行なうことによ
り不純物マスク用のガラス層を形成してもよい。
層の開口部の深さより薄く塗布して不純物マスク用のガ
ラス層を形成する例を示したが、他の例としては、図１
１，１２に示すようにＳＯＧをレジスト層の開口部の深
さより厚く塗布してエッチバック処理を行なうことによ
り不純物マスク用のガラス層を形成してもよい。
【００４２】すなわち、図１１の工程では、図１の工程
に引き続き、ＳＯＧを回転塗布し、硬化させて基板上面
にレジスト層４０及びその開口部を覆うようにＳＯＧ層
４３を形成する。この場合、図１の工程では、遠紫外線
照射によるキュア処理を省略してもよい。
に引き続き、ＳＯＧを回転塗布し、硬化させて基板上面
にレジスト層４０及びその開口部を覆うようにＳＯＧ層
４３を形成する。この場合、図１の工程では、遠紫外線
照射によるキュア処理を省略してもよい。
【００４３】次に、図１２の工程では、ＳＯＧ層４３に
対してレジスト層４０の上面が露呈するまでエッチバッ
ク処理を施し、ＳＯＧ層４３の一部をレジスト層４０の
開口部を埋めるようにＳＯＧ層４５として残存させる。
この後、図３の工程に移り、ＳＯＧ層４５を前述のＳＯ
Ｇ層４２と同様に不純物マスクとして使用する。
対してレジスト層４０の上面が露呈するまでエッチバッ
ク処理を施し、ＳＯＧ層４３の一部をレジスト層４０の
開口部を埋めるようにＳＯＧ層４５として残存させる。
この後、図３の工程に移り、ＳＯＧ層４５を前述のＳＯ
Ｇ層４２と同様に不純物マスクとして使用する。
【００４４】図７の工程の代りに図１１，１２の工程を
採用することもでき、ＳＯＧ層４６の代りにＳＯＧ層４
５と同様のものを使用できる。
採用することもでき、ＳＯＧ層４６の代りにＳＯＧ層４
５と同様のものを使用できる。
【００４５】上記した実施形態によれば、不純物ドープ
領域Ｓ11，Ｄ11に対して不純物ドープ領域Ｓ12，Ｄ12が
自己整合した配置になると共に不純物ドープ領域Ｓ21，
Ｄ21に対して不純物ドープ領域Ｓ22，Ｄ22が自己整合し
た配置になる。また、ホトリソグラフィ処理は、図１３
〜１８の従来法で必要とされる４回よりも２回少なくて
済む。さらに、ＳＯＧ層４２，４５，４６の下に保護膜
を設けなくてよく、工程的に簡単である。従って、ＬＤ
Ｄ(Lightly Doped Drain) 構造を有するＣＭＯＳ型ＩＣ
を歩留りよく短工期且つ低コストで製造可能である。
領域Ｓ11，Ｄ11に対して不純物ドープ領域Ｓ12，Ｄ12が
自己整合した配置になると共に不純物ドープ領域Ｓ21，
Ｄ21に対して不純物ドープ領域Ｓ22，Ｄ22が自己整合し
た配置になる。また、ホトリソグラフィ処理は、図１３
〜１８の従来法で必要とされる４回よりも２回少なくて
済む。さらに、ＳＯＧ層４２，４５，４６の下に保護膜
を設けなくてよく、工程的に簡単である。従って、ＬＤ
Ｄ(Lightly Doped Drain) 構造を有するＣＭＯＳ型ＩＣ
を歩留りよく短工期且つ低コストで製造可能である。
【００４６】この発明は、上記した実施形態に限定され
るものではなく、種々の改変形態で実施可能なものであ
る。例えば、次のような変更が可能である。
るものではなく、種々の改変形態で実施可能なものであ
る。例えば、次のような変更が可能である。
【００４７】（１）この発明は、図１７，１８に示した
ＣＭＯＳ型ＩＣの製法においても、図１〜１２の実施形
態に準じて実施可能である。
ＣＭＯＳ型ＩＣの製法においても、図１〜１２の実施形
態に準じて実施可能である。
【００４８】（２）この発明は、図１９〜２１に示した
ようなウェル形成法においても実施可能であり、また、
Ｎ型ウェル領域及びＰ型ウェル領域にそれぞれスレッシ
ョルド電圧調整のためにイオン注入する場合にも適用す
ることができる。
ようなウェル形成法においても実施可能であり、また、
Ｎ型ウェル領域及びＰ型ウェル領域にそれぞれスレッシ
ョルド電圧調整のためにイオン注入する場合にも適用す
ることができる。
【００４９】
【発明の効果】以上のように、この発明によれば、ある
不純物ドープ領域に対して他の不純物ドープ領域を自己
整合した形で簡単に形成することができ、製造歩留りの
向上、製造工期の短縮及び製造コストの低減が可能にな
る効果が得られるものである。
不純物ドープ領域に対して他の不純物ドープ領域を自己
整合した形で簡単に形成することができ、製造歩留りの
向上、製造工期の短縮及び製造コストの低減が可能にな
る効果が得られるものである。
【図１】 この発明に係るＣＭＯＳ型ＩＣの製法におけ
るレジスト層形成及びイオン注入工程を示す基板断面図
である。
るレジスト層形成及びイオン注入工程を示す基板断面図
である。
【図２】 図１の工程に続くＳＯＧ塗布工程を示す基板
断面図である。
断面図である。
【図３】 図２の工程に続くレジスト除去工程を示す基
板断面図である。
板断面図である。
【図４】 図３の工程に続くイオン注入工程を示す基板
断面図である。
断面図である。
【図５】 図４の工程に続くＳＯＧ除去及びサイドスペ
ーサ形成工程を示す基板断面図である。
ーサ形成工程を示す基板断面図である。
【図６】 図５の工程に続くレジスト層形成及びイオン
注入工程を示す基板断面図である。
注入工程を示す基板断面図である。
【図７】 図６の工程に続くＳＯＧ塗布工程を示す基板
断面図である。
断面図である。
【図８】 図７の工程に続くレジスト除去工程を示す基
板断面図である。
板断面図である。
【図９】 図８の工程に続くイオン注入工程を示す基板
断面図である。
断面図である。
【図１０】 図９の工程に続くＳＯＧ除去及び不純物活
性化工程を示す基板断面図である。
性化工程を示す基板断面図である。
【図１１】 この発明の他の実施形態におけるＳＯＧ塗
布工程を示す基板断面図である。
布工程を示す基板断面図である。
【図１２】 図１１の工程に続くエッチバック工程を示
す基板断面図である。
す基板断面図である。
【図１３】 従来のＣＭＯＳ型ＩＣの製法におけるレジ
スト層形成及びイオン注入工程を示す基板断面図であ
る。
スト層形成及びイオン注入工程を示す基板断面図であ
る。
【図１４】 図１３の工程に続くレジスト層形成及びイ
オン注入工程を示す基板断面図である。
オン注入工程を示す基板断面図である。
【図１５】 図１４の工程に続くレジスト層形成及びイ
オン注入工程を示す基板断面図である。
オン注入工程を示す基板断面図である。
【図１６】 図１５の工程に続くレジスト層形成及びイ
オン注入工程を示す基板断面図である。
オン注入工程を示す基板断面図である。
【図１７】 他の従来例におけるゲートパターニング工
程及び低濃度のソース及びドレイン形成工程を示す基板
断面図である。
程及び低濃度のソース及びドレイン形成工程を示す基板
断面図である。
【図１８】 図１７の工程に続くサイドスペーサ形成工
程及び高濃度のソース及びドレイン形成工程を示す基板
断面図である。
程及び高濃度のソース及びドレイン形成工程を示す基板
断面図である。
【図１９】 従来のウェル形成法におけるイオン注入工
程及び絶縁膜の選択成長工程を示す基板断面図である。
程及び絶縁膜の選択成長工程を示す基板断面図である。
【図２０】 図１９の工程に続くレジスト除去及びイオ
ン注入工程を示す基板断面図である。
ン注入工程を示す基板断面図である。
【図２１】 図２０の工程に続く絶縁膜除去及び不純物
活性化工程を示す基板断面図である。
活性化工程を示す基板断面図である。
１０：半導体基板、１２，１４：ウェル領域、１６，１
８ａ，１８ｂ：絶縁膜、２０ａ，２０ｂ：ゲート電極
層、４０，４４：レジスト層、４２，４５，４６：ＳＯ
Ｇ層、Ｓ11，Ｄ11，Ｓ12，Ｄ12，Ｓ21，Ｄ21，Ｓ22，Ｄ
22：不純物ドープ領域。
８ａ，１８ｂ：絶縁膜、２０ａ，２０ｂ：ゲート電極
層、４０，４４：レジスト層、４２，４５，４６：ＳＯ
Ｇ層、Ｓ11，Ｄ11，Ｓ12，Ｄ12，Ｓ21，Ｄ21，Ｓ22，Ｄ
22：不純物ドープ領域。
Claims (3)
- 【請求項１】半導体基板の表面に所望の開口部を有する
レジスト層を形成する工程と、 前記レジスト層をマスクとする不純物イオン注入処理に
より前記半導体基板の表面に前記開口部に対応する第１
の不純物ドープ領域を形成する工程と、 前記半導体基板の表面に流動性ガラス材を塗布し、硬化
させることにより前記開口部を埋めるガラス層を形成す
る工程と、 前記レジスト層をその上に残存するガラス材と共に除去
する工程と、 前記ガラス層をマスクとする不純物イオン注入処理によ
り前記半導体基板の表面に第２の不純物ドープ領域を形
成する工程とを含む半導体装置の製法。 - 【請求項２】 前記レジスト層を形成した後前記レジス
ト層をマスクとする不純物イオン注入処理を行なう前に
前記レジスト層に対して遠紫外線照射によるキュア処理
を施すことを特徴とする請求項１記載の半導体装置の製
法。 - 【請求項３】半導体基板の表面に所望の開口部を有する
レジスト層を形成する工程と、 前記レジスト層をマスクとする不純物イオン注入処理に
より前記半導体基板の表面に前記開口部に対応する第１
の不純物ドープ領域を形成する工程と、 前記半導体基板の表面に流動性ガラス材を塗布し、硬化
させることにより前記開口部及びレジスト層を覆う第１
のガラス層を形成する工程と、 前記第１のガラス層をエッチバックして前記開口部を埋
めるように前記第１のガラス層の一部を第２のガラス層
として残存させる工程と、 前記レジスト層を除去する工程と、 前記第２のガラス層をマスクとする不純物イオン注入処
理により前記半導体基板の表面に第２の不純物ドープ領
域を形成する工程とを含む半導体装置の製法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8071482A JPH09246400A (ja) | 1996-03-02 | 1996-03-02 | 半導体装置の製法 |
| TW086102406A TW363207B (en) | 1996-03-02 | 1997-02-27 | Manufacture of semiconductor device with self-aligned doping |
| US08/808,241 US5731214A (en) | 1996-03-02 | 1997-02-28 | Manufacture of semiconductor device with self-aligned doping |
| KR1019970006825A KR100243071B1 (ko) | 1996-03-02 | 1997-02-28 | 자체 정합 도핑방식의 반도체 장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8071482A JPH09246400A (ja) | 1996-03-02 | 1996-03-02 | 半導体装置の製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09246400A true JPH09246400A (ja) | 1997-09-19 |
Family
ID=13461915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8071482A Pending JPH09246400A (ja) | 1996-03-02 | 1996-03-02 | 半導体装置の製法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5731214A (ja) |
| JP (1) | JPH09246400A (ja) |
| KR (1) | KR100243071B1 (ja) |
| TW (1) | TW363207B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990057085A (ko) * | 1997-12-29 | 1999-07-15 | 구본준 | 반도체 소자의 웰 형성방법 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5854101A (en) * | 1997-04-04 | 1998-12-29 | Powerchip Semiconductor Corporation | Low mask count CMOS process with inverse-T gate LDD structure |
| US5958630A (en) * | 1997-12-30 | 1999-09-28 | Kabushiki Kaisha Toshiba | Phase shifting mask and method of manufacturing the same |
| US6235545B1 (en) | 1999-02-16 | 2001-05-22 | Micron Technology, Inc. | Methods of treating regions of substantially upright silicon-comprising structures, method of treating silicon-comprising emitter structures, methods of forming field emission display devices, and cathode assemblies |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4578859A (en) * | 1984-08-22 | 1986-04-01 | Harris Corporation | Implant mask reversal process |
| US4600445A (en) * | 1984-09-14 | 1986-07-15 | International Business Machines Corporation | Process for making self aligned field isolation regions in a semiconductor substrate |
| US4558508A (en) * | 1984-10-15 | 1985-12-17 | International Business Machines Corporation | Process of making dual well CMOS semiconductor structure with aligned field-dopings using single masking step |
| US4767721A (en) * | 1986-02-10 | 1988-08-30 | Hughes Aircraft Company | Double layer photoresist process for well self-align and ion implantation masking |
| US4764477A (en) * | 1987-04-06 | 1988-08-16 | Motorola, Inc. | CMOS process flow with small gate geometry LDO N-channel transistors |
| US4956306A (en) * | 1988-11-03 | 1990-09-11 | Harris Corporation | Method for forming complementary patterns in a semiconductor material while using a single masking step |
| JPH04343264A (ja) * | 1991-05-21 | 1992-11-30 | Nec Corp | 半導体装置の製造方法 |
-
1996
- 1996-03-02 JP JP8071482A patent/JPH09246400A/ja active Pending
-
1997
- 1997-02-27 TW TW086102406A patent/TW363207B/zh not_active IP Right Cessation
- 1997-02-28 KR KR1019970006825A patent/KR100243071B1/ko not_active IP Right Cessation
- 1997-02-28 US US08/808,241 patent/US5731214A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990057085A (ko) * | 1997-12-29 | 1999-07-15 | 구본준 | 반도체 소자의 웰 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5731214A (en) | 1998-03-24 |
| TW363207B (en) | 1999-07-01 |
| KR970067622A (ko) | 1997-10-13 |
| KR100243071B1 (ko) | 2000-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4642878A (en) | Method of making MOS device by sequentially depositing an oxidizable layer and a masking second layer over gated device regions | |
| JP2774952B2 (ja) | 半導体素子の製造方法 | |
| KR100221063B1 (ko) | Mos 트랜지스터 및 그의 제조방법 | |
| US5858843A (en) | Low temperature method of forming gate electrode and gate dielectric | |
| JPS5913334A (ja) | 集積回路の酸化膜生成方法 | |
| JPH1126597A (ja) | 半導体装置の製造方法 | |
| JP2870485B2 (ja) | 半導体装置の製造方法 | |
| JPH09246400A (ja) | 半導体装置の製法 | |
| JPH0298143A (ja) | Ｌｄｄ構造ポリシリコン薄膜トランジスタの製造方法 | |
| KR0170436B1 (ko) | 모스트랜지스터 제조방법 | |
| JP3092634B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100209280B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| US6165856A (en) | Using an organic layer as an ion implantation mask when forming shallow source/drain region | |
| US6765263B2 (en) | Semiconductor device and method for fabricating the same | |
| JP3088547B2 (ja) | 半導体装置の製造方法 | |
| KR100511907B1 (ko) | 반도체 소자의 제조방법 | |
| KR100280527B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100192538B1 (ko) | 반도체 소자의 제조방법 | |
| JPH09139382A (ja) | 半導体装置の製造方法 | |
| KR0166888B1 (ko) | 박막트랜지스터 제조방법 | |
| KR950008259B1 (ko) | 반도체 소자의 엘디디(ldd) 제조 방법 | |
| KR0131178B1 (ko) | 반도체 메모리 장치의 캐패시터 제조방법 | |
| KR920009894B1 (ko) | 고압 반도체 소자의 제조방법 | |
| KR100192547B1 (ko) | 반도체 소자 및 그 제조방법 | |
| JPH05102181A (ja) | 高耐圧半導体装置の製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040512 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061205 |