JPH0322567A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＳＯＩ構造を有する半導体装置およびその製造
方法に関する。

〔従来の技術〕

ＳＯＩ構造は、半導体装置の動作の高速化および高集積
化を実現するのに有利な方法である。ここで、ＳＯｌ構
造とは絶縁基板上に形成されたシリコン薄膜にＭＯＳ｝
ランジスタのような機能素子を構戒するものである。一
般に、この機能素子は、絶縁基板−ヒ全面に−様に形成
されたシリコン膜をフォトリソグラフィ技術によって区
画分離されてできる多数のシリコン島（以下シリコンア
イランドとする）にそれぞれ形成され、各機能素子間は
絶縁分離される。そのため、ＳＯＩ構造の半導体装置は
、基板と素子間の浮遊容量を極めて小さくできる、寄生
素子を生しない等の利点を有し、動作の高速化および高
集積化が可能である。

〔発明が解決しようとする課題〕

しかしながら、集積度をあげるために、シリコンアイラ
ンド形成時は異方性の強いドライエッチングが用いられ
る。そのため、シリコンアイランド上面周縁部は鋭い直
角に近い形状となり、シリコンアイランド上面に他の膜
を推積させる時のステップカバレッジが悪くなる。

さらに、ＭＯＳＦＥＴ等のような機能素子を動作させる
ためにゲートに電圧を印加した場合、このシリコンアイ
ランド上面周縁部において電界集中を生し、ゲート絶縁
膜の絶縁破壊を起こすこともある。

本発明はＪ一記問題を鑑みてなされたもので、ステップ
力バレッジを向上させるとともに、ゲート絶縁膜の絶縁
破壊耐圧に優れたＳＯＩ構造の半導体装置とその製造方
法を提供することを目的とする。

〔課題を解決するための手段〕

本発明は上記目的を達或ずるために、 請求項ｌ記載の発明においては、絶縁層と、この絶縁層
上の所定位置に形成されたシリコン島とを備え、このシ
リコン島を活性領域に用いるＳＯＩ構造を有する絶縁ゲ
ート型の半導体装置において、前記シリコン島の周縁部
上端は、前記シリコン島の厚みが徐々に薄くなるように
所定の曲率をもつ曲面形状に形成されているという技術
的手段を採用し、 請求項５記載の発明においては、 半導体基板上に絶縁層を被着し、この絶縁層上の所定位
置にシリコン島を形成する第１の工程と、この第１の工
程の後に、熱酸化することにより、前記シリコン島の周
縁部上端を所定の曲率をもつ曲面形状に形成する第２・
．の工程と、この第２の工程の熱酸化により形成される
酸化膜を除去する第３の工程と、 この第３の工程の後に、絶縁物を被着して前記絶縁層を
平坦化する第４の工程と を含むことを特徴とする半導体装置の製造方法を提供す
る。

〔作用および効果〕

本発明によれば、ＳＯＩ構造の半導体装置において、そ
のシリコン島の周縁部上端はシリコン島の厚みが徐々に
薄くなるように所定の曲率をもつ曲面形状に形成されて
いるために、シリコン島周縁部でのステップカバレッジ
は向上し、さらに、このシリコン島に活性領域をもつ絶
縁ゲート型の半導体装置はシリコン島周縁部上端での電
界集中が緩和され、ゲート絶縁欣の絶縁破壊耐圧に優れ
るという優れた効果がある。

〔実施例〕

以下本発明を図に示す実施例について説明する。

第ｌ図ないし第３図には本発明の一実施例たるＳＯＩ構
造の薄膜ＭＯ　Ｓ　Ｆ　ＥＴを示し、第３図はその平面
図、第１図および第２図はそれぞれ第３図の１〜■線、
■一■線に沿う断面図である。

図において、絶縁基板１はＳｔ単結晶板１１上にドライ
酸化によりＳｉｎ２のフィールド絶縁膜１２を一面に形
成したもので、かかる絶縁基板１５ ６ 上に多数（うち一つを図示）のシリコンアイラント２が
形成されている。

上記シリコンアイランド２は約８０００人程度の厚さで
矩形をなし、不純物拡散により全体がＰ領域とされると
ともに上面の素子形成面２ａ内は二カ所でＮ″領域が形
成されてそれぞれドレイン２１およびソース２２になっ
ている。

ｌ記シリコンアイランド２の機能素子形成而２ａ面と、
アイランド２の側面２ｂ面とでなす上端エッジ部は滑ら
かな曲面で形成されている。また、２ａ面を除く周縁部
と絶縁基板１上には比較的厚い（約４０００人）スピン
オングラスのダ呉一絶縁膜３が形成され、該絶縁膜３の
上面は滑らかな曲面を呈して上記機能素子形成面２ａ上
へと連続している。

シリコンアイラント２上には上記機能素子形成面２ａに
接してＳｉＯｚのゲー１・絶縁膜４が形成され、さらに
これの上の、上記ドレイン２ｌとソース２２間位置に、
多結晶Ｓｉのゲート膜５が形成してある。さらにこれら
を覆ってＢＰＳＧ膜よりなる層間絶縁膜６が形成され、
トレイン電極膜７、ソース電極膜８、ゲート電極膜９が
上記層間絶縁膜６を貫通してそれぞれ上記ドレイン２１
、ソース２２、およびゲート膜５に接続してある。

上記ケート絶縁膜４は、滑らかな萌線で形成されるシリ
コンアイランド２の上に形成されるためにステップ力バ
レッジはよく、また、シリコンアイランド２上面周縁部
での電界集中を緩和するためにこのＭＯ　Ｓ　Ｆ　ＥＴ
のゲー１〜絶縁膜４の絶縁破壊を防止することができる
。

次に、上記半導体装置の製造方法を第４図に徒って説明
する。

Ｓｉ単結晶板１ｌの表面をドライ酸化してフィールド絶
縁膜１２を形成した絶縁基板１上に、多結晶Ｓｉ膜１０
をほぼ１００００人の厚さに形或ずる（第４図（ａ））
。シリコンアイランドを形成する部分のみレジスｌ−Ｒ
ｌを形成してマスキングし（第４図（ｂ）Ｌ　　ドライ
エッチング等の異方性エッチングによりパターニングし
た後、レジストＲｌを除去する（第４図（Ｃ））。

異方性エッチングは絶縁基板１面に対して垂直にエッチ
ングがなされるため、小面積の基板１上に分離されたシ
リコンアイランド２を多数効率的に形成することができ
るが、図のＡ部、Ｂ部に示す如く、その端縁に直角のコ
ーナ部が生じる。そこで、かかるアイランド２上に直接
ゲート絶縁膜等を形成すると、上記コーナ部で膜厚が薄
くなり、絶縁性が低下する。

しかして、本発明においては、シリコンアイランド２を
形成した基板ｌ全面に約１２００゜Ｃで６時間程度のド
ライ酸化を施し、Ｓｉｎ２による絶縁膜２３を形成する
（第４図（ｄ））。該絶縁膜２３は膜厚が４０００人程
度であり、その上面は直角に屈曲することのない滑らか
な曲面である。なお、このドライ酸化の間にシリコンア
イランド２はその膜厚が２０００大ほど低減する。

その後、ふっ酸系エッチング液で前記絶縁膜２３のエッ
チングを行い、前記絶縁膜２３を除去する。この工程に
よりシリコンアイランド２の上面周縁部は滑らかな曲面
となる。

しかし、下面周縁部では、第４図（ｅ）においてＢ′部
に示すように、エッチング液によってフィールド酸化膜
１２が、シリコンアイランド２の下部に潜り込むような
形で失われてしまう。このままでは、このＢ′部におい
て電界集中を生して、絶縁破壊を起こす原因となってし
まう。

そこで、この上にスピンオングラスを例えばスピンコー
トによって塗布する。スピンオングラスに含まれる揮発
性分が蒸発すると第４図（ｆ）に示すような形状のダξ
一酸化膜３が形成される。このダ５一酸化膜３を、再び
ぶつ酸によってエッチングし、第４図（ｇ）に示す程度
にエッチングされたところでエッチングを終了する。す
なわち、シリコンアイランド２の下面周縁部のエッチン
グ液による窪みはスピンオングラスで埋め込まれており
、さらにスピンオングラスによるダミー絶縁膜３は適度
な厚みを持つために、この部分における電界集中は緩和
されることになる。

その後、ドライ酸化によりゲート絶縁膜４を形成する。

（第ｄ図（ｈ））。ゲー１・絶縁膜４は、−１二記９ １０ ダミー絶縁膜３及びシリコンアイランド２の滑らかな曲
線の上に形成されるため、上述したように、良好なステ
ップカハレッジを実現ずることができ、また素子形成後
の電界集中をなくしゲート絶縁破壊耐圧の高い素子を得
ることができる。

その後、シリコンアイランド２上方よりＡｓをイオン注
文してソース２２、ドレイン２１を形成し、ゲート膜５
．層開絶縁膜６を通常の方法によって形成し、所定の配
線すなわちドレイン電極膜７．ソース電極膜８，ゲート
電極膜９を形成して、第１図ないし第３図に示した半導
体装置が製造される。

なお、上記ダミー絶縁膜３は絶縁基板全面に形成する必
要は必ずしもなく、シリコンアイランドの周縁部のみで
も良い。もちろん、基板全面に形成すれば、さらに良好
な絶縁性が得られる。

また、上記ダミー絶縁膜３は、スピンオングラス膜に限
られるものではなく、例えばＣＶＤによって形成される
ものでもよい。また、その材質もＳｉ○２を主威分にす
るものに限らず、例えば窒化珪素系のものでもよい。

【図面の簡単な説明】

第１図ないし第４図は本発明の一実施例を示し、第１図
および第２図は薄膜ＭＯＳＦＥＴの断面レ１で、それぞ
れ第３図のＩ−１線、■−■線に沿う断面図、第３図は
眉間絶縁層を除いた平面図、第４図は製造工程を示す断
面図である。 １・・・絶縁基板，２・・・シリコンアイランド　２ａ
・・・機能素子形成面．３・・・ダ多一絶縁膜５　４・
・・ゲート絶縁膜（膜層）．２３・・・絶縁膜

Claims (6)

【特許請求の範囲】
1. （１）絶縁層と、この絶縁層上の所定位置に形成された
   シリコン島とを備え、このシリコン島を活性領域に用い
   るＳＯＩ構造を有する絶縁ゲート型の半導体装置におい
   て、前記シリコン島の周縁部上端は、前記シリコン島の
   厚みが徐々に薄くなるように所定の曲率をもつ曲面形状
   に形成されていることを特徴とする半導体装置。
2. （２）前記所定位置を除く前記絶縁層上面は、所定の厚
   みで被着された絶縁物によって平坦化されていることを
   特徴とする請求項１記載の半導体装置。
3. （３）前記絶縁物の所定の厚みは、前記シリコン島周縁
   部において、前記絶縁物が前記シリコン島周縁部の曲面
   形状に滑らかに連なる厚みであることを特徴とする請求
   項２記載の半導体装置。
4. （４）前記絶縁物はスピンオングラス層を塗布したもの
   であることを特徴とする請求項２または３に記載の半導
   体装置。
5. （５）半導体基板上に絶縁層を被着し、この絶縁層上の
   所定位置にシリコン島を形成する第１の工程と、 この第１の工程の後に、熱酸化することにより、前記シ
   リコン島の周縁部上端を所定の曲率をもつ曲面形状に形
   成する第２の工程と、 この第２の工程の熱酸化により形成される酸化膜を除去
   する第３の工程と、 この第３の工程の後に、絶縁物を被着して前記絶縁層を
   平坦化する第４の工程と を含むことを特徴とする半導体装置の製造方法。
6. （６）前記第４の工程は、スピンオングラス層を塗布す
   る工程であることを特徴とする請求項５記載の半導体装
   置の製造方法。