JP2570992B2 - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JP2570992B2 JP2570992B2 JP5280564A JP28056493A JP2570992B2 JP 2570992 B2 JP2570992 B2 JP 2570992B2 JP 5280564 A JP5280564 A JP 5280564A JP 28056493 A JP28056493 A JP 28056493A JP 2570992 B2 JP2570992 B2 JP 2570992B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- layer
- pedestal
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置の
製造方法に関し、特に配線形成および多層配線接続方法
を実施する半導体集積回路装置の製造方法に関するもの
である。
製造方法に関し、特に配線形成および多層配線接続方法
を実施する半導体集積回路装置の製造方法に関するもの
である。
【０００２】
【従来の技術】従来の技術としては、例えば特許公開昭
６２−３９０２７号がある。これには、図４（ａ）〜
（ｄ）および図５（ｅ）〜（ｇ）に示すように、通常の
ＭＯＳＦＥＴ製造方法により、シリコン基板（１）を選
択的に酸化して厚い素子間を分離するシリコン酸化膜
（２）を形成した後、薄いゲート酸化膜（３）を形成し
多結晶シリコンよりなるゲート電極（４）及び多結晶シ
リコンよりなる配線（５）を同時に形成する。次にトラ
ンジスタのソース、ドレイン領域（６）を形成するため
のイオン注入を行ないソースおよびドレイン拡散層
（６）を形成する。
６２−３９０２７号がある。これには、図４（ａ）〜
（ｄ）および図５（ｅ）〜（ｇ）に示すように、通常の
ＭＯＳＦＥＴ製造方法により、シリコン基板（１）を選
択的に酸化して厚い素子間を分離するシリコン酸化膜
（２）を形成した後、薄いゲート酸化膜（３）を形成し
多結晶シリコンよりなるゲート電極（４）及び多結晶シ
リコンよりなる配線（５）を同時に形成する。次にトラ
ンジスタのソース、ドレイン領域（６）を形成するため
のイオン注入を行ないソースおよびドレイン拡散層
（６）を形成する。
【０００３】その後、多結晶シリコンのゲート電極
（４）及び配線（５）と後述する下層金属配線層（９）
との層間絶縁膜である酸化膜（７）を堆積する。次に台
形導電体物質（１５）を形成し、この上に下層金属配線
（９）を形成してこれを選択的エッチングし、さらに層
間絶縁膜（１０）を堆積する。次に、レジスト（１６）
を塗布後、レジスト（１６）と層間の絶縁膜（１０）の
選択比を１：１にしてエッチングを行い平坦化を行った
後、さらに台状導電体物質（１５）上の下層金属配線
（９）の上部が露出するまでエッチングを行った後、上
層金属配線（１２）を形成する。
（４）及び配線（５）と後述する下層金属配線層（９）
との層間絶縁膜である酸化膜（７）を堆積する。次に台
形導電体物質（１５）を形成し、この上に下層金属配線
（９）を形成してこれを選択的エッチングし、さらに層
間絶縁膜（１０）を堆積する。次に、レジスト（１６）
を塗布後、レジスト（１６）と層間の絶縁膜（１０）の
選択比を１：１にしてエッチングを行い平坦化を行った
後、さらに台状導電体物質（１５）上の下層金属配線
（９）の上部が露出するまでエッチングを行った後、上
層金属配線（１２）を形成する。
【０００４】
【発明が解決しようとする課題】従来の半導体装置は、
以上のような製造方法で作成されていたものであるが、
台状導電体層を形成するに当り、高価なスパッタもしく
はＣＶＤ装置を使用する必要があることと台状に加工す
る際に台状導電体物質と下地ＳｉＯ2 との選択比が充分
取れないために加工が困難であるという問題があった。
以上のような製造方法で作成されていたものであるが、
台状導電体層を形成するに当り、高価なスパッタもしく
はＣＶＤ装置を使用する必要があることと台状に加工す
る際に台状導電体物質と下地ＳｉＯ2 との選択比が充分
取れないために加工が困難であるという問題があった。
【０００５】
【課題を解決するための手段】本発明は、上記課題を解
決するためのもので、異なる層からなる金属配線層を接
続する方法において、接続すべき位置にポリイミドから
なる有機膜絶縁体で台座を形成した後、最下層の拡散層
及び多結晶シリコンとの電気的接続のためのコンタクト
ホールを形成した後、この台座を下層配線となるべき金
属膜覆い、この金属膜を選択的にエッチングして下層配
線層を形成する工程と、上記下層配線層を絶縁膜で覆
い、その後この絶縁膜を上記台座部上に下層金属配線が
露出するまで研磨を行ない平坦化する工程と、上記台座
部上の露出した下層金属配線上に上層金属膜を形成し、
選択エッチングにより上層金属配線を形成する工程を含
むことを特徴とする半導体集積回路装置の製造方法であ
る。
決するためのもので、異なる層からなる金属配線層を接
続する方法において、接続すべき位置にポリイミドから
なる有機膜絶縁体で台座を形成した後、最下層の拡散層
及び多結晶シリコンとの電気的接続のためのコンタクト
ホールを形成した後、この台座を下層配線となるべき金
属膜覆い、この金属膜を選択的にエッチングして下層配
線層を形成する工程と、上記下層配線層を絶縁膜で覆
い、その後この絶縁膜を上記台座部上に下層金属配線が
露出するまで研磨を行ない平坦化する工程と、上記台座
部上の露出した下層金属配線上に上層金属膜を形成し、
選択エッチングにより上層金属配線を形成する工程を含
むことを特徴とする半導体集積回路装置の製造方法であ
る。
【０００６】
【作用】本発明による半導体装置の製造方法において
は、台状物質をポリイミドからなる有機絶縁体で構成す
ることにより、安価でかつ台状絶縁体を形成するとき
に、下地ＳｉＯ2 との選択比を充分取ることができるも
のである。なお、ここで選択比とは、ポリイミドからな
る、有機絶縁体で構成される台状絶縁体を選択エッチン
グで形成する場合において、ポリイミドと下地ＳｉＯ2
との選択比のことである。
は、台状物質をポリイミドからなる有機絶縁体で構成す
ることにより、安価でかつ台状絶縁体を形成するとき
に、下地ＳｉＯ2 との選択比を充分取ることができるも
のである。なお、ここで選択比とは、ポリイミドからな
る、有機絶縁体で構成される台状絶縁体を選択エッチン
グで形成する場合において、ポリイミドと下地ＳｉＯ2
との選択比のことである。
【０００７】
【実施例】本発明の実施例について図面を参照して説明
する。
する。
【実施例１】図１および図２の（ａ）〜（ｅ）は本発明
の第１実施例による半導体集積回路装置の製造方法の各
工程を模式的に示した断面図である。本実施例の製造方
法において、図１（ａ）に示すように、シリコン基板
（１）を選択的に酸化して厚い素子間分離酸化膜である
シリコン酸化膜（２）を形成した後、薄いゲート酸化膜
（３）を形成し多結晶シリコンよりなるゲート電極
（４）及び多結晶シリコンの配線（５）を同時に形成す
る。次にトランジスタのソース、ドレイン領域を形成す
るためのイオン注入を行ないソースおよびドレイン拡散
層（６）を形成する。その上に層間絶縁膜（７）を形成
するもので、多結晶シリコン（４）、（５）および層間
絶縁膜（７）までは通常のＭＯＳＦＥＴ製作工程であ
る。
の第１実施例による半導体集積回路装置の製造方法の各
工程を模式的に示した断面図である。本実施例の製造方
法において、図１（ａ）に示すように、シリコン基板
（１）を選択的に酸化して厚い素子間分離酸化膜である
シリコン酸化膜（２）を形成した後、薄いゲート酸化膜
（３）を形成し多結晶シリコンよりなるゲート電極
（４）及び多結晶シリコンの配線（５）を同時に形成す
る。次にトランジスタのソース、ドレイン領域を形成す
るためのイオン注入を行ないソースおよびドレイン拡散
層（６）を形成する。その上に層間絶縁膜（７）を形成
するもので、多結晶シリコン（４）、（５）および層間
絶縁膜（７）までは通常のＭＯＳＦＥＴ製作工程であ
る。
【０００８】次に、図１（ｂ）に示すように、全面にポ
リイミドから成る有機絶縁体をスピン塗布法により塗布
し、将来第１層配線と第２配線との接続点となるべきと
ころである、台状絶縁体（８）のみ残し不要な部分を、
Ｏ2 またはＯ2 ＋ＣＦ4 ガスを使用したプラズマエッ
チングにて除去する。台状絶縁体は、例えばポリイミド
である。この時台状絶縁体（８）の高さは少なくとも前
項までに生じた段差のもっとも高い部分より高くなって
いる必要がある。
リイミドから成る有機絶縁体をスピン塗布法により塗布
し、将来第１層配線と第２配線との接続点となるべきと
ころである、台状絶縁体（８）のみ残し不要な部分を、
Ｏ2 またはＯ2 ＋ＣＦ4 ガスを使用したプラズマエッ
チングにて除去する。台状絶縁体は、例えばポリイミド
である。この時台状絶縁体（８）の高さは少なくとも前
項までに生じた段差のもっとも高い部分より高くなって
いる必要がある。
【０００９】次に、図１（ｃ）に示すように拡散層
（６）との接続をするためのコンタクトホールを開口
し、全面に第１層配線と成るべき金属膜をスパッタ法等
により体積させ、これを選択的エッチングをして第一層
配線層（９）を形成する。次に、図２（ｄ）に示すよう
に、層間絶縁膜（１０）として例えば酸化膜をＣＶＤ法
により全面に体積させる。このとき酸化膜の厚さは前項
までに生じた段差のもっとも高い部分より厚く積む必要
がある。次に、図２（ｅ）に示すように、ＣＭＰ（Ｃｈ
ｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉ
ｎｇ）法により、層間絶縁膜（１０）を平坦化しながら
エッチングしていき、台状絶縁体（８）上の第１配線層
（９）上部が露出するまで行い、第２配線層（１１）と
なる金属膜を堆積させたあと選択的エッチングにより第
２配線層（１１）を形成する。
（６）との接続をするためのコンタクトホールを開口
し、全面に第１層配線と成るべき金属膜をスパッタ法等
により体積させ、これを選択的エッチングをして第一層
配線層（９）を形成する。次に、図２（ｄ）に示すよう
に、層間絶縁膜（１０）として例えば酸化膜をＣＶＤ法
により全面に体積させる。このとき酸化膜の厚さは前項
までに生じた段差のもっとも高い部分より厚く積む必要
がある。次に、図２（ｅ）に示すように、ＣＭＰ（Ｃｈ
ｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉ
ｎｇ）法により、層間絶縁膜（１０）を平坦化しながら
エッチングしていき、台状絶縁体（８）上の第１配線層
（９）上部が露出するまで行い、第２配線層（１１）と
なる金属膜を堆積させたあと選択的エッチングにより第
２配線層（１１）を形成する。
【００１０】以上のように本実施例の製造方法では、ポ
リイミドから成る台状絶縁体（８）物質上に第１配線層
（９）を形成し、この上に層間膜となる絶縁体を形成
し、この絶縁体を平坦化しながら台状絶縁体（８）上の
第１配線層（９）を露出させ、この上に第２配線層（１
１）を形成することを特徴としており、配線の断線、短
絡を防止できるだけでなく、その製造方法において安価
なコスト、製法を提供できるものである。
リイミドから成る台状絶縁体（８）物質上に第１配線層
（９）を形成し、この上に層間膜となる絶縁体を形成
し、この絶縁体を平坦化しながら台状絶縁体（８）上の
第１配線層（９）を露出させ、この上に第２配線層（１
１）を形成することを特徴としており、配線の断線、短
絡を防止できるだけでなく、その製造方法において安価
なコスト、製法を提供できるものである。
【００１１】
【実施例２】また、図３に示すように、配線層が３層の
場合においても同様に、第２配線層（１１）と第３配線
層（１４）との接続においてもその接続部分に台状絶縁
体（１２）をおいて適用可能である。なお、シリコン基
板（１）に第２配線層（１１）を形成するまでについて
は、実施例１と同様である。
場合においても同様に、第２配線層（１１）と第３配線
層（１４）との接続においてもその接続部分に台状絶縁
体（１２）をおいて適用可能である。なお、シリコン基
板（１）に第２配線層（１１）を形成するまでについて
は、実施例１と同様である。
【００１２】
【発明の効果】以上のように、本発明にかかる半導体装
置の製造方法によれば、第１層と第２層配線層を接続す
る部分にポリイミドから成る台状絶縁体物質を形成し、
この台状絶縁体物質上に第１層配線層を形成した後、こ
れを覆って層間膜と成る酸化膜を形成し、この酸化膜を
平坦化するとともに第１層配線を露出させ、この上に、
第２層配線層を形成して第２層配線層の断線、短絡を防
止できるとともに、その製法が極めて簡便である効果が
ある。つまり、半導体装置の異なる配線層間の接続方法
において、簡便かつ安定的に配線間接続を可能とするも
ので、特に、サブミクロン或は、ハーフミクロンレベル
のＬＳＩにおいて特に有効となるものである。
置の製造方法によれば、第１層と第２層配線層を接続す
る部分にポリイミドから成る台状絶縁体物質を形成し、
この台状絶縁体物質上に第１層配線層を形成した後、こ
れを覆って層間膜と成る酸化膜を形成し、この酸化膜を
平坦化するとともに第１層配線を露出させ、この上に、
第２層配線層を形成して第２層配線層の断線、短絡を防
止できるとともに、その製法が極めて簡便である効果が
ある。つまり、半導体装置の異なる配線層間の接続方法
において、簡便かつ安定的に配線間接続を可能とするも
ので、特に、サブミクロン或は、ハーフミクロンレベル
のＬＳＩにおいて特に有効となるものである。
【図１】 本発明の第１実施例による半導体集積回路装
置の製造方法の工程（ａ）〜（ｃ）を示す断面図
置の製造方法の工程（ａ）〜（ｃ）を示す断面図
【図２】 本発明の第１実施例による半導体集積回路装
置の製造方法の図１に続く工程（ｄ）〜（ｅ）を示す断
面図
置の製造方法の図１に続く工程（ｄ）〜（ｅ）を示す断
面図
【図３】 本発明の第２の実施例を示す断面図
【図４】 従来方法の（ａ）〜（ｄ）の工程を示す断面
図
図
【図５】 従来方法の図４に続く（ｅ）〜（ｇ）の工程
を示す断面図
を示す断面図
１ シリコン基板 ２ シリコン酸化膜 ３ ゲート酸化膜 ４ 多結晶シリコン（ゲート電極） ５ 多結晶シリコン（配線） ６ 拡散層 ７ 層間絶縁膜 ８ 台状絶縁体（ポリイミド） ９ 第１層配線層 １０ 層間絶縁膜（酸化膜） １１ 第２層配線層 １２ 台状絶縁体（ポリイミド） １３ 層間絶縁膜（酸化膜） １４ 第３層配線層 １５ 台状導電体 １６ レジスト
Claims (2)
- 【請求項１】 異なる層からなる金属配線層を接続する
方法において、接続すべき位置にポリイミドからなる有
機膜絶縁体で台座を形成した後、最下層の拡散層及び多
結晶シリコンとの電気的接続のためのコンタクトホール
を形成した後、この台座を下層配線となるべき金属膜で
覆い、この金属膜を選択的にエッチングして下層配線層
を形成する工程と、上記下層配線層を絶縁膜で覆い、そ
の後この絶縁膜を上記台座部上に下層金属配線が露出す
るまで研磨を行ない平坦化する工程と、上記台座部上の
露出した下層金属配線上に上層金属膜を形成し、選択エ
ッチングにより上層金属配線を形成する工程を含むこと
を特徴とする半導体集積回路装置の製造方法。 - 【請求項２】 絶縁膜を上記台座部上に下層金属配線が
露出するまで研磨を行ない平坦化する工程を、ＣＭＰ
（Ｃｈｅｍｉｃａｌ ＭｅｃｈａｎｉｃａｌＰｏｌｉｓ
ｈｉｎｇ）技術により行うことを特徴とする請求項１に
記載の半導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5280564A JP2570992B2 (ja) | 1993-10-14 | 1993-10-14 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5280564A JP2570992B2 (ja) | 1993-10-14 | 1993-10-14 | 半導体集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07115129A JPH07115129A (ja) | 1995-05-02 |
| JP2570992B2 true JP2570992B2 (ja) | 1997-01-16 |
Family
ID=17626795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5280564A Expired - Lifetime JP2570992B2 (ja) | 1993-10-14 | 1993-10-14 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2570992B2 (ja) |
-
1993
- 1993-10-14 JP JP5280564A patent/JP2570992B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07115129A (ja) | 1995-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2740050B2 (ja) | 溝埋込み配線形成方法 | |
| JPH01503021A (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
| KR100267408B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3240725B2 (ja) | 配線構造とその製法 | |
| US6849521B2 (en) | Method for manufacturing a semiconductor device | |
| US6204096B1 (en) | Method for reducing critical dimension of dual damascene process using spin-on-glass process | |
| US20030064553A1 (en) | Method of producing semiconductor device and its structure | |
| JP2001176965A (ja) | 半導体装置及びその製造方法 | |
| JP2570992B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS6070743A (ja) | 半導体装置の製造方法 | |
| JP2000003961A (ja) | 集積回路およびその製造方法 | |
| JPS63211672A (ja) | 半導体集積回路装置 | |
| JP2872086B2 (ja) | 半導体装置の製造方法 | |
| US6835615B2 (en) | Method of manufacturing buried gate MOS semiconductor device having PIP capacitor | |
| KR100299332B1 (ko) | 반도체 소자의 층간 절연막 제조 방법 | |
| JP3466796B2 (ja) | 半導体装置の製造方法 | |
| KR100230731B1 (ko) | 반도체 디바이스의 콘택 구조 및 그 제조방법 | |
| JP2950620B2 (ja) | 半導体装置 | |
| JPS63299142A (ja) | 多層配線構造を有する半導体装置の製造方法 | |
| JP2000031489A (ja) | 半導体装置の製造方法 | |
| JPH11307636A (ja) | 半導体装置の製造方法および半導体装置 | |
| KR100678008B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR20040011875A (ko) | 반도체 장치의 배선 형성 방법 | |
| JPH06236931A (ja) | 配線構造及びその製造方法 | |
| JPH05166941A (ja) | 半導体セルフアライン・コンタクト構造および製造方法 |