JPH11307636A

JPH11307636A - 半導体装置の製造方法および半導体装置

Info

Publication number: JPH11307636A
Application number: JP3892999A
Authority: JP
Inventors: Yoshimichi Kobori; 悦理小堀
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1998-02-19
Filing date: 1999-02-17
Publication date: 1999-11-05

Abstract

(57)【要約】【課題】ＣＭＰ法を用いることなくデュアルダマシン
構造の配線を形成する。【解決手段】図１Ａに示すように、ＳｉＯ₂層２の上
の銅薄膜１１の厚みｔ１よりやや深い位置まで、酸素イ
オンが達する条件で、上面から酸素をイオン注入する。
これにより、図１Ｂに示すように、ＳｉＯ₂層２の上の
銅薄膜１１および、第１配線部１８、第２配線部１９の
上層部の銅薄膜は酸化され、酸化層１３が形成される。
酸化銅は比誘電率が高いので、第１配線部１８と第２配
線部１９は絶縁され、容易に信頼性の高い配線構造を得
ることが可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法およびこれを用いた半導体装置に関し、特に、製造
工程の簡略化に関する。

【０００２】

【従来技術】半導体装置の微細化、高集積化に伴い、近
年、図７に示すような上部メタル配線８ａ，８ｂが絶縁
層内に埋め込まれたデュアルダマシン（Dual-Damascen
e)構造の製造方法が知られている。デュアルダマシン構
造を採用することにより、特に、銅等のエッチングが困
難な材料を用いた配線が可能となる。

【０００３】デュアルダマシン構造の配線の製造方法に
ついて、図８を用いて説明する。まず、ＳｉＯ₂層２の
上に、コンタクトホール形成用のレジストパターンを形
成しこれをマスクとしてＳｉＯ₂層２のエッチングを行
い、コンタクトホールを形成する。続いて、溝形成用の
レジストパターンを形成して同様にエッチングを行う。
これにより、図８Ａに示すように、第１配線部用の溝６
ａ、コンクタトホール４ａ、第２配線部用の溝６ｂおよ
びコンクタトホール４ｂが形成される。図８Ｂは図８Ａ
矢印Ａ方向からの矢視図を示す。

【０００４】つぎに、銅薄膜をメッキ法を用いて、全面
に堆積させる。これにより、図８Ｃに示すように、溝６
及びコンタクトホール４が銅薄膜１１で埋められるとと
もに、ＳｉＯ₂層２の上面が銅薄膜１１で覆われる。

【０００５】つぎに、化学的機械研磨法（ＣＭＰ法）を
用いて、溝６及びコンタクトホール４内以外に形成され
た銅薄膜１１を除去する。これにより、図７に示すよう
に、第１配線部１８と第２配線部１９が絶縁される。

【０００６】

【発明が解決しようとする課題】しかしながら、上記製
造方法においては、前記第１配線部１８と第２配線部１
９間の絶縁のために、ＣＭＰ法は必須であり、ＣＭＰ法
を用いないと絶縁が不可能であるという問題があった。
したがって、ＣＭＰ装置が別途必要となる。特に、ＣＭ
Ｐ法においては、薬品および研磨材を適切に選択する必
要があるので、新たな金属を用いて配線層を形成する場
合には、その研究に多大な時間や経費が必要となる。

【０００７】本発明は上記問題を解決し、ＣＭＰ法を用
いることなく、複数の配線パターンの間を絶縁すること
ができる半導体装置の製造方法を提供することを目的と
する。

【０００８】

【課題を解決するための手段】本発明の請求項１にかか
る半導体装置の製造方法においては、基板表面に第１の
絶縁層を形成する工程と、前記第１の絶縁層表面に、互
いに離間して複数の第１配線層用溝を形成する工程と、
前記第１配線層用溝を埋めるとともに、前記第１の絶縁
層を覆うように第１配線層用の導電性層を形成する工程
と、前記導電性層の上面から酸素をイオン注入すること
により、前記導電性層の一部を酸化して第２の絶縁層を
形成し、第１配線層用溝内の前記導電性層を電気的に絶
縁分離し第１配線層を形成する工程とを含むことを特徴
とする。

【０００９】かかる構成によれば、複数の配線用溝を埋
めるとともに、前記第１の絶縁層を覆う導電性層の上面
から酸素をイオン注入することにより、前記導電性層の
一部を酸化して前記第１配線層の配線パターン間を電気
的に絶縁する。したがって、前記導電性層を除去するこ
となく、前記第１配線層の配線パターン間を絶縁するこ
とができる。このため、特別のエッチング液を用いるこ
となく容易に信頼性の高い配線形成が可能となる。

【００１０】本発明の請求項２では、請求項１の半導体
装置の製造方法において、前記第１の絶縁層の形成工程
は、素子形成のなされた半導体基板表面に第１の絶縁層
を形成する工程であり、さらに、前記導電性層の形成工
程に先立ち、前記第１配線層用溝の底部に、前記半導体
基板表面にコンタクトするようにコンタクト孔を形成す
る工程を含むことを特徴とする。

【００１１】かかる方法によれば、いわゆるヂュアルダ
マシン構造の配線が極めて容易に行われる。

【００１２】本発明の請求項３では、請求項１または２
の半導体装置の製造方法において、前記酸素のイオン注
入工程では、前記第１配線層用溝の上縁より上の導電性
層が酸化する深さまで酸素イオンが注入されていること
を特徴とする。

【００１３】本発明の請求項４では、請求項１または２
の半導体装置の製造方法において、さらに、前記酸素の
イオン注入工程では、前記第１配線層の上層部が酸化す
る深さまで酸素イオンが注入されていることを特徴とす
る。

【００１４】本発明にかかる半導体装置の製造方法にお
いては、前記酸素のイオン注入は、前記第１配線層の上
層部が酸化するよう行われている。したがって、前記第
１の絶縁層表面よりも上に位置する導電性層を確実に酸
化することができる。これにより、前記第１配線層間を
確実に絶縁分離することができる。

【００１５】本発明の請求項５では、請求項１〜請求項
４のいずれかの半導体装置の製造方法において、前記第
２の絶縁層の上に、さらに第３の絶縁層を形成する工程
を含むことを特徴とする。

【００１６】本発明にかかる半導体装置の製造方法にお
いては、前記酸化された半導体層の上に、さらに絶縁層
が形成されている。したがって、より確実に前記第１配
線層の配線パターン間を絶縁することができる。

【００１７】本発明の請求項６では、請求項１〜請求項
４のいずれかの半導体装置の製造方法において、さらに
前記第２の絶縁層を、選択的に除去する除去工程と、さ
らにこの上層に、第３の絶縁層を形成する工程とを含む
ことを特徴とする。

【００１８】本発明の請求項７では、請求項６の半導体
装置の製造方法において、前記除去工程は、前記酸化さ
れた導電性層からなる第２の絶縁層と、酸化されずに残
った導電性層とのエッチング選択性によって前記第２の
絶縁層を選択的に除去する工程を含むことを特徴とす
る。

【００１９】本発明の請求項８では、請求項６の半導体
装置の製造方法において、前記除去工程は、化学的機械
研磨法（CMP）法を用いた除去工程を含むことを特徴と
する。

【００２０】本発明の請求項９では、請求項１〜請求項
８のいずれかの半導体装置の製造方法において、前記導
電性層は、金属層であることを特徴とする。

【００２１】本発明の請求項１０では、請求項１〜請求
項８のいずれかの半導体装置の製造方法において、前記
導電性層はアルミニウムであることを特徴とする。

【００２２】本発明の請求項１１では、請求項１〜請求
項８のいずれかの半導体装置の製造方法において、前記
導電性層は多結晶シリコン層であることを特徴とする。

【００２３】本発明の請求項１２では、請求項６の半導
体装置の製造方法において、前記導電性層は多結晶シリ
コン層であり、前記除去工程は、多結晶シリコンと酸化
シリコンとのエッチング選択性によって酸化シリコンを
選択的に除去する工程を含むことを特徴とする。

【００２４】本発明の請求項１３では、請求項６の半導
体装置の製造方法において、さらに前記第３の絶縁層表
面に、互いに離間する複数の第２配線層用溝を形成する
工程と、前記第２配線用溝を埋めるとともに、前記第３
の絶縁層を覆うように、配線用の第２の導電性層を形成
する工程と、前記第２の導電性層の上面から酸素をイオ
ン注入することにより、前記導電性層の一部を酸化して
第４の絶縁層を形成し、前記第２配線層用溝内の前記第
２の導電性層を電気的に絶縁し第２配線層を形成する工
程とを含むことを特徴とする。

【００２５】本発明の請求項１４では、請求項１３の半
導体装置の製造方法において、さらに、前記第２の導電
性層の形成工程に先立ち、前記第２配線層用溝の底部
に、前記半導体基板表面又は前記第１の配線層にコンタ
クトするように第２のコンタクト孔を形成する工程を含
むことを特徴とする。

【００２６】本発明の請求項１５にかかる半導体装置
は、半導体基板表面を覆う第１の絶縁層上面に埋め込み
配線された複数の離間した配線パターンからなる第１配
線層と、前記第１配線層の配線材料の酸化によって形成
され、前記第１配線層のパターンに当接するとともに、
前記第１の絶縁層を覆う非導電性層を備えたことを特徴
とする。

【００２７】本発明の半導体装置においては、前記第１
配線の材料が酸化された材料で構成された非導電性層で
あって、前記第１配線層のパターンに当接するととも
に、前記第１の絶縁層を覆う非導電体層を有する。した
がって、前記第１の絶縁層の上の非導電性層を除去する
ことなく、前記第１配線層のパターン間を絶縁すること
ができる。

【００２８】

【発明の実施の形態】図面を用いて、本発明の第１の実
施形態にかかる半導体装置の製造方法について説明す
る。この方法は、配線用溝の形成された基板表面に銅薄
膜１１を形成した後、イオン注入により配線溝以外の銅
薄膜１１を絶縁化することにより、配線層を形成したこ
とを特徴とするものである。製造に際してはまず、従来
と同様にして、図１Ａに示すように、ＣＶＤ法により素
子形成のなされたシリコン基板1表面を覆うように膜厚
１．７〜２．５μｍ程度のＳｉＯ₂層２を形成する。こ
こで、５はソース領域、７はドレイン領域、１０はゲー
ト電極である。そしてこのＳｉＯ₂層２に、フォトリソ
グラフィにより、前記ソース領域５および領域７にコン
タクトするように、開口径０．１５〜１．５μｍのコン
タクトホール４ａ、４ｂを形成する。続いて、それぞれ
このコンタクトホール４ａ、４ｂを含むように幅０．１
８〜２．０μｍ、深さ０．７〜１．７μｍの配線用溝６
ａ、６ｂを形成する。つぎに、図１Ｂに示すように、メ
ッキ法により、銅薄膜１１を全面に堆積させる。このと
き、通常はまず、メッキに先立ち、スパッタリング法に
より薄い銅薄膜を形成し、この銅薄膜上に電解メッキに
より銅薄膜を形成する。この時銅薄膜の膜厚はＳｉＯ₂
層２上で膜厚５００〜３０００ｎｍ程度となるように形
成する。そして、コンタクトホール内にボイドが形成さ
れるのを防ぐために、４５０〜５００℃、７０ＭＰａの
加圧雰囲気中で加熱する。これにより、図１Ｂに示すよ
うに、配線用溝６ａ、６ｂ及びコンタクトホール４ａ、
４ｂが銅薄膜１１で埋められるとともに、ＳｉＯ₂層２
の上面が銅薄膜１１で覆われる。

【００２９】この状態から、図１Ｂに示すように、Ｓｉ
Ｏ₂層２の上の銅薄膜１１の膜厚ｔ１よりやや深い位置
まで、酸素イオンが達する条件で、上面から酸素イオン
をイオン注入する。この時ドーズ量１×１０¹⁴〜１×１
０¹⁵ｃｍ^-2、注入エネルギー１〜２ＭｅＶとした。

【００３０】これにより、図１Ｃに示すように、ＳｉＯ
₂層２の上の銅薄膜１１および、第１配線部１８、第２
配線部１９の上層部の銅薄膜は酸化され、酸化銅層１３
が形成される。酸化銅は比誘電率が高いので（ε＝１
８．１）、第１配線部１８と第２配線部１９は絶縁され
る。このようにして、銅薄膜のエッチングを行うことな
く、配線パターンが形成され、デュアルダマシン構造の
配線が形成される。図１Ｃに示すように、ＳｉＯ₂層２
には、銅薄膜で構成された第１配線部１８、第２配線部
１９が形成されている。第１配線部１８は、プラグ９
ａ、第１メタル配線８ａを有する。第２配線部１９も同
様に、プラグ９ｂ、第２メタル配線８ｂを有する。ま
た、ＳｉＯ₂層２の上には、酸化銅で構成された酸化層
１３が形成されている。なお、第１メタル配線８ａ、第
２メタル配線８ｂの上層部については、ＳｉＯ₂層２の
上面よりやや深い位置まで酸化されている。

【００３１】このように、従来、第１メタル配線８ａ、
第２メタル配線８ｂ以外の銅薄膜１１を除去するのでは
なく、酸化させて絶縁体とすることにより、ＣＭＰ法を
用いた除去工程が不要となる。

【００３２】なお、前記実施の形態では、ＭＯＳＦＥＴ
のソース・ドレインへのコンタクト配線の形成方法につ
いて説明したが、このような基板表面へのコンタクトに
限定されることなく、電極配線や上層の配線等、あるい
はまた、絶縁性基板表面あるいはフィルムキャリアなど
への配線パターンの形成にも適用可能であることはいう
までもない。

【００３３】また、前記実施の形態ではプラグおよび配
線を同一材料で形成したが、これに限定されること無
く、第２の実施形態を図２に示すように、たとえばプラ
グを選択的気相成長法あるいはＣＶＤ法などによって形
成した多結晶シリコン層３９ａ、３９ｂで形成し、配線
領域をアルミニウムなどの金属薄膜３８ａ、３８ｂで形
成するようにしてもよい。

【００３４】そしてまた、より確実な絶縁をはかるため
に、第３の実施形態として、図３に示すように、酸化層
１３の上にさらに、膜厚１μｍ程度のＰＳＧ膜からなる
絶縁膜１５を形成してもよい。これにより、上面にさら
に配線を行うような場合でも、上層配線との間をより確
実に絶縁することができる。このようにして、図３に示
すように、デュアルダマシン構造の配線が形成される。

【００３５】また、本発明の第４の実施形態として、前
記第１の実施形態と同様にして図１Ｃに示したように酸
化層１３を形成し（図４Ａ）、この後、図４Ｂに示すよ
うに、銅に対して酸化銅がエッチング選択性をもつよう
なエッチング条件で酸化銅１３のみを選択的に除去す
る。ここではたとえば、エッチング液としてＮ-メチル
エタノールアミンを用いたウェットエッチングを用い
る。

【００３６】この後、図４Ｃに示すように新たに絶縁層
２０として膜厚１μｍのＢＰＳＧ膜を堆積する。このよ
うにして、膜質の良好な絶縁膜が形成される。この場
合、第１および第２の配線部１８、１９の第1メタル配
線および第2メタル配線８ａ、８ｂの表面がわずかに酸
化される程度の深さまでイオン注入しておくことによ
り、より完全で信頼性の高い絶縁分離が可能となる。ま
た、このような選択エッチングを用いることにより、Ｃ
ＭＰ法を用いる場合に比べて、エッチング除去が容易と
なる上、研磨液（エッチング液）の選択も容易である。
さらにまた、より確実な選択除去が可能となる。また、
アッシング法を用いるなど、ドライプロセスでの選択除
去も可能となり、素子領域の汚染を防止し、信頼性の高
い半導体装置を形成することが可能となる。

【００３７】このようにして、絶縁層２０の形成された
デュアルダマシン構造の配線基板は、表面が平坦でかつ
絶縁性も良好であり、図５に示すように更にこの上層に
同様のデュアルダマシン構造の配線を積層することも可
能である。

【００３８】図５は本発明の第５の実施形態の２層デュ
アルダマシン構造の配線を有する半導体装置を示す図で
ある。上層の配線構造の形成に際しては、図４に示した
ものと全く同様にして、絶縁層２０にコンタクトホール
１４ａ、１４ｂを形成するとともに第２層配線溝１６
ａ、１６ｂを形成し、銅メッキを行い、コンタクトホー
ル２９ａ、２９ｂおよび第２層配線溝２８ａ、２８ｂ内
に、銅薄膜を形成し、再び酸素のイオン注入により絶縁
膜２０上の銅薄膜を酸化して酸化層３０を形成し、第２
層配線のパターン分離を行う。このようにして極めて容
易に２層デュアルダマシン構造の配線を形成することが
可能となる。かかる構造によれば、表面が極めて平坦で
あるため、多層配線構造を形成しても極めて容易に信頼
性の高い半導体装置を得ることが可能となる。

【００３９】また、本発明の他第６のの実施形態とし
て、図６に示すように、溝内にキャパシタを形成した構
造がある。図４に示した第４の実施形態と同様にして配
線層として、絶縁層２にコンタクトホールを形成すると
ともに第１層配線溝を形成し、スパッタリングによりタ
ンタル薄膜を形成し、コンタクトホールおよび第１層配
線溝内に、タンタル薄膜を形成する。この後、再び酸素
のイオン注入により絶縁膜２上のタンタル薄膜を酸化し
て酸化タンタルからなる酸化層(１３)を形成し、第１層
配線のパターン分離を行う。ここまでは図４Ｂに示した
のと同様である。この後図６Ａに示すように、ドレイン
側の第２メタル配線部４８ｂの表面の一部を選択的に除
去する。このとき、ソース側など他の領域はレジスト被
覆しておく必要があるが、ドレイン側は、タンタル薄膜
と、酸化シリコン膜からなる絶縁層２とのエッチング選
択性により、マスクを形成することなく自己整合的に、
配線溝６ｂ内にタンタル薄膜の一部が選択的にエッチン
グされる。

【００４０】この後、該第２メタル配線部４８ｂ上にス
パッタリング法あるいはゾル-ゲル法によりＰＺＴ膜な
どの誘電体膜４１を形成し、更にこの上層に銅薄膜から
なる上部電極４２を形成する。この上部電極４２の形成
に際しても、配線溝６ｂの上部に充填し、再び第４の実
施形態と同様に配線溝内に金属薄膜を埋め込み、酸素イ
オンの注入により表面の金属薄膜を絶縁化し、エッチン
グ除去した後、ＰＳＧ膜などの絶縁膜５０を形成する。
このようにして、第１層配線層の第２メタル配線部４８
ｂを下部電極とし、上部電極４２との間に誘電体膜を挟
持してなるキャパシタを形成した半導体装置を得ること
ができる。

【００４１】かかる構成によればＰＺＴ薄膜などの誘電
体膜をパターニングする工程が不要となり、膜質の劣化
を招くことなく信頼性の高い半導体装置を提供すること
が可能となる。

【００４２】なお、前記実施例ではＰＺＴ薄膜をスパッ
タリングによって形成したが、金属膜をイオン注入ある
いは、表面酸化することにより誘電体膜を形成しこれを
キャパシタの誘電体膜として用いるようにしてもよい。
また、誘電体膜としてＰＺＴなどの強誘電体薄膜を用い
る場合には、電極と強誘電体薄膜との間に酸化イリジウ
ムＩｒＯ₂を介在させるなど、配向性などを考慮するこ
とが必要である。

【００４３】さらにまた、前記実施例では上部電極につ
いても、配線溝に埋め込むように形成したが、誘電体膜
のみを配線溝内に埋め込む構造にし、上部電極は薄膜形
成後、フォトリソグラフィを用いてパターニングしても
よい。あるいは上部電極を一体電極として用いるような
デバイスの場合には、パターニング工程は不要である。
さらにまた、プラグ内の金属薄膜は必ずしも１工程で形
成しなくても良く、選択成長法とＣＶＤ法とを併用する
など、適宜変形可能である。

【００４４】本実施形態では、配線に銅を用いた場合に
ついて説明したが、配線として用いることができる導電
性層であればどの様なものであってもよく、例えば、ア
ルミニウム、タンタル、チタンを採用することもでき
る。また、アルミニウムや銅を主成分とする金属、例え
ば、アルミニウムシリコン（ＡｌＳｉ）、アルシリカッ
パー（ＡｌＳｉＣｕ）等にも適用することができる。さ
らにアルミニウムや銅とタングステン等との化合物、あ
るいは高濃度にドープされた多結晶シリコン層などにも
適用することができる。特に、アルミニウムについて
は、現在ＣＭＰ法で除去するための溶剤および研磨材が
開発されていない。したがって、本発明にかかる配線方
法を用いることにより、デュアルダマシン構造の配線に
アルミニウムを採用することができる。

【００４５】本実施形態では、ＳｉＯ₂層２の上面より
やや深い位置まで、酸素イオンをイオン注入するように
している。しかし、イオン注入の注入深さを高精度に制
御することができ、第１配線部１８と第２配線部１９を
確実に絶縁できる場合は、ＳｉＯ₂層２の上面と同じ深
さまで酸化されるように、酸素イオンをイオン注入する
ようにしてもよい。

【００４６】また、本実施形態においては、デュアルダ
マシン構造の配線用の浅溝および深穴を形成する場合に
ついて説明したが、デュアルダマシン構造に限定される
ことなく、絶縁層内に溝を形成し、その溝に導電体を埋
め込むような場合には同様に適用することができる。

【００４７】さらにまた、前記実施例では、１層のデュ
アルダマシン構造を持つ半導体装置に付いて説明した
が、図３に示すように２層以上の多層構造のデュアルダ
マシン構造を持つ半導体装置にも適用可能であることは
言うまでもない。

【図面の簡単な説明】

【図１】本発明の第１の実施形態にかかる配線の製造工
程を示す図である。

【図２】本発明の第２の実施形態にかかる配線構造を示
す図である。

【図３】本発明の第３の実施形態にかかる配線構造を示
す図である。

【図４】本発明の第４の実施形態にかかる配線の製造工
程を示す図である。

【図５】本発明の第５の実施形態にかかる配線構造を示
す図である。

【図６】本発明の第６の実施形態にかかる配線の製造工
程を示す図である。

【図７】デュアルダマシン構造を説明するための半導体
装置の要部断面図である。

【図８】従来のデュアルダマシン構造の製造工程を示す
図である。

【符号の説明】

２・・・・・ＳｉＯ₂層１３・・・・酸化層１８・・・・第１配線部１９・・・・第２配線部

Claims

【特許請求の範囲】

【請求項１】基板表面に第１の絶縁層を形成する工程
と、前記第１の絶縁層表面に、互いに離間して複数の第１配
線層用溝を形成する工程と、前記第１配線層用溝を埋めるとともに、前記第１の絶縁
層を覆うように配線用の導電性層を形成する工程と、前記導電性層の上面から酸素をイオン注入することによ
り、前記導電性層の一部を酸化して第２の絶縁層を形成
し、第１配線層用溝内の前記導電性層を電気的に絶縁分
離し第１配線層を形成する工程とを含むことを特徴とす
る半導体装置の製造方法。
【請求項２】前記第１の絶縁層の形成工程は、素子形成
のなされた半導体基板表面に第１の絶縁層を形成する工
程であり、さらに、前記導電性層の形成工程に先立ち、前記第１配線層用溝の底部に、前記半導体基板表面にコ
ンタクトするようにコンタクト孔を形成する工程を含む
ことを特徴とする請求項１に記載の半導体装置の製造方
法。
【請求項３】前記酸素のイオン注入工程では、前記第１
配線層用溝の上縁より上の導電性層が酸化する深さまで
酸素イオンが注入されていることを特徴とする請求項１
または２に記載の半導体装置の製造方法。
【請求項４】さらに、前記酸素のイオン注入工程では、前記第１配線層の上層
部が酸化する深さまで酸素イオンが注入されていること
を特徴とする請求項１または２に記載の半導体装置の製
造方法。
【請求項５】前記第２の絶縁層の上に、さらに第３の絶
縁層を形成する工程を含むことを特徴とする請求項１〜
請求項４のいずれかに記載の半導体装置の製造方法。
【請求項６】さらに前記第２の絶縁層を、選択的に除去
する除去工程と、さらにこの上層に、第３の絶縁層を形成する工程とを含
むことを特徴とする請求項１〜請求項４のいずれかに記
載の半導体装置の製造方法。
【請求項７】前記除去工程は、前記酸化された導電性層
からなる第２の絶縁層と、酸化されずに残った導電性層
とのエッチング選択性によって前記第２の絶縁層を選択
的に除去する工程を含むことを特徴とする請求項６に記
載の半導体装置の製造方法。
【請求項８】前記除去工程は、化学的機械研磨法（CM
P）法を用いた除去工程を含むことを特徴とする請求項
６に記載の半導体装置の製造方法。
【請求項９】前記導電性層は、金属層であることを特徴
とする請求項１〜請求項８のいずれかに記載の半導体装
置の製造方法。
【請求項１０】前記導電性層はアルミニウム層であるこ
とを特徴とする請求項１〜請求項８のいずれかに記載の
半導体装置の製造方法。
【請求項１１】前記導電性層は多結晶シリコン層である
ことを特徴とする請求項１〜請求項８のいずれかに記載
の半導体装置の製造方法。
【請求項１２】前記導電性層は多結晶シリコン層であ
り、前記除去工程は、多結晶シリコンと酸化シリコンとのエ
ッチング選択性によって酸化シリコンを選択的に除去す
る工程を含むことを特徴とする請求項６に記載の半導体
装置の製造方法。
【請求項１３】さらに前記第３の絶縁層表面に、互いに
離間する複数の第２配線層用溝を形成する工程と、前記第２配線用溝を埋めるとともに、前記第３の絶縁層
を覆うように配線用の第２の導電性層を形成する工程
と、前記第２の導電性層の上面から酸素をイオン注入するこ
とにより、前記導電性層の一部を酸化して第４の絶縁層
を形成し、前記第２配線層用溝内の前記第２の導電性層
を電気的に絶縁し第２配線層を形成する工程とを含むこ
とを特徴とする請求項６に記載の半導体装置の製造方
法。
【請求項１４】さらに、前記第２の導電性層の形成工程
に先立ち、前記第２配線層用溝の底部に、前記半導体基板表面又は
前記第１の配線層にコンタクトするように第２のコンタ
クト孔を形成する工程を含むことを特徴とする請求項１
３に記載の半導体装置の製造方法。
【請求項１５】半導体基板表面を覆う第１の絶縁層上面
に埋め込み配線され離間した複数の配線パターンからな
る第１配線層と、前記第１配線層を構成する材料の酸化によって形成さ
れ、前記第１配線層に当接するとともに、前記第１の絶
縁層を覆う非導電性層とを備えたことを特徴とする配線
が形成された半導体装置。