JP3596836B2 - 配線層コンタクト構造を有する半導体装置の製造方法 - Google Patents
配線層コンタクト構造を有する半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3596836B2 JP3596836B2 JP23496496A JP23496496A JP3596836B2 JP 3596836 B2 JP3596836 B2 JP 3596836B2 JP 23496496 A JP23496496 A JP 23496496A JP 23496496 A JP23496496 A JP 23496496A JP 3596836 B2 JP3596836 B2 JP 3596836B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- silicon oxide
- resist
- wiring layer
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、配線層コンタクト構造を有する半導体装置の製造方法に関し、特に、半導体基板の表面に形成された導電領域に対する配線層のコンタクト構造の製造方法に関するものである。
【０００２】
【従来の技術】
近年、半導体装置の製造工程において、製造工程の簡略化のため、セルフアラインビット線コンタクトを形成するのと同時に、他のゲート電極層にも配線コンタクトを形成するような方法が用いられている。
【０００３】
図２７〜図３２は、従来の配線層コンタクト構造の製造方法を示す断面図である。図２７を参照して、ｐ型のシリコン基板１０１上にＣＶＤ法によりシリコン酸化膜１０２を形成する。シリコン酸化膜１０２上にＣＶＤ法によりドープトポリシリコンからなるポリシリコン膜１０３を形成する。ポリシリコン膜１０３上にタングステンシリサイドからなるシリサイド膜１０４をＣＶＤ法により形成する。
【０００４】
図２８を参照して、所定の形状にパターニングされたレジスト（図示せず）をシリサイド膜１０４上に形成し、このレジストに従ってシリサイド膜１０４、ポリシリコン膜１０３、シリコン酸化膜１０２をエッチングする。これにより、ゲート電極層１１０、１１１、ゲート酸化膜１１２を形成する。
【０００５】
図２９を参照して、シリコン基板１０１と、ゲート電極層１１０、１１１と、ゲート酸化膜１１２を覆うようにＣＶＤ法によりシリコン酸化膜を形成する。このシリコン酸化膜を全面エッチバックすることにより、シリコン酸化膜からなるサイドウォールスペーサ１１４がゲート電極層１１０、１１１およびゲート酸化膜１１２の側壁に形成される。次に、ゲート電極層１１０とサイドウォールスペーサ１１４をマスクとしてシリコン基板１０１にｎ型の不純物イオンを注入することにより、ｎ型の不純物領域１１３を形成する。次に、ゲート電極層１１０、サイドウォールスペーサ１１４および不純物領域１１３を覆うシリコン窒化膜を形成し、このシリコン窒化膜を選択的にエッチングすることにより、シリコン窒化膜１１５が形成される。次に、シリコン基板１０１と、ゲート電極層１１０、１１１と、ゲート酸化膜１１２と、不純物領域１１３と、サイドウォールスペーサ１１４と、シリコン窒化膜１１５とを覆うようにシリコン酸化膜１１６をＣＶＤ法により形成する。次に、シリコン酸化膜１１６を覆うようにレジストを塗布し、このレジストに所定のパターニングを形成することにより、レジストパターン１１８を形成する。
【０００６】
図３０を参照して、レジストパターン１１８をマスクとしてシリコン酸化膜１１６を異方性エッチングすることにより、シリコン窒化膜１１５に達する孔１１９ａと、ゲート電極層１１０に達する孔１２０ａを形成する。
【０００７】
図３１を参照して、レジストパターン１１８とシリコン酸化膜１１６をマスクとしてシリコン窒化膜１１５を異方性エッチングすることにより、不純物領域１１３に達する孔１１９ｂを形成する。また、このとき、孔１２０ａの下に、ドープトポリシリコンからなるゲート電極層１１１に達する孔１２０ｂも形成される。孔１１９ａ、１１９ｂがコンタクトホール１１９を形成し、孔１２０ａ、１２０ｂがコンタクトホール１２０を形成する。レジストパターン１１８を除去する。
【０００８】
図３２を参照して、不純物領域１１３およびゲート電極層１１０、１１１に達する配線層１２１をＣＶＤ法により形成する。配線層１２１は、ドープトポリシリコンからなる。
【０００９】
このようにして、従来の配線層コンタクト構造は形成される。
【００１０】
【発明が解決しようとする課題】
しかしながら、以上に示した従来の配線層コンタクト構造の製造方法においては、図３１で示す工程において、シリコン窒化膜１１５を異方性エッチングする際に、孔１２０ａの底壁がエッチングされ、ドープトポリシリコンからなるゲート電極層１１１に達する孔１２０ｂが形成される。そのため、コンタクトホール１２０は、ゲート電極層１１１に達する。したがって、図３２で示す工程において、配線層１２１を形成した場合に、配線層１２１とゲート電極層１１１が直接接触することになる。
【００１１】
このように、ドープトポリシリコンからなる配線層１２１とドープトポリシリコンからなるゲート電極層１１１が直接接触した場合には、ドープトポリシリコンからなる配線層１２１とタングステンシリサイドからなるゲート電極層１１０が直接接触した場合に比べて、接触抵抗が増大し、接触箇所での発熱などの問題が生じる。そのため、半導体装置の電気特性を大きく損ねてしまうという問題がある。
【００１２】
そこで、この発明は、上述のような問題を解決するためになされたものであり、接触抵抗が増大せず、良好な電気特性を示す配線層コンタクト構造を有する半導体装置の製造方法を提供することを目的とするものである。
【００３６】
【課題を解決するための手段】
この発明に従った配線層コンタクト構造を有する半導体装置の製造方法は、以下の（１）〜（１０）で示す工程を備える。
【００３７】
（１） 半導体基板の主表面上に第１と第２と第３の電極層を互いに距離を隔てて形成する工程。
【００３８】
（２） 第１と第２の電極層の間であって半導体基板の表面に不純物領域を形成する工程。
【００３９】
（３） 第１と第２の電極層の側壁と不純物領域とを覆うシリコン窒化物層を形成する工程。
【００４０】
（４） 半導体基板と、第１と第２と第３の電極層と、シリコン窒化物層とを覆うシリコン酸化物層を形成する工程。
【００４１】
（５） シリコン酸化物層の上にレジストを形成する工程。
（６） シリコン酸化物層の表面を露出させる第１の孔とレジストからなる底部を有する第２の孔とをレジストに形成する工程。
【００４２】
（７） レジストをマスクとして用いてシリコン酸化物層を選択的に除去することにより、第１の孔に通じかつシリコン窒化物層の表面を露出させる第３の孔をシリコン酸化物層に形成するとともに、底部のレジストを除去し、レジストをマスクとして用いてシリコン酸化物層を選択的に除去することにより、第２の孔に通じかつシリコン酸化物層からなる底部を有する第４の孔をシリコン酸化物層に形成する工程。
【００４３】
（８） シリコン酸化物層をマスクとして用いてシリコン窒化物層を選択的に除去することにより、第３の孔に通じかつ不純物領域の表面に達する第５の孔をシリコン窒化物層の形成するとともに、第４の孔に通じかつ第３の電極層の表面に達する第６の孔をシリコン酸化物層に形成する工程。
【００４４】
（９） 第３と第５の孔を充填し、不純物領域に電気的に接続された第１の配線層を形成する工程。
【００４５】
（１０） 第４と第６の孔を充填し、第３の電極層に電気的に接続された第２の配線層を形成する工程。
【００４６】
このような工程を備えた配線層コンタクト構造を有する半導体装置の製造方法においては、（７）で示す工程において、第１の孔に通じかつシリコン窒化物層の表面を露出させる第３の孔と第２の孔に通じかつシリコン酸化物層からなる底部を有する第４の孔とを形成する。このとき、第２の孔の底部のレジストを除去して第４の孔を形成するため、第４の孔は、電極層に達しない。その後、（８）で示す工程において、第３の孔に通じかつ不純物領域の表面に達する第４の孔を形成すると同時に、第４の孔に通じかつ第３の電極層の表面に達する第６の孔を形成する。このとき、シリコン酸化物層とシリコン窒化物層を同程度除去すれば第３の電極層の表面を大きく削ることがない。したがって、第３の電極層が損傷を受けず、第３の電極層と第２の配線層とを確実に接続することができる。
【００４７】
また、（６）で示す工程は、第１の孔が形成されるレジストの部分に相対的に強度の大きい光を照射し、第２の孔が形成されるレジストの部分に相対的に強度の小さい光を照射することを含むことが好ましい。この場合、光が照射されたレジストを現像すれば、第２の孔は、第１の孔に比べて浅くなり、第２の孔の底部が確実にレジストとなる。
【００４８】
さらに、相対的に強度の小さい光は、半透明の膜を介して照射されれば、相対的に強度の小さい光が容易に作り出される。
【００４９】
さらに、相対的に強度の小さい光は、焦点をレジストからずらすことにより照射されれば、相対的に強度の小さい光が容易に作り出されることができる。
【００５０】
【発明の実施の形態】
以下、この発明の実施の形態について、図面を参照して説明する。
【００５１】
（実施の形態１）
図１〜図９は、この発明の実施の形態１に従った配線層コンタクト構造を有する半導体装置の製造方法を示す断面図である。図１を参照して、ｐ型のシリコン基板１上にＣＶＤ法により厚さ約２０ｎｍのシリコン酸化膜２が形成される。シリコン酸化膜２上に、ＣＶＤ法によりドープトポリシリコンからなるポリシリコン膜３が形成される。ポリシリコン膜３の厚さは約５０ｎｍである。ポリシリコン膜３上にＣＶＤ法またはシリコンターゲットとタングステンターゲットを用いたスパッタリング法によりタングステンシリサイド（ＷＳｉ）からなるシリサイド膜４を形成する。シリサイド膜４の厚さは約５０ｎｍである。シリサイド膜４上にＣＶＤ法により厚さ約５０ｎｍのシリコン酸化膜３０を形成する。シリコン酸化膜３０上に、ＣＶＤ法によりシリコン窒化膜からなる反射防止膜５ａを形成する。反射防止膜５ａの厚さは約５０ｎｍである。反射防止膜５ａを覆うようにレジストを塗布し、このレジストに所定のパターニングを施すことにより、レジストパターンを形成する。ここで、図の中央部の破れ線より右側と左側で同一符号が付いているものは、破れ線を挟んで繋がっているものとする。たとえば、シリコン基板１、シリコン酸化膜２、３０、ポリシリコン膜３、シリサイド膜４、反射防止膜５ａ、レジストパターン７は、破れ線より右側と左側で繋がっている。以下、すべての図面において同様とする。
【００５２】
図２を参照して、レジストパターン７をマスクとしてＣＨＦ３ ガスを用いて反射防止膜５ａおよびシリコン酸化膜３０をエッチングすることにより、シリコン窒化膜９ａ、シリコン酸化膜３１を形成する。アッシングによりレジストパターン７を除去する。
【００５３】
図３を参照して、シリコン窒化膜９ａおよびシリコン酸化膜３１をマスクとしてＣｌ２ やＨＢｒなどのハロゲンガスによりシリサイド膜４、ポリシリコン膜３、シリコン酸化膜２をエッチングすることにより、ゲート電極層１０、１１、ゲート酸化膜１２を形成する。
【００５４】
図４を参照して、シリコン窒化膜９ａ、シリコン酸化膜３１、ゲート電極層１０、１１、ゲート酸化膜１２を覆うようにＣＶＤ法によりシリコン酸化膜を形成し、このシリコン酸化膜を全面エッチバックすることにより、シリコン窒化膜９ａ、シリコン酸化膜３１、ゲート電極層１０、１１、ゲート酸化膜１２の側壁に接するようにサイドウォールスペーサ１４を形成する。次に、サイドウォールスペーサとシリコン窒化膜９ａをマスクとして注入角度１０°〜２０°でシリコン基板１にリンイオンを注入することにより、ｎ型の不純物領域１３を形成する。
【００５５】
図５を参照して、不純物領域１３とサイドウォールスペーサ１４とシリコン窒化膜９ａを覆うようにＣＶＤ法により厚さ３０〜７０ｎｍのシリコン窒化膜を形成する。このシリコン窒化膜上に所定形状のレジストパターンを形成し、このレジストパターンに従ってシリコン窒化膜をエッチングすることにより、シリコン窒化膜１５を形成する。シリコン窒化膜１５は、２つの電極間に形成され、シリコン窒化膜９ａ、サイドウォールスペーサ１４、不純物領域１３に接する。
【００５６】
図６を参照して、シリコン基板１、シリコン窒化膜９ａ、シリコン酸化膜３１、ゲート電極層１０、１１、ゲート酸化膜１２、不純物領域１３、サイドウォールスペーサ１４およびシリコン窒化膜１５を覆うようにＢＰＳＧ（Ｂｏｒｏ Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ ）からなるシリコン酸化膜１６を形成する。シリコン酸化膜１６の厚さは３００ｎｍ〜５００ｎｍである。シリコン酸化膜１６の表面にレジストを塗布し、このレジストに所定のパターニングを施すことにより、レジストパターン１８を形成する。レジストパターン１８には、孔１８ａ、１８ｂが形成されており、孔１８ａ、１８ｂの内径は、それぞれ０．３〜０．３５μｍである。
【００５７】
図７を参照して、レジストパターン１８をマスクとしてＣ４ Ｆ８ やＣ３ Ｆ８ などのガスにより、シリコン酸化膜１６をエッチングすることにより、孔１９ａ、２０ａを形成する。ここで、孔１９ａは、シリコン窒化膜１５に達する。また、孔２０ａは、シリコン窒化膜９ａに達する。Ｃ４ Ｆ８ やＣ３ Ｆ８ ガスのエッチング選択比（シリコン酸化膜／シリコン窒化膜）は、２０〜４０である。この場合、エッチング選択比は、シリコン酸化膜１６のエッチング速度と、シリコン窒化膜１５、９ａのエッチング速度との比率で表わされる。
【００５８】
図８を参照して、レジストパターン１８とシリコン酸化膜１６とをマスクとして、ＣＨＦ３ ＋Ｏ２ ガスにより、シリコン窒化膜１５とシリコン窒化膜９ａとシリコン酸化膜３１をエッチングする。これにより、孔１９ｂ、２０ｂを形成する。孔１９ｂは、不純物領域１３に達し、孔２０ｂは、ゲート電極層１０に達する。孔１９ａ、１９ｂがコンタクトホール１９となる。孔２０ａ、２０ｂがコンタクトホール２０となる。ＣＨＦ３ ＋Ｏ２ ガスのエッチング選択比（シリコン酸化膜／シリコン窒化膜）は１／３〜１／２である。レジストパターン１８をアッシングにより除去する。
【００５９】
図９を参照して、コンタクトホール１９、２０を充填するように、かつ不純物領域１３、ゲート電極層１０に接するようにドープトポリシリコンからなる配線層２１をＣＶＤ法により形成する。このようにして配線層コンタクト構造が完成する。
【００６０】
このような工程を備えたこの発明の配線層コンタクト構造を有する半導体装置の製造方法においては、まず、図７で示す工程において、シリコン窒化膜１５に達する孔１９ａと、シリコン窒化膜９ａに達する孔２０ａを同時に形成する。このときシリコン窒化膜９ａがストッパーとなるため、孔２０ａはゲート電極層１０に達しない。次に、図８で示す工程において、孔１９ａの底部に、不純物領域１３に達する孔１９ｂを形成するとともに、孔２０ａの底壁に、ゲート電極層１０に達する孔２０ｂを形成する。そのため、ゲート電極層１０のみを大きくエッチングしてしまうことがない。したがって、ドープトポリシリコンからなるゲート電極層１１が露出せず、図９で示す工程において、配線層２１とタングステンシリサイドからなるゲート電極層１０が接続され、接触抵抗の低減を図ることができる。また、図１で示す工程において、反射防止膜５ａからの光の反射がないので、レジストパターン７を写真製版により精度よく形成できる。
【００６１】
（実施の形態２）
図１０〜図１８は、この発明の実施の形態２に従った配線層コンタクト構造を有する半導体装置の製造方法を示す断面図である。図１０を参照して、実施の形態１の図１と同様に、シリコン基板１上にシリコン酸化膜２、ポリシリコン膜３、シリサイド膜４、シリコン酸化膜３０を形成する。次に、シリコン酸化膜３０上にＣＶＤ法によりシリコン窒化膜５ｂを形成する。シリコン窒化膜５ｂの厚さは約５０ｎｍである。シリコン窒化膜５ｂの上にＣＶＤ法により厚さ約５０ｎｍのシリコン酸化膜６を形成する。シリコン酸化膜６上に、レジストを塗布し、このレジストに所定のパターニングを施すことにより、レジストパターン７を形成する。
【００６２】
図１１を参照して、レジストパターン７をマスクとしてシリコン酸化膜６、３０、シリコン窒化膜５ｂをＣＨＦ３ ガスによりエッチングすることにより、シリコン酸化膜８、３１、シリコン窒化膜９ｂを形成する。レジストパターン７をアッシングにより除去する。
【００６３】
図１２を参照して、シリコン酸化膜８、３１、シリコン窒化膜９ｂをマスクとしてＣｌ２ やＨＢｒなどのハロゲンガスによりシリサイド膜４、ポリシリコン膜３、シリコン酸化膜２をエッチングすることにより、ゲート電極層１０、１１、ゲート酸化膜１２を形成する。
【００６４】
図１３を参照して、シリコン基板１、シリコン酸化膜８、３１、シリコン窒化膜９ｂ、ゲート電極層１０、１１、ゲート酸化膜２１を覆うようにシリコン酸化膜を形成し、このシリコン酸化膜を全面エッチバックすることにより、シリコン酸化膜８、３１、シリコン窒化膜９ｂ、ゲート電極層１０、１１、ゲート酸化膜１２の側壁にシリコン酸化膜からなるサイドウォールスペーサ１４を形成する。次に、注入角度１０°〜２０°でリンイオンをシリコン基板１に注入することにより、ｎ型の不純物領域１３を形成する。
【００６５】
図１４を参照して、シリコン基板１、不純物領域１３、サイドウォールスペーサ１４、シリコン窒化膜８を覆うように厚さ３０〜７０ｎｍのシリコン窒化膜を形成する。このシリコン窒化膜をレジストパターンに従ってパターニングすることにより、シリコン窒化膜１５を形成する。シリコン窒化膜１５は、２つの電極間に形成され、不純物領域１３とサイドウォールスペーサ１４とシリコン酸化膜８に接する。
【００６６】
図１５を参照して、シリコン基板１、シリコン酸化膜８、３１、シリコン窒化膜９ｂ、１５、ゲート電極層１０、１１、ゲート酸化膜１２、不純物領域１３、サイドウォールスペーサ１４を覆うようにＢＰＳＧからなる厚さ３００ｎｍ〜５００ｎｍのシリコン酸化膜１６をＣＶＤ法により形成する。シリコン酸化膜１６の表面にレジストを塗布し、このレジストに所定のパターニングを施して、レジストパターン１８を形成する。レジストパターン１８には、孔１８ａ、１８ｂが形成される。孔１８ａ、１８ｂの内径は、それぞれ０．３〜０．３５μｍである。
【００６７】
図１６を参照して、レジストパターン１８をマスクとしてＣ４ Ｆ８ やＣ３ Ｆ８ ガスにより、シリコン酸化膜１６をエッチングする。これにより、シリコン窒化膜１５に達する孔１９ａと、シリコン窒化膜９ｂに達する孔２０ａが形成される。ここで、Ｃ４ Ｆ８ やＣ３ Ｆ８ ガスのエッチング選択比は、実施の形態１と同様である。
【００６８】
図１７を参照して、レジストパターン１８と、シリコン酸化膜１６をマスクとしてＣＨＦ３ ＋Ｏ２ ガスにより、シリコン窒化膜９ｂ、１５、シリコン酸化膜３１をエッチングする。これにより、不純物領域１３に達する孔１９ｂ、ゲート電極層１０に達する孔２０ｂを形成する。ＣＨＦ３ ＋Ｏ２ ガスのエッチング選択比は、実施の形態１と同様である。孔１９ａ、１９ｂが、コンタクトホール１９となる。孔２０ａ、２０ｂが、コンタクトホール２０となる。レジストパターン１８をアッシングにより除去する。
【００６９】
図１８を参照して、不純物領域１３とゲート電極層１０に接するように、かつコンタクトホール２０、１９を充填するようにドープトポリシリコンからなる配線層２１をＣＶＤ法により形成する。これにより、この発明の配線層コンタクト構造を有する半導体装置が完成する。
【００７０】
このような工程を備えたこの発明の配線層コンタクト構造を有する半導体装置の製造方法においては、図１６で示す工程において、まず、シリコン窒化膜１９に達する孔１９ａとシリコン窒化膜９ｂに達する孔２０ａを形成する。このとき、シリコン窒化膜９ｂ上のシリコン酸化膜は、実施の形態１よりも厚いため、シリコン窒化膜９ｂをエッチングしやすいガスを用いても孔２０ｂがゲート電極層層１０に達しない。次に、図１７で示す工程において、孔１９ａの底部に、不純物領域１３に達する孔１９ｂを形成すると同時に、孔２０ａの底部に、ゲート電極層１０に達する孔２０ｂを形成する。そのため、ゲート電極層１０を深くエッチングしてしまうことがない。したがって、ドープトポリシリコンからなるゲート電極層１１が露出せず、図１８で示す工程において、配線層２１とタングステンシリサイドからなるゲート電極層１０が接続され、接触抵抗の低減を図ることができる。
【００７１】
（実施の形態３）
図１９〜図２５は、この発明の実施の形態３に従った配線層コンタクト構造を有する半導体装置の製造方法を示す断面図である。図１９を参照して、シリコン基板５１上にＣＶＤ法により厚さ約３０ｎｍのシリコン酸化膜５２を形成する。シリコン酸化膜５２上にドープトポリシリコンからなる厚さ約５０ｎｍのポリシリコン膜５３を形成する。ポリシリコン膜５３上にＣＶＤ法またはシリコンターゲットとタングステンターゲットを用いたスパッタリング法によりタングステンシリサイド（ＷＳｉ）からなるシリサイド膜５４を形成する。シリサイド膜５４の厚さは約５０ｎｍである。シリサイド膜５４上にレジストを塗布し、このレジストに所定のパターニングを施すことにより、レジストパターン５７を形成する。
【００７２】
図２０を参照して、レジストパターン５７をマスクとしてＣｌ２ やＨＢｒガスなどのハロゲンガスにより、シリサイド膜５４、ポリシリコン膜５３、シリコン酸化膜５２をエッチングすることにより、ゲート電極層６０、６１、ゲート酸化膜６２を形成する。レジストパターン５７をアッシングにより除去する。
【００７３】
図２１を参照して、シリコン基板５１、ゲート電極層６０、６１、ゲート酸化膜６２、不純物領域６３を覆うシリコン酸化膜をＣＶＤ法により形成する。このシリコン酸化膜を全面エッチバックすることにより、ゲート電極層６０、６１、ゲート酸化膜６２の側壁にシリコン酸化膜からなるサイドウォールスペーサ６４を形成する。ゲート電極層６０、サイドウォールスペーサ６４をマスクとしてシリコン基板５１にリンイオンを注入角度１０°〜２０°で注入することにより、ｎ型の不純物領域６３を形成する。不純物領域６３とサイドウォールスペーサ６４とゲート電極層６０に接するようにシリコン窒化膜を形成する。このシリコン窒化膜をレジストパターンに従ってパターニングすることにより、シリコン窒化膜６５を形成する。シリコン窒化膜６５は２つの電極間に形成され、ゲート電極層６０とサイドウォールスペーサ６４と不純物領域６３に接する。シリコン基板５１とゲート電極層６０、６１と、ゲート酸化膜６２と、不純物領域６３と、サイドウォールスペーサ６４と、シリコン窒化膜６５とを覆うように厚さ３００〜５００ｎｍのＢＰＳＧからなるシリコン酸化膜６６を形成する。シリコン酸化膜６６の表面にレジスト６７を塗布する。
【００７４】
図２２を参照して、フォトマスク９０を介してレジスト６７に矢印９１、９２で示す光を照射する。このとき、フォトマスク９０のガラス基板９３の表面には、モリブデンシリサイドからなる遮光体９４が形成されている。遮光体９４がない部分を矢印９１で示す光が透過し、強度を維持したままレジスト６７に達する。また、遮光体９４の間にＭｏＳｉＯＸ （酸化モリブデンシリサイド）をはじめとする半透明膜９５がガラス基板９３に接するように形成されている。半透明膜９５を介して照射される光を矢印９２で示す。矢印９２で示す光は、矢印９１で示す光に比べて、強度が小さくなっている。矢印９２で示す光もレジスト６７に達する。矢印９１、９２で示す光が照射されたレジスト６７を現像することにより、レジストパターン６８が形成される。レジストパターン６８には、孔６８ａ、６８ｂが形成される。孔６８ａは、シリコン酸化膜６６に達している。孔６８ａは、矢印９１で示す光が照射された部分に形成される。孔６８ｂの底部にレジストが残っており、孔６８ｂは、シリコン酸化膜６６には達していない。孔６８ｂは、矢印９２で示す光が照射された部分に形成される。孔６８ａ、６８ｂの内径はそれぞれ、０．３〜０．３５μｍである。孔６８ｂの底部とシリコン酸化膜６６との距離は５０ｎｍ以下である。
【００７５】
図２３を参照して、レジストパターン６８をマスクとしてＣ４ Ｆ８ やＣ３ Ｆ８ ガスを用いてシリコン酸化膜６６をエッチングすることにより、シリコン窒化膜６５に達する孔６９ａと、その底壁がシリコン酸化膜６６である孔７０ａを形成する。孔７０ａは、まず孔６８ｂの底部に残ったレジスト６７をエッチングし、その後シリコン酸化膜６６をエッチングして形成されるため、ゲート電極層６０には達していない。また、Ｃ４ Ｆ８ やＣ３ Ｆ８ ガスのエッチング選択比は、実施の形態１と同様である。
【００７６】
図２４を参照して、レジストパターン６８、シリコン酸化膜６６をマスクとしてＣＨＦ３ ＋Ｏ２ ガスを用いてシリコン窒化膜６５、シリコン酸化膜６６をエッチングすることにより、不純物領域６３に達する孔６９ｂ、ゲート電極層６０に達する孔７０ｂを形成する。孔６９ａ、６９ｂはコンタクトホール６９となる。孔７０ａ、７０ｂが、コンタクトホール７０となる。ＣＨＦ３ ＋Ｏ２ ガスのエッチングレートは、実施の形態１と同様である。アッシングによりレジストパターン６８を除去する。
【００７７】
図２５を参照して、不純物領域６３とゲート電極層６０に接するように、かつコンタクトホール６９、７０を充填するようにドープトポリシリコンからなる配線層７１をＣＶＤ法により形成する。これにより、配線層コンタクト構造を有する半導体装置が完成する。
【００７８】
このような工程を備えたこの発明の配線層コンタクト構造を有する半導体装置の製造方法においては、図２３で示す工程において、シリコン窒化膜６５に達する孔６９ａを形成する。その一方、孔６８ｂの底部にレジストが残っているためゲート電極層６０に達しない孔７０ａを形成することができる。次に、図２４で示す工程において、不純物領域６３に達する孔６９ｂを孔６９ａの底部に形成すると同時に、ゲート電極層６０に達する孔７０ｂを孔７０ａの底部に形成する。このとき、シリコン窒化膜６５とシリコン酸化膜６６を同じようにエッチングするガスを用いるため、ゲート電極層６０だけが深くエッチングされることがない。したがって、ドープトポリシリコンからなるゲート電極層６１まで孔７０ｂが達することがなく、図２５で示す工程において、ドープトポリシリコンからなる配線層７１とタングステンシリサイドからなるゲート電極層６０が接続し、接触抵抗の低減を図ることができる。また、図２２で示す工程において、半透明膜９５を用いることにより、矢印９２で示す相対的に強度の小さい光を容易に作り出すことができる。
【００７９】
（実施の形態４）
図２６は、この発明の実施の形態４に従った配線層コンタクト構造を有する半導体装置の製造方法を示す断面図である。図２６を参照して、実施の形態３の図２２で示す工程において、孔６８ａが形成される部分に焦点９９ａを合わせる。一方、孔６８ｂが形成される部分の上側に焦点９９ｂを合わせる。このようにすることによって、孔６８ａが形成される部分には強い光、孔６８ｂが形成される部分には弱い光が照射される。そのため、レジストを現像すれば、孔６８ａが形成される部分は、強く露光されているため、孔６８ａはシリコン酸化膜６６まで達する。一方、孔６８ｂが形成される部分は、弱く露光されているので、孔６８ｂはシリコン酸化膜６６には達しない。このようにして、孔６８ａ、６８ｂを形成する。これ以降の工程は、実施の形態３と同様である。このような工程を備えた配線層コンタクト構造を有する半導体装置の製造方法においては、実施の形態３のような半透明膜を用いることなく、露光装置の焦点を調整することのみで、相対的に強度の大きい光と強度の小さい光を作り出すことができる。
【００８０】
以上、この発明の実施の形態について説明したが、ここで示した実施の形態は、さまざまに変形可能であることは言うまでもない。たとえば、実施の形態１〜４で使うシリコン酸化膜を構成する材料は、ＰＳＧ（Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）でもよい。また、不純物領域を形成するために注入するイオンは、ヒ素イオンでもよい。さらに、各膜の膜厚は、必要に応じて変更することが可能である。また、エッチングに用いるガスも、ここで示したエッチング選択比と同様のものであれば特に制限されるものではない。
【００８１】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００８２】
【発明の効果】
この発明の１つの局面に従った配線層コンタクト構造を有する半導体装置の製造方法においては、第２のシリコン窒化物層を露出させる第１の孔と第１のシリコン窒化物層を露出させる第２の孔とを形成する。次に第１の孔に通じ不純物領域に達する第３の孔を形成するとともに第２の孔に通じかつ第３の電極層に達する第４の孔を形成する。次に、第１と第３の孔を充填する配線層を形成し、第２と第４の孔を充填する配線層を形成するため、電極層のみを大幅にエッチングすることがなく、電極層と配線層との接触抵抗が増大することがない。
【００８３】
この発明のさらに別の局面に従った配線層コンタクト構造を有する半導体装置の製造方法においては、第１の孔に通じシリコン窒化物層を露出させる第３の孔を形成するとともに第２の孔に通じかつシリコン酸化物層からなる底部を有する第４の孔を形成する。次に、第３の孔に通じかつ不純物領域の表面に達する第５の孔を形成するとともに第４の孔に通じかつ電極層に達する第６の孔を形成する。次に第３と第５の孔を充填する配線層を形成し、第４と第６の孔を充填する配線層を形成する。そのため、電極層のみが大幅にエッチングされることがなく、電極層と配線層との接触抵抗が増大することがない。
【００８４】
また、第１の孔が形成される部分に相対的に強度の大きい光を照射し、第２の孔が形成される部分に相対的に強度の小さい光を照射すれば、シリコン酸化膜に達する第１の孔とシリコン酸化膜に達しない第２の孔とを確実に形成することができる。
【００８５】
また、半透明の膜を用いることにより、相対的に強度の小さい光を作ることができる。
【００８６】
また、焦点をレジストからずらすことにより、相対的に強度の小さい光を作ることができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１に従った配線層コンタクト構造を有する半導体装置の製造方法の第１工程を示す断面図である。
【図２】この発明の実施の形態１に従った配線層コンタクト構造を有する半導体装置の製造方法の第２工程を示す断面図である。
【図３】この発明の実施の形態１に従った配線層コンタクト構造を有する半導体装置の製造方法の第３工程を示す断面図である。
【図４】この発明の実施の形態１に従った配線層コンタクト構造を有する半導体装置の製造方法の第４工程を示す断面図である。
【図５】この発明の実施の形態１に従った配線層コンタクト構造を有する半導体装置の製造方法の第５工程を示す断面図である。
【図６】この発明の実施の形態１に従った配線層コンタクト構造を有する半導体装置の製造方法の第６工程を示す断面図である。
【図７】この発明の実施の形態１に従った配線層コンタクト構造を有する半導体装置の製造方法の第７工程を示す断面図である。
【図８】この発明の実施の形態１に従った配線層コンタクト構造を有する半導体装置の製造方法の第８工程を示す断面図である。
【図９】この発明の実施の形態１に従った配線層コンタクト構造を有する半導体装置の製造方法の第９工程を示す断面図である。
【図１０】この発明の実施の形態２に従った配線層コンタクト構造を有する半導体装置の製造方法の第１工程を示す断面図である。
【図１１】この発明の実施の形態２に従った配線層コンタクト構造を有する半導体装置の製造方法の第２工程を示す断面図である。
【図１２】この発明の実施の形態２に従った配線層コンタクト構造を有する半導体装置の製造方法の第３工程を示す断面図である。
【図１３】この発明の実施の形態２に従った配線層コンタクト構造を有する半導体装置の製造方法の第４工程を示す断面図である。
【図１４】この発明の実施の形態２に従った配線層コンタクト構造を有する半導体装置の製造方法の第５工程を示す断面図である。
【図１５】この発明の実施の形態２に従った配線層コンタクト構造を有する半導体装置の製造方法の第６工程を示す断面図である。
【図１６】この発明の実施の形態２に従った配線層コンタクト構造を有する半導体装置の製造方法の第７工程を示す断面図である。
【図１７】この発明の実施の形態２に従った配線層コンタクト構造を有する半導体装置の製造方法の第８工程を示す断面図である。
【図１８】この発明の実施の形態２に従った配線層コンタクト構造を有する半導体装置の製造方法の第９工程を示す断面図である。
【図１９】この発明の実施の形態３に従った配線層コンタクト構造を有する半導体装置の製造方法の第１工程を示す断面図である。
【図２０】この発明の実施の形態３に従った配線層コンタクト構造を有する半導体装置の製造方法の第２工程を示す断面図である。
【図２１】この発明の実施の形態３に従った配線層コンタクト構造を有する半導体装置の製造方法の第３工程を示す断面図である。
【図２２】この発明の実施の形態３に従った配線層コンタクト構造を有する半導体装置の製造方法の第４工程を示す断面図である。
【図２３】この発明の実施の形態３に従った配線層コンタクト構造を有する半導体装置の製造方法の第５工程を示す断面図である。
【図２４】この発明の実施の形態３に従った配線層コンタクト構造を有する半導体装置の製造方法の第６工程を示す断面図である。
【図２５】この発明の実施の形態３に従った配線層コンタクト構造を有する半導体装置の製造方法の第７工程を示す断面図である。
【図２６】この発明の実施の形態４に従った配線層コンタクト構造を有する半導体装置の製造方法を示す断面図である。
【図２７】従来の配線層コンタクト構造を有する半導体装置の製造方法の第１工程を示す断面図である。
【図２８】従来の配線層コンタクト構造を有する半導体装置の製造方法の第２工程を示す断面図である。
【図２９】従来の配線層コンタクト構造を有する半導体装置の製造方法の第３工程を示す断面図である。
【図３０】従来の配線層コンタクト構造を有する半導体装置の製造方法の第４工程を示す断面図である。
【図３１】従来の配線層コンタクト構造を有する半導体装置の製造方法の第５工程を示す断面図である。
【図３２】従来の配線層コンタクト構造を有する半導体装置の製造方法の第６工程を示す断面図である。
【符号の説明】
１、５１ シリコン基板、８、１６、６６ シリコン酸化膜、９ａ、９ｂ、１５、６５ シリコン窒化膜、１０、１１、６０、６１ ゲート電極層、１３、６３ 不純物領域、１９ａ、１９ｂ、２０ａ、２０ｂ、６８ａ、６８ｂ、６９ａ、６９ｂ、７０ａ、７０ｂ 孔、２１、７１ 配線層、６７ レジスト、９１、９２ 光、９５ 半透明膜、９９ａ、９９ｂ 焦点。
【発明の属する技術分野】
この発明は、配線層コンタクト構造を有する半導体装置の製造方法に関し、特に、半導体基板の表面に形成された導電領域に対する配線層のコンタクト構造の製造方法に関するものである。
【０００２】
【従来の技術】
近年、半導体装置の製造工程において、製造工程の簡略化のため、セルフアラインビット線コンタクトを形成するのと同時に、他のゲート電極層にも配線コンタクトを形成するような方法が用いられている。
【０００３】
図２７〜図３２は、従来の配線層コンタクト構造の製造方法を示す断面図である。図２７を参照して、ｐ型のシリコン基板１０１上にＣＶＤ法によりシリコン酸化膜１０２を形成する。シリコン酸化膜１０２上にＣＶＤ法によりドープトポリシリコンからなるポリシリコン膜１０３を形成する。ポリシリコン膜１０３上にタングステンシリサイドからなるシリサイド膜１０４をＣＶＤ法により形成する。
【０００４】
図２８を参照して、所定の形状にパターニングされたレジスト（図示せず）をシリサイド膜１０４上に形成し、このレジストに従ってシリサイド膜１０４、ポリシリコン膜１０３、シリコン酸化膜１０２をエッチングする。これにより、ゲート電極層１１０、１１１、ゲート酸化膜１１２を形成する。
【０００５】
図２９を参照して、シリコン基板１０１と、ゲート電極層１１０、１１１と、ゲート酸化膜１１２を覆うようにＣＶＤ法によりシリコン酸化膜を形成する。このシリコン酸化膜を全面エッチバックすることにより、シリコン酸化膜からなるサイドウォールスペーサ１１４がゲート電極層１１０、１１１およびゲート酸化膜１１２の側壁に形成される。次に、ゲート電極層１１０とサイドウォールスペーサ１１４をマスクとしてシリコン基板１０１にｎ型の不純物イオンを注入することにより、ｎ型の不純物領域１１３を形成する。次に、ゲート電極層１１０、サイドウォールスペーサ１１４および不純物領域１１３を覆うシリコン窒化膜を形成し、このシリコン窒化膜を選択的にエッチングすることにより、シリコン窒化膜１１５が形成される。次に、シリコン基板１０１と、ゲート電極層１１０、１１１と、ゲート酸化膜１１２と、不純物領域１１３と、サイドウォールスペーサ１１４と、シリコン窒化膜１１５とを覆うようにシリコン酸化膜１１６をＣＶＤ法により形成する。次に、シリコン酸化膜１１６を覆うようにレジストを塗布し、このレジストに所定のパターニングを形成することにより、レジストパターン１１８を形成する。
【０００６】
図３０を参照して、レジストパターン１１８をマスクとしてシリコン酸化膜１１６を異方性エッチングすることにより、シリコン窒化膜１１５に達する孔１１９ａと、ゲート電極層１１０に達する孔１２０ａを形成する。
【０００７】
図３１を参照して、レジストパターン１１８とシリコン酸化膜１１６をマスクとしてシリコン窒化膜１１５を異方性エッチングすることにより、不純物領域１１３に達する孔１１９ｂを形成する。また、このとき、孔１２０ａの下に、ドープトポリシリコンからなるゲート電極層１１１に達する孔１２０ｂも形成される。孔１１９ａ、１１９ｂがコンタクトホール１１９を形成し、孔１２０ａ、１２０ｂがコンタクトホール１２０を形成する。レジストパターン１１８を除去する。
【０００８】
図３２を参照して、不純物領域１１３およびゲート電極層１１０、１１１に達する配線層１２１をＣＶＤ法により形成する。配線層１２１は、ドープトポリシリコンからなる。
【０００９】
このようにして、従来の配線層コンタクト構造は形成される。
【００１０】
【発明が解決しようとする課題】
しかしながら、以上に示した従来の配線層コンタクト構造の製造方法においては、図３１で示す工程において、シリコン窒化膜１１５を異方性エッチングする際に、孔１２０ａの底壁がエッチングされ、ドープトポリシリコンからなるゲート電極層１１１に達する孔１２０ｂが形成される。そのため、コンタクトホール１２０は、ゲート電極層１１１に達する。したがって、図３２で示す工程において、配線層１２１を形成した場合に、配線層１２１とゲート電極層１１１が直接接触することになる。
【００１１】
このように、ドープトポリシリコンからなる配線層１２１とドープトポリシリコンからなるゲート電極層１１１が直接接触した場合には、ドープトポリシリコンからなる配線層１２１とタングステンシリサイドからなるゲート電極層１１０が直接接触した場合に比べて、接触抵抗が増大し、接触箇所での発熱などの問題が生じる。そのため、半導体装置の電気特性を大きく損ねてしまうという問題がある。
【００１２】
そこで、この発明は、上述のような問題を解決するためになされたものであり、接触抵抗が増大せず、良好な電気特性を示す配線層コンタクト構造を有する半導体装置の製造方法を提供することを目的とするものである。
【００３６】
【課題を解決するための手段】
この発明に従った配線層コンタクト構造を有する半導体装置の製造方法は、以下の（１）〜（１０）で示す工程を備える。
【００３７】
（１） 半導体基板の主表面上に第１と第２と第３の電極層を互いに距離を隔てて形成する工程。
【００３８】
（２） 第１と第２の電極層の間であって半導体基板の表面に不純物領域を形成する工程。
【００３９】
（３） 第１と第２の電極層の側壁と不純物領域とを覆うシリコン窒化物層を形成する工程。
【００４０】
（４） 半導体基板と、第１と第２と第３の電極層と、シリコン窒化物層とを覆うシリコン酸化物層を形成する工程。
【００４１】
（５） シリコン酸化物層の上にレジストを形成する工程。
（６） シリコン酸化物層の表面を露出させる第１の孔とレジストからなる底部を有する第２の孔とをレジストに形成する工程。
【００４２】
（７） レジストをマスクとして用いてシリコン酸化物層を選択的に除去することにより、第１の孔に通じかつシリコン窒化物層の表面を露出させる第３の孔をシリコン酸化物層に形成するとともに、底部のレジストを除去し、レジストをマスクとして用いてシリコン酸化物層を選択的に除去することにより、第２の孔に通じかつシリコン酸化物層からなる底部を有する第４の孔をシリコン酸化物層に形成する工程。
【００４３】
（８） シリコン酸化物層をマスクとして用いてシリコン窒化物層を選択的に除去することにより、第３の孔に通じかつ不純物領域の表面に達する第５の孔をシリコン窒化物層の形成するとともに、第４の孔に通じかつ第３の電極層の表面に達する第６の孔をシリコン酸化物層に形成する工程。
【００４４】
（９） 第３と第５の孔を充填し、不純物領域に電気的に接続された第１の配線層を形成する工程。
【００４５】
（１０） 第４と第６の孔を充填し、第３の電極層に電気的に接続された第２の配線層を形成する工程。
【００４６】
このような工程を備えた配線層コンタクト構造を有する半導体装置の製造方法においては、（７）で示す工程において、第１の孔に通じかつシリコン窒化物層の表面を露出させる第３の孔と第２の孔に通じかつシリコン酸化物層からなる底部を有する第４の孔とを形成する。このとき、第２の孔の底部のレジストを除去して第４の孔を形成するため、第４の孔は、電極層に達しない。その後、（８）で示す工程において、第３の孔に通じかつ不純物領域の表面に達する第４の孔を形成すると同時に、第４の孔に通じかつ第３の電極層の表面に達する第６の孔を形成する。このとき、シリコン酸化物層とシリコン窒化物層を同程度除去すれば第３の電極層の表面を大きく削ることがない。したがって、第３の電極層が損傷を受けず、第３の電極層と第２の配線層とを確実に接続することができる。
【００４７】
また、（６）で示す工程は、第１の孔が形成されるレジストの部分に相対的に強度の大きい光を照射し、第２の孔が形成されるレジストの部分に相対的に強度の小さい光を照射することを含むことが好ましい。この場合、光が照射されたレジストを現像すれば、第２の孔は、第１の孔に比べて浅くなり、第２の孔の底部が確実にレジストとなる。
【００４８】
さらに、相対的に強度の小さい光は、半透明の膜を介して照射されれば、相対的に強度の小さい光が容易に作り出される。
【００４９】
さらに、相対的に強度の小さい光は、焦点をレジストからずらすことにより照射されれば、相対的に強度の小さい光が容易に作り出されることができる。
【００５０】
【発明の実施の形態】
以下、この発明の実施の形態について、図面を参照して説明する。
【００５１】
（実施の形態１）
図１〜図９は、この発明の実施の形態１に従った配線層コンタクト構造を有する半導体装置の製造方法を示す断面図である。図１を参照して、ｐ型のシリコン基板１上にＣＶＤ法により厚さ約２０ｎｍのシリコン酸化膜２が形成される。シリコン酸化膜２上に、ＣＶＤ法によりドープトポリシリコンからなるポリシリコン膜３が形成される。ポリシリコン膜３の厚さは約５０ｎｍである。ポリシリコン膜３上にＣＶＤ法またはシリコンターゲットとタングステンターゲットを用いたスパッタリング法によりタングステンシリサイド（ＷＳｉ）からなるシリサイド膜４を形成する。シリサイド膜４の厚さは約５０ｎｍである。シリサイド膜４上にＣＶＤ法により厚さ約５０ｎｍのシリコン酸化膜３０を形成する。シリコン酸化膜３０上に、ＣＶＤ法によりシリコン窒化膜からなる反射防止膜５ａを形成する。反射防止膜５ａの厚さは約５０ｎｍである。反射防止膜５ａを覆うようにレジストを塗布し、このレジストに所定のパターニングを施すことにより、レジストパターンを形成する。ここで、図の中央部の破れ線より右側と左側で同一符号が付いているものは、破れ線を挟んで繋がっているものとする。たとえば、シリコン基板１、シリコン酸化膜２、３０、ポリシリコン膜３、シリサイド膜４、反射防止膜５ａ、レジストパターン７は、破れ線より右側と左側で繋がっている。以下、すべての図面において同様とする。
【００５２】
図２を参照して、レジストパターン７をマスクとしてＣＨＦ３ ガスを用いて反射防止膜５ａおよびシリコン酸化膜３０をエッチングすることにより、シリコン窒化膜９ａ、シリコン酸化膜３１を形成する。アッシングによりレジストパターン７を除去する。
【００５３】
図３を参照して、シリコン窒化膜９ａおよびシリコン酸化膜３１をマスクとしてＣｌ２ やＨＢｒなどのハロゲンガスによりシリサイド膜４、ポリシリコン膜３、シリコン酸化膜２をエッチングすることにより、ゲート電極層１０、１１、ゲート酸化膜１２を形成する。
【００５４】
図４を参照して、シリコン窒化膜９ａ、シリコン酸化膜３１、ゲート電極層１０、１１、ゲート酸化膜１２を覆うようにＣＶＤ法によりシリコン酸化膜を形成し、このシリコン酸化膜を全面エッチバックすることにより、シリコン窒化膜９ａ、シリコン酸化膜３１、ゲート電極層１０、１１、ゲート酸化膜１２の側壁に接するようにサイドウォールスペーサ１４を形成する。次に、サイドウォールスペーサとシリコン窒化膜９ａをマスクとして注入角度１０°〜２０°でシリコン基板１にリンイオンを注入することにより、ｎ型の不純物領域１３を形成する。
【００５５】
図５を参照して、不純物領域１３とサイドウォールスペーサ１４とシリコン窒化膜９ａを覆うようにＣＶＤ法により厚さ３０〜７０ｎｍのシリコン窒化膜を形成する。このシリコン窒化膜上に所定形状のレジストパターンを形成し、このレジストパターンに従ってシリコン窒化膜をエッチングすることにより、シリコン窒化膜１５を形成する。シリコン窒化膜１５は、２つの電極間に形成され、シリコン窒化膜９ａ、サイドウォールスペーサ１４、不純物領域１３に接する。
【００５６】
図６を参照して、シリコン基板１、シリコン窒化膜９ａ、シリコン酸化膜３１、ゲート電極層１０、１１、ゲート酸化膜１２、不純物領域１３、サイドウォールスペーサ１４およびシリコン窒化膜１５を覆うようにＢＰＳＧ（Ｂｏｒｏ Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ ）からなるシリコン酸化膜１６を形成する。シリコン酸化膜１６の厚さは３００ｎｍ〜５００ｎｍである。シリコン酸化膜１６の表面にレジストを塗布し、このレジストに所定のパターニングを施すことにより、レジストパターン１８を形成する。レジストパターン１８には、孔１８ａ、１８ｂが形成されており、孔１８ａ、１８ｂの内径は、それぞれ０．３〜０．３５μｍである。
【００５７】
図７を参照して、レジストパターン１８をマスクとしてＣ４ Ｆ８ やＣ３ Ｆ８ などのガスにより、シリコン酸化膜１６をエッチングすることにより、孔１９ａ、２０ａを形成する。ここで、孔１９ａは、シリコン窒化膜１５に達する。また、孔２０ａは、シリコン窒化膜９ａに達する。Ｃ４ Ｆ８ やＣ３ Ｆ８ ガスのエッチング選択比（シリコン酸化膜／シリコン窒化膜）は、２０〜４０である。この場合、エッチング選択比は、シリコン酸化膜１６のエッチング速度と、シリコン窒化膜１５、９ａのエッチング速度との比率で表わされる。
【００５８】
図８を参照して、レジストパターン１８とシリコン酸化膜１６とをマスクとして、ＣＨＦ３ ＋Ｏ２ ガスにより、シリコン窒化膜１５とシリコン窒化膜９ａとシリコン酸化膜３１をエッチングする。これにより、孔１９ｂ、２０ｂを形成する。孔１９ｂは、不純物領域１３に達し、孔２０ｂは、ゲート電極層１０に達する。孔１９ａ、１９ｂがコンタクトホール１９となる。孔２０ａ、２０ｂがコンタクトホール２０となる。ＣＨＦ３ ＋Ｏ２ ガスのエッチング選択比（シリコン酸化膜／シリコン窒化膜）は１／３〜１／２である。レジストパターン１８をアッシングにより除去する。
【００５９】
図９を参照して、コンタクトホール１９、２０を充填するように、かつ不純物領域１３、ゲート電極層１０に接するようにドープトポリシリコンからなる配線層２１をＣＶＤ法により形成する。このようにして配線層コンタクト構造が完成する。
【００６０】
このような工程を備えたこの発明の配線層コンタクト構造を有する半導体装置の製造方法においては、まず、図７で示す工程において、シリコン窒化膜１５に達する孔１９ａと、シリコン窒化膜９ａに達する孔２０ａを同時に形成する。このときシリコン窒化膜９ａがストッパーとなるため、孔２０ａはゲート電極層１０に達しない。次に、図８で示す工程において、孔１９ａの底部に、不純物領域１３に達する孔１９ｂを形成するとともに、孔２０ａの底壁に、ゲート電極層１０に達する孔２０ｂを形成する。そのため、ゲート電極層１０のみを大きくエッチングしてしまうことがない。したがって、ドープトポリシリコンからなるゲート電極層１１が露出せず、図９で示す工程において、配線層２１とタングステンシリサイドからなるゲート電極層１０が接続され、接触抵抗の低減を図ることができる。また、図１で示す工程において、反射防止膜５ａからの光の反射がないので、レジストパターン７を写真製版により精度よく形成できる。
【００６１】
（実施の形態２）
図１０〜図１８は、この発明の実施の形態２に従った配線層コンタクト構造を有する半導体装置の製造方法を示す断面図である。図１０を参照して、実施の形態１の図１と同様に、シリコン基板１上にシリコン酸化膜２、ポリシリコン膜３、シリサイド膜４、シリコン酸化膜３０を形成する。次に、シリコン酸化膜３０上にＣＶＤ法によりシリコン窒化膜５ｂを形成する。シリコン窒化膜５ｂの厚さは約５０ｎｍである。シリコン窒化膜５ｂの上にＣＶＤ法により厚さ約５０ｎｍのシリコン酸化膜６を形成する。シリコン酸化膜６上に、レジストを塗布し、このレジストに所定のパターニングを施すことにより、レジストパターン７を形成する。
【００６２】
図１１を参照して、レジストパターン７をマスクとしてシリコン酸化膜６、３０、シリコン窒化膜５ｂをＣＨＦ３ ガスによりエッチングすることにより、シリコン酸化膜８、３１、シリコン窒化膜９ｂを形成する。レジストパターン７をアッシングにより除去する。
【００６３】
図１２を参照して、シリコン酸化膜８、３１、シリコン窒化膜９ｂをマスクとしてＣｌ２ やＨＢｒなどのハロゲンガスによりシリサイド膜４、ポリシリコン膜３、シリコン酸化膜２をエッチングすることにより、ゲート電極層１０、１１、ゲート酸化膜１２を形成する。
【００６４】
図１３を参照して、シリコン基板１、シリコン酸化膜８、３１、シリコン窒化膜９ｂ、ゲート電極層１０、１１、ゲート酸化膜２１を覆うようにシリコン酸化膜を形成し、このシリコン酸化膜を全面エッチバックすることにより、シリコン酸化膜８、３１、シリコン窒化膜９ｂ、ゲート電極層１０、１１、ゲート酸化膜１２の側壁にシリコン酸化膜からなるサイドウォールスペーサ１４を形成する。次に、注入角度１０°〜２０°でリンイオンをシリコン基板１に注入することにより、ｎ型の不純物領域１３を形成する。
【００６５】
図１４を参照して、シリコン基板１、不純物領域１３、サイドウォールスペーサ１４、シリコン窒化膜８を覆うように厚さ３０〜７０ｎｍのシリコン窒化膜を形成する。このシリコン窒化膜をレジストパターンに従ってパターニングすることにより、シリコン窒化膜１５を形成する。シリコン窒化膜１５は、２つの電極間に形成され、不純物領域１３とサイドウォールスペーサ１４とシリコン酸化膜８に接する。
【００６６】
図１５を参照して、シリコン基板１、シリコン酸化膜８、３１、シリコン窒化膜９ｂ、１５、ゲート電極層１０、１１、ゲート酸化膜１２、不純物領域１３、サイドウォールスペーサ１４を覆うようにＢＰＳＧからなる厚さ３００ｎｍ〜５００ｎｍのシリコン酸化膜１６をＣＶＤ法により形成する。シリコン酸化膜１６の表面にレジストを塗布し、このレジストに所定のパターニングを施して、レジストパターン１８を形成する。レジストパターン１８には、孔１８ａ、１８ｂが形成される。孔１８ａ、１８ｂの内径は、それぞれ０．３〜０．３５μｍである。
【００６７】
図１６を参照して、レジストパターン１８をマスクとしてＣ４ Ｆ８ やＣ３ Ｆ８ ガスにより、シリコン酸化膜１６をエッチングする。これにより、シリコン窒化膜１５に達する孔１９ａと、シリコン窒化膜９ｂに達する孔２０ａが形成される。ここで、Ｃ４ Ｆ８ やＣ３ Ｆ８ ガスのエッチング選択比は、実施の形態１と同様である。
【００６８】
図１７を参照して、レジストパターン１８と、シリコン酸化膜１６をマスクとしてＣＨＦ３ ＋Ｏ２ ガスにより、シリコン窒化膜９ｂ、１５、シリコン酸化膜３１をエッチングする。これにより、不純物領域１３に達する孔１９ｂ、ゲート電極層１０に達する孔２０ｂを形成する。ＣＨＦ３ ＋Ｏ２ ガスのエッチング選択比は、実施の形態１と同様である。孔１９ａ、１９ｂが、コンタクトホール１９となる。孔２０ａ、２０ｂが、コンタクトホール２０となる。レジストパターン１８をアッシングにより除去する。
【００６９】
図１８を参照して、不純物領域１３とゲート電極層１０に接するように、かつコンタクトホール２０、１９を充填するようにドープトポリシリコンからなる配線層２１をＣＶＤ法により形成する。これにより、この発明の配線層コンタクト構造を有する半導体装置が完成する。
【００７０】
このような工程を備えたこの発明の配線層コンタクト構造を有する半導体装置の製造方法においては、図１６で示す工程において、まず、シリコン窒化膜１９に達する孔１９ａとシリコン窒化膜９ｂに達する孔２０ａを形成する。このとき、シリコン窒化膜９ｂ上のシリコン酸化膜は、実施の形態１よりも厚いため、シリコン窒化膜９ｂをエッチングしやすいガスを用いても孔２０ｂがゲート電極層層１０に達しない。次に、図１７で示す工程において、孔１９ａの底部に、不純物領域１３に達する孔１９ｂを形成すると同時に、孔２０ａの底部に、ゲート電極層１０に達する孔２０ｂを形成する。そのため、ゲート電極層１０を深くエッチングしてしまうことがない。したがって、ドープトポリシリコンからなるゲート電極層１１が露出せず、図１８で示す工程において、配線層２１とタングステンシリサイドからなるゲート電極層１０が接続され、接触抵抗の低減を図ることができる。
【００７１】
（実施の形態３）
図１９〜図２５は、この発明の実施の形態３に従った配線層コンタクト構造を有する半導体装置の製造方法を示す断面図である。図１９を参照して、シリコン基板５１上にＣＶＤ法により厚さ約３０ｎｍのシリコン酸化膜５２を形成する。シリコン酸化膜５２上にドープトポリシリコンからなる厚さ約５０ｎｍのポリシリコン膜５３を形成する。ポリシリコン膜５３上にＣＶＤ法またはシリコンターゲットとタングステンターゲットを用いたスパッタリング法によりタングステンシリサイド（ＷＳｉ）からなるシリサイド膜５４を形成する。シリサイド膜５４の厚さは約５０ｎｍである。シリサイド膜５４上にレジストを塗布し、このレジストに所定のパターニングを施すことにより、レジストパターン５７を形成する。
【００７２】
図２０を参照して、レジストパターン５７をマスクとしてＣｌ２ やＨＢｒガスなどのハロゲンガスにより、シリサイド膜５４、ポリシリコン膜５３、シリコン酸化膜５２をエッチングすることにより、ゲート電極層６０、６１、ゲート酸化膜６２を形成する。レジストパターン５７をアッシングにより除去する。
【００７３】
図２１を参照して、シリコン基板５１、ゲート電極層６０、６１、ゲート酸化膜６２、不純物領域６３を覆うシリコン酸化膜をＣＶＤ法により形成する。このシリコン酸化膜を全面エッチバックすることにより、ゲート電極層６０、６１、ゲート酸化膜６２の側壁にシリコン酸化膜からなるサイドウォールスペーサ６４を形成する。ゲート電極層６０、サイドウォールスペーサ６４をマスクとしてシリコン基板５１にリンイオンを注入角度１０°〜２０°で注入することにより、ｎ型の不純物領域６３を形成する。不純物領域６３とサイドウォールスペーサ６４とゲート電極層６０に接するようにシリコン窒化膜を形成する。このシリコン窒化膜をレジストパターンに従ってパターニングすることにより、シリコン窒化膜６５を形成する。シリコン窒化膜６５は２つの電極間に形成され、ゲート電極層６０とサイドウォールスペーサ６４と不純物領域６３に接する。シリコン基板５１とゲート電極層６０、６１と、ゲート酸化膜６２と、不純物領域６３と、サイドウォールスペーサ６４と、シリコン窒化膜６５とを覆うように厚さ３００〜５００ｎｍのＢＰＳＧからなるシリコン酸化膜６６を形成する。シリコン酸化膜６６の表面にレジスト６７を塗布する。
【００７４】
図２２を参照して、フォトマスク９０を介してレジスト６７に矢印９１、９２で示す光を照射する。このとき、フォトマスク９０のガラス基板９３の表面には、モリブデンシリサイドからなる遮光体９４が形成されている。遮光体９４がない部分を矢印９１で示す光が透過し、強度を維持したままレジスト６７に達する。また、遮光体９４の間にＭｏＳｉＯＸ （酸化モリブデンシリサイド）をはじめとする半透明膜９５がガラス基板９３に接するように形成されている。半透明膜９５を介して照射される光を矢印９２で示す。矢印９２で示す光は、矢印９１で示す光に比べて、強度が小さくなっている。矢印９２で示す光もレジスト６７に達する。矢印９１、９２で示す光が照射されたレジスト６７を現像することにより、レジストパターン６８が形成される。レジストパターン６８には、孔６８ａ、６８ｂが形成される。孔６８ａは、シリコン酸化膜６６に達している。孔６８ａは、矢印９１で示す光が照射された部分に形成される。孔６８ｂの底部にレジストが残っており、孔６８ｂは、シリコン酸化膜６６には達していない。孔６８ｂは、矢印９２で示す光が照射された部分に形成される。孔６８ａ、６８ｂの内径はそれぞれ、０．３〜０．３５μｍである。孔６８ｂの底部とシリコン酸化膜６６との距離は５０ｎｍ以下である。
【００７５】
図２３を参照して、レジストパターン６８をマスクとしてＣ４ Ｆ８ やＣ３ Ｆ８ ガスを用いてシリコン酸化膜６６をエッチングすることにより、シリコン窒化膜６５に達する孔６９ａと、その底壁がシリコン酸化膜６６である孔７０ａを形成する。孔７０ａは、まず孔６８ｂの底部に残ったレジスト６７をエッチングし、その後シリコン酸化膜６６をエッチングして形成されるため、ゲート電極層６０には達していない。また、Ｃ４ Ｆ８ やＣ３ Ｆ８ ガスのエッチング選択比は、実施の形態１と同様である。
【００７６】
図２４を参照して、レジストパターン６８、シリコン酸化膜６６をマスクとしてＣＨＦ３ ＋Ｏ２ ガスを用いてシリコン窒化膜６５、シリコン酸化膜６６をエッチングすることにより、不純物領域６３に達する孔６９ｂ、ゲート電極層６０に達する孔７０ｂを形成する。孔６９ａ、６９ｂはコンタクトホール６９となる。孔７０ａ、７０ｂが、コンタクトホール７０となる。ＣＨＦ３ ＋Ｏ２ ガスのエッチングレートは、実施の形態１と同様である。アッシングによりレジストパターン６８を除去する。
【００７７】
図２５を参照して、不純物領域６３とゲート電極層６０に接するように、かつコンタクトホール６９、７０を充填するようにドープトポリシリコンからなる配線層７１をＣＶＤ法により形成する。これにより、配線層コンタクト構造を有する半導体装置が完成する。
【００７８】
このような工程を備えたこの発明の配線層コンタクト構造を有する半導体装置の製造方法においては、図２３で示す工程において、シリコン窒化膜６５に達する孔６９ａを形成する。その一方、孔６８ｂの底部にレジストが残っているためゲート電極層６０に達しない孔７０ａを形成することができる。次に、図２４で示す工程において、不純物領域６３に達する孔６９ｂを孔６９ａの底部に形成すると同時に、ゲート電極層６０に達する孔７０ｂを孔７０ａの底部に形成する。このとき、シリコン窒化膜６５とシリコン酸化膜６６を同じようにエッチングするガスを用いるため、ゲート電極層６０だけが深くエッチングされることがない。したがって、ドープトポリシリコンからなるゲート電極層６１まで孔７０ｂが達することがなく、図２５で示す工程において、ドープトポリシリコンからなる配線層７１とタングステンシリサイドからなるゲート電極層６０が接続し、接触抵抗の低減を図ることができる。また、図２２で示す工程において、半透明膜９５を用いることにより、矢印９２で示す相対的に強度の小さい光を容易に作り出すことができる。
【００７９】
（実施の形態４）
図２６は、この発明の実施の形態４に従った配線層コンタクト構造を有する半導体装置の製造方法を示す断面図である。図２６を参照して、実施の形態３の図２２で示す工程において、孔６８ａが形成される部分に焦点９９ａを合わせる。一方、孔６８ｂが形成される部分の上側に焦点９９ｂを合わせる。このようにすることによって、孔６８ａが形成される部分には強い光、孔６８ｂが形成される部分には弱い光が照射される。そのため、レジストを現像すれば、孔６８ａが形成される部分は、強く露光されているため、孔６８ａはシリコン酸化膜６６まで達する。一方、孔６８ｂが形成される部分は、弱く露光されているので、孔６８ｂはシリコン酸化膜６６には達しない。このようにして、孔６８ａ、６８ｂを形成する。これ以降の工程は、実施の形態３と同様である。このような工程を備えた配線層コンタクト構造を有する半導体装置の製造方法においては、実施の形態３のような半透明膜を用いることなく、露光装置の焦点を調整することのみで、相対的に強度の大きい光と強度の小さい光を作り出すことができる。
【００８０】
以上、この発明の実施の形態について説明したが、ここで示した実施の形態は、さまざまに変形可能であることは言うまでもない。たとえば、実施の形態１〜４で使うシリコン酸化膜を構成する材料は、ＰＳＧ（Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）でもよい。また、不純物領域を形成するために注入するイオンは、ヒ素イオンでもよい。さらに、各膜の膜厚は、必要に応じて変更することが可能である。また、エッチングに用いるガスも、ここで示したエッチング選択比と同様のものであれば特に制限されるものではない。
【００８１】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００８２】
【発明の効果】
この発明の１つの局面に従った配線層コンタクト構造を有する半導体装置の製造方法においては、第２のシリコン窒化物層を露出させる第１の孔と第１のシリコン窒化物層を露出させる第２の孔とを形成する。次に第１の孔に通じ不純物領域に達する第３の孔を形成するとともに第２の孔に通じかつ第３の電極層に達する第４の孔を形成する。次に、第１と第３の孔を充填する配線層を形成し、第２と第４の孔を充填する配線層を形成するため、電極層のみを大幅にエッチングすることがなく、電極層と配線層との接触抵抗が増大することがない。
【００８３】
この発明のさらに別の局面に従った配線層コンタクト構造を有する半導体装置の製造方法においては、第１の孔に通じシリコン窒化物層を露出させる第３の孔を形成するとともに第２の孔に通じかつシリコン酸化物層からなる底部を有する第４の孔を形成する。次に、第３の孔に通じかつ不純物領域の表面に達する第５の孔を形成するとともに第４の孔に通じかつ電極層に達する第６の孔を形成する。次に第３と第５の孔を充填する配線層を形成し、第４と第６の孔を充填する配線層を形成する。そのため、電極層のみが大幅にエッチングされることがなく、電極層と配線層との接触抵抗が増大することがない。
【００８４】
また、第１の孔が形成される部分に相対的に強度の大きい光を照射し、第２の孔が形成される部分に相対的に強度の小さい光を照射すれば、シリコン酸化膜に達する第１の孔とシリコン酸化膜に達しない第２の孔とを確実に形成することができる。
【００８５】
また、半透明の膜を用いることにより、相対的に強度の小さい光を作ることができる。
【００８６】
また、焦点をレジストからずらすことにより、相対的に強度の小さい光を作ることができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１に従った配線層コンタクト構造を有する半導体装置の製造方法の第１工程を示す断面図である。
【図２】この発明の実施の形態１に従った配線層コンタクト構造を有する半導体装置の製造方法の第２工程を示す断面図である。
【図３】この発明の実施の形態１に従った配線層コンタクト構造を有する半導体装置の製造方法の第３工程を示す断面図である。
【図４】この発明の実施の形態１に従った配線層コンタクト構造を有する半導体装置の製造方法の第４工程を示す断面図である。
【図５】この発明の実施の形態１に従った配線層コンタクト構造を有する半導体装置の製造方法の第５工程を示す断面図である。
【図６】この発明の実施の形態１に従った配線層コンタクト構造を有する半導体装置の製造方法の第６工程を示す断面図である。
【図７】この発明の実施の形態１に従った配線層コンタクト構造を有する半導体装置の製造方法の第７工程を示す断面図である。
【図８】この発明の実施の形態１に従った配線層コンタクト構造を有する半導体装置の製造方法の第８工程を示す断面図である。
【図９】この発明の実施の形態１に従った配線層コンタクト構造を有する半導体装置の製造方法の第９工程を示す断面図である。
【図１０】この発明の実施の形態２に従った配線層コンタクト構造を有する半導体装置の製造方法の第１工程を示す断面図である。
【図１１】この発明の実施の形態２に従った配線層コンタクト構造を有する半導体装置の製造方法の第２工程を示す断面図である。
【図１２】この発明の実施の形態２に従った配線層コンタクト構造を有する半導体装置の製造方法の第３工程を示す断面図である。
【図１３】この発明の実施の形態２に従った配線層コンタクト構造を有する半導体装置の製造方法の第４工程を示す断面図である。
【図１４】この発明の実施の形態２に従った配線層コンタクト構造を有する半導体装置の製造方法の第５工程を示す断面図である。
【図１５】この発明の実施の形態２に従った配線層コンタクト構造を有する半導体装置の製造方法の第６工程を示す断面図である。
【図１６】この発明の実施の形態２に従った配線層コンタクト構造を有する半導体装置の製造方法の第７工程を示す断面図である。
【図１７】この発明の実施の形態２に従った配線層コンタクト構造を有する半導体装置の製造方法の第８工程を示す断面図である。
【図１８】この発明の実施の形態２に従った配線層コンタクト構造を有する半導体装置の製造方法の第９工程を示す断面図である。
【図１９】この発明の実施の形態３に従った配線層コンタクト構造を有する半導体装置の製造方法の第１工程を示す断面図である。
【図２０】この発明の実施の形態３に従った配線層コンタクト構造を有する半導体装置の製造方法の第２工程を示す断面図である。
【図２１】この発明の実施の形態３に従った配線層コンタクト構造を有する半導体装置の製造方法の第３工程を示す断面図である。
【図２２】この発明の実施の形態３に従った配線層コンタクト構造を有する半導体装置の製造方法の第４工程を示す断面図である。
【図２３】この発明の実施の形態３に従った配線層コンタクト構造を有する半導体装置の製造方法の第５工程を示す断面図である。
【図２４】この発明の実施の形態３に従った配線層コンタクト構造を有する半導体装置の製造方法の第６工程を示す断面図である。
【図２５】この発明の実施の形態３に従った配線層コンタクト構造を有する半導体装置の製造方法の第７工程を示す断面図である。
【図２６】この発明の実施の形態４に従った配線層コンタクト構造を有する半導体装置の製造方法を示す断面図である。
【図２７】従来の配線層コンタクト構造を有する半導体装置の製造方法の第１工程を示す断面図である。
【図２８】従来の配線層コンタクト構造を有する半導体装置の製造方法の第２工程を示す断面図である。
【図２９】従来の配線層コンタクト構造を有する半導体装置の製造方法の第３工程を示す断面図である。
【図３０】従来の配線層コンタクト構造を有する半導体装置の製造方法の第４工程を示す断面図である。
【図３１】従来の配線層コンタクト構造を有する半導体装置の製造方法の第５工程を示す断面図である。
【図３２】従来の配線層コンタクト構造を有する半導体装置の製造方法の第６工程を示す断面図である。
【符号の説明】
１、５１ シリコン基板、８、１６、６６ シリコン酸化膜、９ａ、９ｂ、１５、６５ シリコン窒化膜、１０、１１、６０、６１ ゲート電極層、１３、６３ 不純物領域、１９ａ、１９ｂ、２０ａ、２０ｂ、６８ａ、６８ｂ、６９ａ、６９ｂ、７０ａ、７０ｂ 孔、２１、７１ 配線層、６７ レジスト、９１、９２ 光、９５ 半透明膜、９９ａ、９９ｂ 焦点。
Claims (4)
- 半導体基板の主表面上に第１と第２と第３の電極層を互いに距離を隔てて形成する工程と、
前記第１と第２の電極層の間であって前記半導体基板の表面に不純物領域を形成する工程と、
前記第１と第２の電極層の側壁と前記不純物領域とを覆うシリコン窒化物層を形成する工程と、
前記半導体基板と、前記第１と第２と第３の電極層と、前記シリコン窒化物層とを覆うシリコン酸化物層を形成する工程と、
前記シリコン酸化物層の上にレジストを形成する工程と、
前記シリコン酸化物層の表面を露出させる第１の孔と前記レジストからなる底部を有する第２の孔とを前記レジストに形成する工程と、
前記レジストをマスクとして用いて前記シリコン酸化物層を選択的に除去することにより、前記第１の孔に通じかつ前記シリコン窒化物層の表面を露出させる第３の孔を前記シリコン酸化物層に形成するとともに、前記底部のレジストを除去し、前記レジストをマスクとして用いて前記シリコン酸化物層を選択的に除去することにより、前記第２の孔に通じかつ前記シリコン酸化物層からなる底部を有する第４の孔を前記シリコン酸化物層に形成する工程と、
前記シリコン酸化物層をマスクとして用いて前記シリコン窒化物層を選択的に除去することにより、前記第３の孔に通じかつ前記不純物領域の表面に達する第５の孔を前記シリコン窒化物層に形成するとともに、前記第４の孔に通じかつ前記第３の電極層の表面に達する第６の孔を前記シリコン酸化物層に形成する工程と、
前記第３と第５の孔を充填し、前記不純物領域に電気的に接続された第１の配線層を形成する工程と、
前記第４と第６の孔を充填し、前記第３の電極層に電気的に接続された第２の配線層を形成する工程とを備えた、配線層コンタクト構造を有する半導体装置の製造方法。 - 前記シリコン酸化物層の表面を露出させる第１の孔と前記レジストからなる底部を有する第２の孔とを前記レジストに形成する工程は、前記第１の孔が形成される前記レジストの部分に相対的に強度の大きい光を照射し、前記第２の孔が形成される前記レジストの部分に相対的に強度の小さい光を照射することを含む、請求項１に記載の配線層コンタクト構造を有する半導体装置の製造方法。
- 前記相対的に強度の小さい光は、半透明の膜を介して照射される、請求項２に記載の配線層コンタクト構造を有する半導体装置の製造方法。
- 前記相対的に強度の小さい光は、焦点を前記レジストからずらすことにより照射される、請求項２に記載の配線層コンタクト構造を有する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23496496A JP3596836B2 (ja) | 1996-09-05 | 1996-09-05 | 配線層コンタクト構造を有する半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23496496A JP3596836B2 (ja) | 1996-09-05 | 1996-09-05 | 配線層コンタクト構造を有する半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1079430A JPH1079430A (ja) | 1998-03-24 |
| JP3596836B2 true JP3596836B2 (ja) | 2004-12-02 |
Family
ID=16979018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23496496A Expired - Fee Related JP3596836B2 (ja) | 1996-09-05 | 1996-09-05 | 配線層コンタクト構造を有する半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3596836B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100287179B1 (ko) * | 1998-09-04 | 2001-04-16 | 윤종용 | 비트라인를포함하는반도체장치및그제조방법 |
| JP5112577B2 (ja) | 1999-10-13 | 2013-01-09 | ソニー株式会社 | 半導体装置の製造方法 |
| KR100341583B1 (ko) * | 1999-12-22 | 2002-06-22 | 박종섭 | 콘택 저항 감소를 위한 반도체소자 제조방법 |
| WO2024058820A1 (en) * | 2022-09-14 | 2024-03-21 | Microchip Technology Incorporated | Forming a partially silicided element |
-
1996
- 1996-09-05 JP JP23496496A patent/JP3596836B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1079430A (ja) | 1998-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10461081B2 (en) | Super-self-aligned contacts and method for making the same | |
| JP4122215B2 (ja) | エッチングされたトレンチに関する光エッジ効果の問題を解決する半導体デバイス及びその製造方法 | |
| US6693026B2 (en) | Semiconductor device and method for fabricating the same | |
| US7339223B2 (en) | Semiconductor devices having dual capping layer patterns and methods of manufacturing the same | |
| JP2001516504A (ja) | バーティカルｍｏｓトランジスタの製造方法 | |
| JPH0485876A (ja) | 半導体装置の接触領域形成方法及びそれを利用した半導体装置の製造方法 | |
| US5930672A (en) | Manufacture of semiconductor device having reliable and fine connection hole | |
| JP6293171B2 (ja) | 金属コンタクト開口を形成する方法 | |
| US6281069B1 (en) | Method for forming deep trench capacitor under a shallow trench isolation structure | |
| JP3596836B2 (ja) | 配線層コンタクト構造を有する半導体装置の製造方法 | |
| US7332811B2 (en) | Integrated circuit interconnect | |
| JP2004134449A (ja) | 半導体装置の製造方法 | |
| US6030752A (en) | Method of stitching segments defined by adjacent image patterns during the manufacture of a semiconductor device | |
| US6087246A (en) | Method for fabricating dual gate semiconductor device | |
| US5744835A (en) | MOS semiconductor device with mask layers | |
| JP3873854B2 (ja) | 半導体装置の製造方法 | |
| JPH1032327A (ja) | 半導体装置とその製造方法およびレジストパターンの形成方法ならびにそれに用いるレチクル | |
| US6576536B1 (en) | Ultra narrow lines for field effect transistors | |
| KR100209280B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JP2910653B2 (ja) | 半導体装置の製造方法 | |
| US7442617B2 (en) | Method for manufacturing bipolar transistor | |
| JPH11204506A (ja) | 回路パターンが形成されたウェハおよびその製造方法 | |
| CN112951726B (zh) | 半导体结构及其形成方法 | |
| KR100604801B1 (ko) | 감광막 패턴을 사용하는 자기정렬 콘택 형성방법 | |
| JP4118696B2 (ja) | フラットセルマスクｒｏｍ装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040622 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040824 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040906 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |