JP6293171B2 - 金属コンタクト開口を形成する方法 - Google Patents
金属コンタクト開口を形成する方法 Download PDFInfo
- Publication number
- JP6293171B2 JP6293171B2 JP2015557170A JP2015557170A JP6293171B2 JP 6293171 B2 JP6293171 B2 JP 6293171B2 JP 2015557170 A JP2015557170 A JP 2015557170A JP 2015557170 A JP2015557170 A JP 2015557170A JP 6293171 B2 JP6293171 B2 JP 6293171B2
- Authority
- JP
- Japan
- Prior art keywords
- hard mask
- mask layer
- layer
- forming
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 94
- 229910052751 metal Inorganic materials 0.000 title claims description 90
- 239000002184 metal Substances 0.000 title claims description 90
- 229920002120 photoresistant polymer Polymers 0.000 claims description 92
- 238000002955 isolation Methods 0.000 claims description 34
- 238000005530 etching Methods 0.000 claims description 24
- 238000003384 imaging method Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 4
- 229920000642 polymer Polymers 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims 4
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000006117 anti-reflective coating Substances 0.000 description 4
- 238000013459 approach Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- 239000002194 amorphous carbon material Substances 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
Claims (17)
- 半導体構造を形成する方法であって、
隔離層に接してその上にある第1のハードマスク層を形成することであって、前記隔離層が、頂部表面を有し、ソース構造とドレイン構造とに接してそれらの上にある、前記第1のハードマスク層を形成することと、
前記第1のハードマスク層に接してその上にある第2のハードマスク層を形成することであって、前記第2のハードマスク層が頂部表面と底部表面とを有する、前記第2のハードマスク層を形成することと、
前記第2のハードマスク層に接してその上にある第3のハードマスク層を形成することであって、前記第3のハードマスク層が頂部表面を有する、前記第3のハードマスク層を形成することと、
前記第3のハードマスク層に接してその上にある第4のハードマスク層を形成することであって、前記第4のハードマスク層が頂部表面を有する、前記第4のハードマスク層を形成することと、
平行に配置される複数のストリップを含む第1のフォトレジストパターンを前記第4のハードマスク層の上に形成することであって、
第1のフォトレジスト層を堆積し、前記第1のフォトレジスト層をイメージングし、前記第1のフォトレジスト層のイメージングされたフォトレジスト領域を除去し、
その後に、第2のフォトレジスト層を堆積し、前記第2のフォトレジスト層をイメージングし、前記第2のフォトレジスト層のイメージングされたフォトレジスト領域を除去する、
ことにより、前記第1のフォトレジストパターンを形成することと、
多数のトレンチを形成するために前記第1のフォトレジストパターンを用いて前記第4のハードマスク層をエッチングすることであって、各トレンチが前記第3のハードマスク層の前記頂部表面を露出させる、前記第4のハードマスク層をエッチングすることと、
平行に配置され、前記トレンチに実質的に直交する複数のストリップを含む第2のフォトレジストパターンを前記第3のハードマスク層と第4のハードマスク層の上に形成することであって、
第3のフォトレジスト層を堆積し、前記第3のフォトレジスト層をイメージングし、前記第3のフォトレジスト層のイメージングされたフォトレジスト領域を除去し、
その後に、第4のフォトレジスト層を堆積し、前記第4のフォトレジスト層をイメージングし、前記第4のフォトレジスト層のイメージングされたフォトレジスト領域を除去する、
ことにより、前記第2のフォトレジストパターンを形成することと、
を含む、方法。 - 請求項1に記載の方法であって、
多数のマスク開口を形成するために、前記第3のハードマスク層と前記第2のハードマスク層と前記第1のハードマスク層とを選択的にエッチングすることを更に含み、各マスク開口が前記隔離層の前記頂部表面上の覆われていない領域を露出させる、方法。 - 請求項1に記載の方法であって、
多数の第3のハードマスク開口を形成するために前記第2のフォトレジストパターンを用いて前記第3のハードマスク層をエッチングすることであって、前記第3のハードマスク開口が前記第2のハードマスク層の前記頂部表面を露出させる、前記第3のハードマスク層をエッチングすることを更に含む、方法。 - 請求項2に記載の方法であって、
多数の金属コンタクト開口を形成するために、前記隔離層の前記頂部表面上の各覆われていない領域をエッチングすることを更に含み、第1の金属コンタクト開口が前記ソース構造を露出させ、第2の金属コンタクト開口が前記ドレイン構造を露出させる、方法。 - 請求項4に記載の方法であって、
前記第1のハードマスク層と前記第2のハードマスク層とが異なる材料組成を有する、方法。 - 請求項4に記載の方法であって、
前記第2のハードマスクの前記頂部表面におけるマスク開口の幅が、前記第2のハードマスク層の前記底部表面における前記マスク開口の幅より実質的に大きいように、前記第2のハードマスク層を介する各マスク開口が先細りの側壁を有する、方法。 - 請求項4に記載の方法であって、
前記第2のハードマスクの前記頂部表面におけるマスク開口の幅が、前記第2のハードマスクの前記底部表面における前記マスク開口の幅の2倍より大きいように、前記第2のハードマスク層を介する各マスク開口が先細りの側壁を有する、方法。 - 請求項4に記載の方法であって、
前記第1のハードマスク層がエッチングされる間に、前記第3及び第4のハードマスク層が完全に取り除かれる、方法。 - 請求項4に記載の方法であって、
前記第2のハードマスク層と前記第3のハードマスク層とが異なる材料組成を有する、方法。 - 半導体構造を形成する方法であって、
隔離層に接してその上にある第1のハードマスク層を形成することであって、前記隔離層が、頂部表面を有し、ソース構造とドレイン構造とに接してそれらの上にある、前記第1のハードマスク層を形成することと、
前記第1のハードマスク層に接してその上にある第2のハードマスク層を形成することであって、前記第2のハードマスク構造が頂部表面と底部表面とを有する、前記第2のハードマスク層を形成することと、
前記第2のハードマスク層に接してその上にある第3のハードマスク層を形成することであって、前記第3のハードマスク層が頂部表面を有する、前記第3のハードマスク層を形成することと、
前記第3のハードマスク層に接してその上にある第4のハードマスク層を形成することであって、前記第4のハードマスク層が頂部表面を有する、前記第4のハードマスク層を形成することと、
前記第4のハードマスク層に接してその上にある第1のパターニングされたフォトレジスト層を形成することと、
前記第1のパターニングされたフォトレジスト層を形成した後に、前記第4のハードマスク層に接してその上にある第2のパターニングされたフォトレジスト層を形成することであって、前記第1のパターニングされたフォトレジスト層と前記第2のパターニングされたフォトレジスト層とが、前記第4のハードマスク層の前記頂部表面上の多数の覆われていない領域を露出させる、前記第2のパターニングされたフォトレジスト層を形成することと、
前記第4のハードマスク層を通して延び、前記第3のハードマスク層を露出する多数のトレンチを形成するために、前記第4のハードマスク層の前記頂部表面上の前記多数の覆われていない領域をエッチングすることと、
前記第3のハードマスク層を露出させるために前記多数の覆われていない領域をエッチングした後に、前記第3のハードマスク層と前記第4のハードマスク層とに接してそれらの上にある、第3のパターニングされたフォトレジスト層を形成することと、
前記第3のパターニングされたフォトレジスト層を形成した後に、前記第3のハードマスク層と前記第4のハードマスク層とに接してそれらの上にある、第4のパターニングされたフォトレジスト層を形成することであって、前記第3のパターニングされたフォトレジスト層と前記第4のパターニングされたフォトレジスト層とが、前記第3のハードマスク層の前記頂部表面上の多数の覆われていない領域を露出させる、前記第4のパターニングされたフォトレジスト層を形成することと、
を含み、
前記第3及び第4のパターニングされたフォトレジスト層が前記トレンチに実質的に直交する、方法。 - 請求項10に記載の方法であって、
多数のマスク開口1を形成するために、前記第3のハードマスク層の前記頂部表面上の多数の覆われていない領域と前記第2のハードマスク層の下にある領域と前記第1のハードマスク層の下にある領域とを通して、前記第3のハードマスク層をエッチングすることを更に含み、前記多数のマスク開口が前記隔離層の前記頂部表面上の多数の覆われていない領域を露出させる、方法。 - 請求項11に記載の方法であって、
多数の金属コンタクト開口を形成するために、前記隔離層の前記頂部表面上の前記多数の覆われていない領域を通して前記隔離層をエッチングすることを更に含み、第1の金属コンタクト開口が前記ソース構造を露出させ、第2の金属コンタクト開口が前記ドレイン構造を露出させる、方法。 - 請求項12に記載の方法であって、
前記第1のハードマスク層と前記第2のハードマスク層とが異なる材料組成を有する、方法。 - 請求項12に記載の方法であって、
前記第2のハードマスクの前記頂部表面におけるマスク開口の幅が、前記第2のハードマスクの前記底部表面における前記マスク開口の幅より実質的に大きいように、前記第2のハードマスク層を介する各マスク開口が先細りの側壁を有する、方法。 - 請求項12に記載の方法であって、
前記第1のハードマスク層がエッチングされる間に、前記第3及び第4のハードマスク層が完全に取り除かれる、方法。 - 請求項12に記載の方法であって、
前記第2のハードマスク層と前記第3のハードマスク層とが異なる材料組成を有する、方法。 - 半導体構造を形成する方法であって、
ソース構造とドレイン構造とに接してそれらの上にある隔離層に接してその上にある第1のハードマスク層を形成することと、
前記第1のハードマスク層に接してその上にある第2のハードマスク層を形成することであって、前記第2のハードマスク層が前記第1のハードマスク層よりも厚い、前記第2のハードマスク層を形成することと、
前記第2のハードマスク層に接してその上にある第3のハードマスク層を形成することと、
前記第3のハードマスク層に接してその上にある第4のハードマスク層を形成することであって、前記第1のハードマスク層が前記第3のハードマスク層と前記第4のハードマスク層との混合された厚さよりも厚い、前記第4のハードマスク層を形成することと、
前記第4のハードマスク層の上に第1のフォトレジストパターンを形成することであって、
第1のフォトレジスト層を堆積し、前記第1のフォトレジスト層をイメージングし、前記第1のフォトレジスト層のイメージングされたフォトレジスト領域を除去し、
その後に、第2のフォトレジスト層を堆積し、前記第2のフォトレジスト層をイメージングし、前記第2のフォトレジスト層のイメージングされたフォトレジスト領域を除去する、
ことにより、前記第1のフォトレジストパターンを形成することと、
多数のトレンチを形成するために前記第1のフォトレジストパターンを用いて前記第4のハードマスク層をエッチングすることであって、各トレンチが前記第3のハードマスク層を露出させる、前記第4のハードマスク層をエッチングすることと、
前記第4のハードマスク層と前記第3のハードマスク層の露出された領域の上に第2のフォトレジストパターンを形成することであって、
第3のフォトレジスト層を堆積し、前記第3のフォトレジスト層をイメージングし、前記第3のフォトレジスト層のイメージングされたフォトレジスト領域を除去し、
その後に、第4のフォトレジスト層を堆積し、前記第4のフォトレジスト層をイメージングし、前記第4のフォトレジスト層のイメージングされたフォトレジスト領域を除去する、
ことにより、前記第2のフォトレジストパターンを形成することと、
前記第2のハードマスク層の多数の覆われていない領域を露出するために、前記第4のハードマスク層に関して前記第3のハードマスク層を前記第2のフォトレジストパターンを用いて選択的にエッチングすることと、
前記第4のハードマスク層と前記第3のハードマスク層よりも多く前記第2のハードマスク層が除去されるように前記第2のハードマスク層を選択的にエッチングすることであって、前記第1のハードマスク層の多数の覆われていない領域が露出され、前記第2のハードマスク層上に先細の側壁を作るために重いポリマーエッチが利用される、前記選択的にエッチングすることと、
前記隔離層の多数の覆われていない領域を露出させるために前記第2のハードマスク層に関して前記第1のハードマスク層を選択的にエッチングすることと、
前記ソース構造と前記ドレイン構造とを露出させるために前記第1のハードマスク層を用いて前記隔離層をエッチングすることと、
を含み、
前記第2のフォトレジスタパターンが、前記トレンチに実質的に直交する多数の離間されたストリップを含む、方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/762,529 US9054158B2 (en) | 2013-02-08 | 2013-02-08 | Method of forming a metal contact opening with a width that is smaller than the minimum feature size of a photolithographically-defined opening |
US13/762,529 | 2013-02-08 | ||
PCT/US2014/015595 WO2014124376A1 (en) | 2013-02-08 | 2014-02-10 | Method of forming metal contact opening |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016510515A JP2016510515A (ja) | 2016-04-07 |
JP2016510515A5 JP2016510515A5 (ja) | 2017-03-09 |
JP6293171B2 true JP6293171B2 (ja) | 2018-03-14 |
Family
ID=51297723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015557170A Active JP6293171B2 (ja) | 2013-02-08 | 2014-02-10 | 金属コンタクト開口を形成する方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9054158B2 (ja) |
EP (1) | EP3033766B1 (ja) |
JP (1) | JP6293171B2 (ja) |
CN (1) | CN104956468B (ja) |
WO (1) | WO2014124376A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9583609B2 (en) | 2013-03-25 | 2017-02-28 | Texas Instruments Incorporated | MOS transistor structure and method of forming the structure with vertically and horizontally-elongated metal contacts |
CN108666263B (zh) * | 2018-04-13 | 2020-06-16 | 上海华力集成电路制造有限公司 | 接触孔的制造方法 |
CN108470745A (zh) * | 2018-04-28 | 2018-08-31 | 德淮半导体有限公司 | 图像传感器及其形成方法 |
US10867842B2 (en) * | 2018-10-31 | 2020-12-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for shrinking openings in forming integrated circuits |
CN110690282B (zh) * | 2019-08-23 | 2022-10-18 | 福建省福联集成电路有限公司 | 一种基于晶体管的电阻结构及其制作方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3288884B2 (ja) * | 1995-03-13 | 2002-06-04 | 株式会社東芝 | レジストパターン形成方法 |
JP3305932B2 (ja) * | 1995-09-19 | 2002-07-24 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP4613364B2 (ja) * | 2000-06-14 | 2011-01-19 | 学校法人東京電機大学 | レジストパタン形成方法 |
US6570214B1 (en) * | 2002-03-01 | 2003-05-27 | Ching-Yuan Wu | Scalable stack-gate flash memory cell and its contactless memory array |
JP3585039B2 (ja) * | 2002-03-25 | 2004-11-04 | 株式会社半導体先端テクノロジーズ | ホール形成方法 |
JP3988592B2 (ja) * | 2002-08-30 | 2007-10-10 | ソニー株式会社 | 半導体装置の製造方法 |
JP3757213B2 (ja) * | 2003-03-18 | 2006-03-22 | 富士通株式会社 | 半導体装置の製造方法 |
KR100540475B1 (ko) * | 2003-04-04 | 2006-01-10 | 주식회사 하이닉스반도체 | 미세 패턴 형성이 가능한 반도체 장치 제조 방법 |
JP4278497B2 (ja) * | 2003-11-26 | 2009-06-17 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
KR100819673B1 (ko) * | 2006-12-22 | 2008-04-04 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 패턴 형성 방법 |
KR100827534B1 (ko) * | 2006-12-28 | 2008-05-06 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 미세 패턴 형성 방법 |
JP2009238998A (ja) * | 2008-03-27 | 2009-10-15 | Epson Imaging Devices Corp | コンタクトホールの形成方法、パターン形成方法、及び電気光学装置の製造方法 |
US20100099255A1 (en) * | 2008-10-20 | 2010-04-22 | Conley Willard E | Method of forming a contact through an insulating layer |
JP2010135624A (ja) * | 2008-12-05 | 2010-06-17 | Tokyo Electron Ltd | 半導体装置の製造方法 |
US8252192B2 (en) * | 2009-03-26 | 2012-08-28 | Tokyo Electron Limited | Method of pattern etching a dielectric film while removing a mask layer |
KR101073075B1 (ko) * | 2009-03-31 | 2011-10-12 | 주식회사 하이닉스반도체 | 이중 패터닝 공정을 이용한 반도체장치 제조 방법 |
US20120100717A1 (en) * | 2010-10-26 | 2012-04-26 | Texas Instruments Incorporated | Trench lithography process |
KR101671464B1 (ko) * | 2010-12-02 | 2016-11-02 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
JP2012182474A (ja) * | 2012-04-26 | 2012-09-20 | Tokyo Electron Ltd | 半導体装置の製造方法及び記憶媒体 |
-
2013
- 2013-02-08 US US13/762,529 patent/US9054158B2/en active Active
-
2014
- 2014-02-10 EP EP14749179.9A patent/EP3033766B1/en active Active
- 2014-02-10 JP JP2015557170A patent/JP6293171B2/ja active Active
- 2014-02-10 WO PCT/US2014/015595 patent/WO2014124376A1/en active Application Filing
- 2014-02-10 CN CN201480005937.6A patent/CN104956468B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US9054158B2 (en) | 2015-06-09 |
US20140227877A1 (en) | 2014-08-14 |
WO2014124376A1 (en) | 2014-08-14 |
CN104956468B (zh) | 2017-09-08 |
CN104956468A (zh) | 2015-09-30 |
EP3033766B1 (en) | 2021-10-20 |
EP3033766A1 (en) | 2016-06-22 |
EP3033766A4 (en) | 2017-08-09 |
JP2016510515A (ja) | 2016-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9397004B2 (en) | Methods for fabricating FinFET integrated circuits with simultaneous formation of local contact openings | |
JP6293171B2 (ja) | 金属コンタクト開口を形成する方法 | |
JP2007329501A (ja) | 半導体装置の自己整列コンタクト形成方法 | |
KR100726148B1 (ko) | 반도체소자의 제조방법 | |
KR20100052462A (ko) | 반도체 디바이스 및 그 반도체 디바이스를 포함하는 전자 시스템의 제조 중에 대칭 포토마스크를 사용하여 대칭 또는 비대칭 피쳐들을 선택적으로 형성하는 방법 | |
CN110690117B (zh) | 半导体结构及其形成方法 | |
KR100613392B1 (ko) | 자기 정렬 콘택홀 형성 방법 | |
US6376292B1 (en) | Self-aligning photolithography and method of fabricating semiconductor device using the same | |
KR100940275B1 (ko) | 반도체 소자의 게이트 패턴 형성방법 | |
US7125775B1 (en) | Method for forming hybrid device gates | |
KR20150066196A (ko) | 불순물 영역 형성 방법 및 반도체 소자의 제조 방법 | |
US20090162794A1 (en) | Method for fabricating semiconductor device | |
TWI827324B (zh) | 記憶裝置的拾取結構及記憶裝置之製造方法 | |
KR20020002680A (ko) | 반도체소자의 제조방법 | |
US7517755B2 (en) | Method for fabricating semiconductor device | |
KR100912958B1 (ko) | 반도체 소자의 미세 패턴 제조 방법 | |
KR100236047B1 (ko) | 반도체 소자의 제조방법 | |
JP2002118253A (ja) | 半導体装置およびその製造方法 | |
KR100300053B1 (ko) | 반도체소자의자기정렬콘택홀형성방법 | |
KR20030094940A (ko) | 반도체 소자의 제조방법 | |
TWI697032B (zh) | 半導體元件的製程 | |
KR100339418B1 (ko) | 반도체 소자의 제조 방법 | |
KR100304440B1 (ko) | 반도체소자의 제조방법 | |
KR100386625B1 (ko) | 반도체 소자의 제조방법 | |
TW202418959A (zh) | 記憶裝置的拾取結構及記憶裝置之製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170206 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170530 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170829 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180213 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6293171 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |