JP2016510515A - 金属コンタクト開口を形成する方法 - Google Patents

金属コンタクト開口を形成する方法 Download PDF

Info

Publication number
JP2016510515A
JP2016510515A JP2015557170A JP2015557170A JP2016510515A JP 2016510515 A JP2016510515 A JP 2016510515A JP 2015557170 A JP2015557170 A JP 2015557170A JP 2015557170 A JP2015557170 A JP 2015557170A JP 2016510515 A JP2016510515 A JP 2016510515A
Authority
JP
Japan
Prior art keywords
hard mask
layer
mask layer
top surface
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015557170A
Other languages
English (en)
Other versions
JP6293171B2 (ja
JP2016510515A5 (ja
Inventor
ジェラルド ファーバー デビッド
ジェラルド ファーバー デビッド
リー トム
リー トム
ライトル スティーブ
ライトル スティーブ
Original Assignee
日本テキサス・インスツルメンツ株式会社
テキサス インスツルメンツ インコーポレイテッド
テキサス インスツルメンツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本テキサス・インスツルメンツ株式会社, テキサス インスツルメンツ インコーポレイテッド, テキサス インスツルメンツ インコーポレイテッド filed Critical 日本テキサス・インスツルメンツ株式会社
Publication of JP2016510515A publication Critical patent/JP2016510515A/ja
Publication of JP2016510515A5 publication Critical patent/JP2016510515A5/ja
Application granted granted Critical
Publication of JP6293171B2 publication Critical patent/JP6293171B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

金属コンタクト開口（１８２）の幅が、フォトリソグラフィ画定される開口の最小特徴サイズより小さくなるように形成される。この方法は、多層ハードマスク構造の第３の層を露出させる多数のトレンチを有するように、多層ハードマスク構造の第４の層をまずエッチングすることにより、金属コンタクト開口（１８２）を形成する。これに続いて、ソース領域（１２０Ｈ）及びドレイン領域（１２２Ｈ）に接しかつソース領域（１２０Ｈ）及びドレイン領域（１２２Ｈ）の上にある隔離層（１３８）の頂部表面上の覆われていない領域を露出させるように、多層ハードマスク構造の第３、第２（１５２）、及び第１の（１５０）層が選択的にエッチングされる。隔離層（１３８）の頂部表面上の覆われていない領域はその後、金属コンタクト開口（１８２）を形成するためにエッチングされる。

Description

本願は、金属コンタクト開口を形成する方法に関し、更に特定して言えば、フォトリソグラフィ画定される開口の最小特徴サイズより小さい幅を有する金属コンタクト開口を形成する方法に関連する。
金属酸化物半導体（ＭＯＳ）トランジスタは、ｎチャネル（ＮＭＯＳ）デバイス又はｐチャネル（ＰＭＯＳ）デバイスとして実装され得る、周知の半導体デバイスである。ＭＯＳトランジスタは、離間されたソース及びドレイン領域を有し、ソース及びドレイン領域は、チャネル、及びチャネルの上にあるゲートにより離される。ゲートはゲート誘電体層によりチャネルから隔離される。金属ゲートＭＯＳトランジスタは、金属ゲート及び高ｋゲート誘電体層を用いるＭＯＳトランジスタの或るタイプである。
金属ゲートＭＯＳトランジスタは、電気回路を共に形成するためにＭＯＳトランジスタを電気的に接続する金属相互接続構造に接続される。金属相互接続構造は、隔離材料の層により互いから電気的に隔離される金属トレースの層と、金属トレースの隣接する層を電気的に接続するために隔離材料の層を通して延びる金属ビアとを含む。
金属相互接続構造は更に、ＭＯＳトランジスタのソース及びドレイン領域に対する電気的接続を成すために隔離材料の底部層を通して延びる金属コンタクトを含む。金属コンタクトは、ソース及びドレイン領域を露出させるため隔離材料の底部層を通して延びる金属コンタクト開口に形成される。
従来、金属コンタクト開口は、パターニングされたフォトレジスト層を底部隔離層上に形成することにより製造され、底部隔離層は、ソース及びドレイン領域に接しそれらの上にある。パターニングされたフォトレジスト層が形成されると、ソース及びドレイン領域が露出されるまで底部隔離層がエッチングされる。
このエッチングは、ソース領域を露出させるソース金属コンタクト開口と、ドレイン領域を露出させるドレイン金属コンタクト開口とを形成する。パターニングされたフォトレジスト層はその後取り除かれる。この後、ソース及びドレイン領域上にシリサイド層が形成され、その後、ソース及びドレイン金属コンタクト開口にありソース及びドレインシリサイド層及び底部隔離層に接する金属コンタクトの形成が続く。
そのため、従来のアプローチでは、ソース及びドレイン金属コンタクト開口の幅は、パターニングされたフォトレジスト層における開口の幅によって決まる。その結果、ソース及びドレイン金属コンタクト開口の最小幅は、適切な制御でフォトリソグラフプリントされ得る最小特徴サイズによって決まる。
最小特徴サイズは２つの基本的な制約を有する。即ち、ウエハ上に投影され得る最小画像と、その画像を利用するフォトレジストの解像能力である。ウエハ上に投影され得る最小画像は、イメージング光の波長と投影レンズの開口数によって決まる。フォトレジストの解像能力は、ウエハ上に投影された画像の形状により部分的に決まる。
例えば、長い平行のラインがウエハ上に投影されるとき、フォトレジストは、矩形又は円形の形状がウエハ上に投影されるときよりも、ラインの縦方向端部に沿って一層高い解像能力を有する。その結果、矩形又は円形の開口より小さな最小特徴サイズを有する、長い平行ラインが形成され得る。
ウエハ上に形成されるデバイスの密度を増大させ、それによりコストを低減するため、主としてイメージング光の波長を低減すること及び開口数を増大させることにより、最小特徴サイズが縮小されてきている。しかし、金属コンタクト開口がフォトリソグラフィ画定される開口の最小特徴サイズより小さい幅を有するように形成され得る場合、ウエハ上に形成されるデバイスの密度は更に増大され得る。そのため、フォトリソグラフィ画定される開口の最小特徴サイズより小さい幅を有する金属コンタクト開口を形成する方法が求められている。
本願は、ウエハ上に形成されるデバイスの密度を増大させる半導体構造を形成する方法を提供する。この方法は、隔離層に接しかつその上にある第１のハードマスク層を形成することを含む。隔離層は、頂部表面を有し、ソース構造及びドレイン構造に接しかつそれらの上にある。この方法は更に、第１のハードマスク層に接しかつその上にある第２のハードマスク層を形成することを含む。第２のハードマスク層は頂部表面及び底部表面を有する。この方法はまた、第２のハードマスク層に接しかつその上にある第３のハードマスク層を形成することを含む。第３のハードマスク層は頂部表面を有する。この方法は更に、第３のハードマスク層に接しかつその上にある第４のハードマスク層を形成することを含む。第４のハードマスク層は頂部表面を有する。また、この方法は、多数のトレンチを形成するため第４のハードマスク層をエッチングすることを含む。各トレンチは第３のハードマスク層の頂部表面を露出させる。
提供される方法は代替として、隔離層に接しかつその上にある第１のハードマスク層を形成することを含む。隔離層は、頂部表面を有し、ソース構造及びドレイン構造に接しかつそれらの上にある。この方法は更に、第１のハードマスク層に接しかつその上にある第２のハードマスク層を形成することを含む。第２のハードマスク構造は頂部表面及び底部表面を有する。また、この方法は、第２のハードマスク層に接しかつその上にある第３のハードマスク層を形成することを含む。第３のハードマスク層は頂部表面を有する。更にこの方法は、第３のハードマスク層に接しかつその上にある第４のハードマスク層を形成することを含む。第４のハードマスク層は頂部表面を有する。この方法はまた、第４のハードマスク層に接しかつその上にある、第１のパターニングされたフォトレジスト層を形成することを含む。この方法は、第４のハードマスク層に接しかつその上にある、第２のパターニングされたフォトレジスト層を形成することを更に含む。第１のパターニングされたフォトレジスト層及び第２のパターニングされたフォトレジスト層は、第４のハードマスク層の頂部表面上の多数の覆われていない領域を露出させる。
本発明に従って金属コンタクト開口を形成する方法１００の一例を図示する平面図である。 本発明に従って金属コンタクト開口を形成する方法１００の一例を図示し、図１Ａの線１Ｂ−１Ｂによる断面図である。 本発明に従って金属コンタクト開口を形成する方法１００の一例を図示し、図１Ａの線１Ｃ−１Ｃによる断面図である。 本発明に従って金属コンタクト開口を形成する方法１００の一例を図示し、図１Ａの線１Ｄ−１Ｄによる断面図である。 本発明に従って金属コンタクト開口を形成する方法１００の一例を図示する平面図である。 本発明に従って金属コンタクト開口を形成する方法１００の一例を図示し、図２Ａの線２Ｂ−２Ｂによる断面図である。 本発明に従って金属コンタクト開口を形成する方法１００の一例を図示し、図２Ａの線２Ｃ−２Ｃによる断面図である。 本発明に従って金属コンタクト開口を形成する方法１００の一例を図示し、図２Ａの線２Ｄ−２Ｄによる断面図である。 本発明に従って金属コンタクト開口を形成する方法１００の一例を図示する平面図である。 本発明に従って金属コンタクト開口を形成する方法１００の一例を図示し、図３Ａの線３Ｂ−３Ｂによる断面図である。 本発明に従って金属コンタクト開口を形成する方法１００の一例を図示し、図３Ａの線３Ｃ−３Ｃによる断面図である。 本発明に従って金属コンタクト開口を形成する方法１００の一例を図示し、図３Ａの線３Ｄ−３Ｄによる断面図である。 本発明に従って金属コンタクト開口を形成する方法１００の一例を図示する平面図である。 本発明に従って金属コンタクト開口を形成する方法１００の一例を図示し、図４Ａの線４Ｂ−４Ｂによる断面図である。 本発明に従って金属コンタクト開口を形成する方法１００の一例を図示し、図４Ａの線４Ｃ−４Ｃによる断面図である。 本発明に従って金属コンタクト開口を形成する方法１００の一例を図示し、図４Ａの線４Ｄ−４Ｄによる断面図である。 本発明に従って金属コンタクト開口を形成する方法１００の一例を図示する平面図である。 本発明に従って金属コンタクト開口を形成する方法１００の一例を図示し、図５Ａの線５Ｂ−５Ｂによる断面図である。 本発明に従って金属コンタクト開口を形成する方法１００の一例を図示し、図５Ａの線５Ｃ−５Ｃによる断面図である。 本発明に従って金属コンタクト開口を形成する方法１００の一例を図示し、図５Ａの線５Ｄ−５Ｄによる断面図である。 本発明に従って金属コンタクト開口を形成する方法１００の一例を図示する平面図である。 本発明に従って金属コンタクト開口を形成する方法１００の一例を図示し、図６Ａの線６Ｂ−６Ｂによる断面図である。 本発明に従って金属コンタクト開口を形成する方法１００の一例を図示し、図６Ａの線６Ｃ−６Ｃによる断面図である。 本発明に従って金属コンタクト開口を形成する方法１００の一例を図示し、図６Ａの線６Ｄ−６Ｄによる断面図である。 本発明に従って金属コンタクト開口を形成する方法１００の一例を図示する平面図である。 本発明に従って金属コンタクト開口を形成する方法１００の一例を図示し、図７Ａの線７Ｂ−７Ｂによる断面図である。 本発明に従って金属コンタクト開口を形成する方法１００の一例を図示し、図７Ａの線７Ｃ−７Ｃによる断面図である。 本発明に従って金属コンタクト開口を形成する方法１００の一例を図示し、図７Ａの線７Ｄ−７Ｄによる断面図である。 本発明に従って金属コンタクト開口を形成する方法１００の一例を図示する平面図である。 本発明に従って金属コンタクト開口を形成する方法１００の一例を図示し、図８Ａの線８Ｂ−８Ｂによる断面図である。 本発明に従って金属コンタクト開口を形成する方法１００の一例を図示し、図８Ａの線８Ｃ−８Ｃによる断面図である。 本発明に従って金属コンタクト開口を形成する方法１００の一例を図示し、図８Ａの線８Ｄ−８Ｄによる断面図である。 本発明に従って金属コンタクト開口を形成する方法１００の一例を図示する平面図である。 本発明に従って金属コンタクト開口を形成する方法１００の一例を図示し、図９Ａの線９Ｂ−９Ｂによる断面図である。 本発明に従って金属コンタクト開口を形成する方法１００の一例を図示し、図９Ａの線９Ｃ−９Ｃによる断面図である。 本発明に従って金属コンタクト開口を形成する方法１００の一例を図示し、図９Ａの線９Ｄ−９Ｄによる断面図である。
図１Ａ〜図１Ｄから図９Ａ〜図９Ｄは、金属コンタクト開口を形成する方法１００の例を図示する。
図１Ａ〜図１Ｄに示すように、方法１００は、従来のように形成された金属ゲートＭＯＳトランジスタ構造１０８を用いる。ＭＯＳトランジスタ構造１０８は、単結晶シリコン基板領域１１２と、基板領域１１２に接するトレンチ隔離構造１１４とを有する半導体ボディ１１０を含む。
また、半導体ボディ１１０は、各々基板領域１１２に接する、ソース１２０及びドレイン１２２を含む。ソース１２０及びドレイン１２２は各々、基板領域１１２の導電型の反対の導電型を有する。ソース１２０は、軽くドープされた領域１２０Ｌ、及び重くドープされた領域１２０Ｈを含む。同様に、ドレイン１２２は、軽くドープされた領域１２２Ｌ、及び重くドープされた領域１２２Ｈを含む。更に、基板領域１１２は、ソース１２０とドレイン１２２との間にあるチャネル領域１２４を有する。
図１Ａ〜図１Ｄに更に示すように、ＭＯＳトランジスタ構造１０８は、チャネル領域１２４に接しかつその上にある高ｋゲート誘電体構造１２６と、ゲート誘電体構造１２６に接しチャネル領域１２４の上にある金属ゲート１３０とを含む。また、ＭＯＳトランジスタ構造１０８は、ゲート１３０を横方向に囲む側壁スペーサ１３２と、側壁スペーサ１３２に接する底部隔離層１３８とを含む。底部隔離層１３８はまた、ソース領域１２０Ｈ及びドレイン領域１２２Ｈに接しかつそれらの上にある。
図１Ａ〜図１Ｄに更に示すように、方法１００は、底部隔離層１３８に接しかつその上にある第１のハードマスク層１５０を形成することにより始まる。第１のハードマスク層１５０は、例えば、シリコンオキシナイトライド（ＳｉＯＮ）の層又はシリコンカーボンナイトライド（ＳｉＣＮ）の層で実装され得る。
第１のハードマスク層１５０が形成された後、第２のハードマスク層１５２が、第１のハードマスク層１５０に接しかつその上にあるように形成される。第２のハードマスク層１５２は、第１のハードマスク層１５０より実質的に厚く、例えば、ＡＰＦ（advanced patterning film）などのアモルファスカーボン材料の化学気相成長（ＣＶＤ）層で実装され得る。
第２のハードマスク層１５０が形成された後、第３のハードマスク層１５４が、第２のハードマスク層１５２に接しかつその上にあるように形成される。第３のハードマスク層１５４は、例えば、シリコンナイトライド（ＳｉＮ）の層又はシリコンオキシナイトライド（ＳｉＯＮ）の層で実装され得る。
第３のハードマスク層１５４が形成された後、第４のハードマスク層１５６が、第３のハードマスク層１５０に接しかつその上にあるように形成される。第４のハードマスク層１５６は、例えば、第３のハードマスク層１５４に接しかつその上にある酸化物の層と、その酸化物の層に接しかつその上にあるシリコンナイトライド（ＳｉＮ）の層とで実装され得る。第１のハードマスク層１５０は、第３のハードマスク層１５４及び第４のハードマスク層１５６の組み合わされた厚みより厚い。
第４のハードマスク層１５６が形成された後、パターニングされたフォトレジスト層が、第４のハードマスク層１５６に接しかつその上にある、多数の離間されたストリップ（strip）１６０として形成される。パターニングされたフォトレジスト層のストリップ１６０は従来の方式で形成され、この方式は、フォトレジストの層を堆積すること、このフォトレジストの層上のパターニングされた画像を形成するためにマスクとして知られるパターニングされた黒／透明ガラスプレートを介して光を投射すること、及びこの光に対する露出により軟化されたイメージングされたフォトレジスト領域を取り除くことを含む。パターニングされたフォトレジスト層のストリップ１６０は更に、下にある耐反射被覆を含み得る。
ピッチとは、或る特徴の端部から隣接する特徴の対応する端部までの距離である。最小ピッチは２（Ｋｉ）＊（λ／ＮＡ）に等しく、ここで、Ｋｉはリソグラフィプロセスの困難度（解像能力）を表し、λはイメージング光の波長を表し、ＮＡはレンズの開口数を表す。
そのため、１９３ ｎｍの波長及び１．３５の開口数のレンズで（水浸漬を用いて）電流生成イメージング光を用いると、最小Ｋｉが約０．２８のその実用限界に近づくとき約８０ ｎｍの最小ピッチが達成され得る。
この例では、約８０ ｎｍの最小ピッチが可能であるが、パターニングされたフォトレジスト層のストリップ１６０は、１６８ ｎｍのピッチＰを有するように形成される。更に、各ストリップ１６０は、１／４Ｐ（４２ ｎｍ）に等しい幅Ｗを有し、隣接するストリップ１６０は、３／４Ｐ（１２６ ｎｍ）のギャップＧ１離される。
図２Ａ〜図２Ｄに示すように、パターニングされたフォトレジスト層のストリップ１６０が形成された後、第２のパターニングされたフォトレジスト層が、第４のハードマスク層１５６に接しかつその上にある、多数の離間されたストライプ（stripe）１６６として従来の方式で形成される。パターニングされたフォトレジスト層のストライプ１６６は更に、下にある耐反射被覆を含み得る。
ストリップ１６０から離間されるストライプ１６６は、第４のハードマスク層１５６の頂部表面上の多数の覆われていない領域を露出させるように交互にストリップ１６０間にある。この例では、パターニングされたフォトレジスト層のストライプ１６６はまた、１６８ ｎｍのピッチＰを有するように形成される。更に、各ストライプ１６６は、１／４Ｐ（４２ ｎｍ）に等しい幅Ｗを有する。各ストライプ１６６はまた、各隣接するストリップ１６０から１／４ＰのギャップＧ２離間される。
図３Ａ〜図３Ｄに示すように、パターニングされたフォトレジスト層のストライプ１６６が形成された後、多数のトレンチ１６８を形成するために、第４のハードマスク層１５６の頂部表面上の覆われていない領域がエッチングされる。トレンチ１６８の各々は、第３のハードマスク層１５４の頂部表面を露出させるため第４のハードマスク層１５６を通して延びる。これに続いて、ストリップ１６０及びパターニングされたフォトレジスト層のストライプ１６６が、アッシングプロセスによるなど、従来の方式で取り除かれる。
図４Ａ〜図４Ｄに示すように、パターニングされたフォトレジスト層１６０及び１６６が取り除かれた後、パターニングされたフォトレジスト層が、第４のハードマスク層１５６に接しかつその上にある、多数の離間されたストリップ１７０として従来の方式で形成される。ストリップ１７０はまた、第３のハードマスク層１５４の一部に接しかつその上にあるようにトレンチ１６８内に延在する。パターニングされたフォトレジスト層のストリップ１７０は更に、下にある耐反射被覆を含み得る。
ストリップ１７０は、トレンチ１６８に実質的に直交する。更に、この例では、パターニングされたフォトレジスト層のストリップ１７０は、１６８ ｎｍのピッチＰを有するように形成される。更に、各ストリップ１７０は、１／４Ｐ（４２ ｎｍ）に等しい幅Ｗを有し、隣接するストリップ１７０は、３／４Ｐ（１２６ ｎｍ）のギャップＧ３離される。
図５Ａ〜図５Ｄに示すように、パターニングされたフォトレジスト層のストリップ１７０が形成された後、パターニングされたフォトレジスト層が、第４のハードマスク層１５６に接しかつその上にある、多数の離間されたストライプ１７６として従来の方式で形成される。ストライプ１７６はまた、第３のハードマスク層１５４に接しかつその上にあるようにトレンチ１６８の一部内に延在する。パターニングされたフォトレジスト層のストライプ１７６は更に、下にある耐反射被覆を含み得る。
この例では、パターニングされたフォトレジスト層のストライプ１７６も、１６８ ｎｍのピッチＰを有するように形成される。更に、パターニングされたフォトレジスト層の各ストライプ１７６は、１／４Ｐ（４２ ｎｍ）に等しい幅Ｗを有する。各ストライプ１７６は、各隣接するストリップ１６０から１／４ＰのギャップＧ４離間される。
ストリップ１７０から離間されるストライプ１７６は、交互にストリップ１７０間にある。ストリップ及びストライプ１７０及び１７６は、直交する向きのトレンチ１６８と組み合わせて、第３のハードマスク層１５４の頂部表面上の、多数の覆われていない領域のチェッカー盤パターンを露出させる。（第４のハードマスク層１５６の頂部表面上の領域もストリップ１７０及びストライプ１７６により露出される）。
図６Ａ〜図６Ｄに示すように、パターニングされたフォトレジスト層のストライプ１７６が形成された後、多数の第３のハードマスク開口を形成するため、第３のハードマスク層１５４の頂部表面上の覆われていない領域がエッチングされる。このエッチングは、第２のハードマスク層１５２の頂部表面上の多数の覆われていない領域が第３のハードマスク開口により露出されるまで継続する。この例では、エッチャントは、第４のハードマスク層１５６よりも第３のハードマスク層１５４の多くがエッチングされるように選択的である。
第２のハードマスク層１５２の頂部表面上の覆われていない領域が露出された後、多数の第２のハードマスク開口を形成するため、エッチャントが変えられ、第２のハードマスク層１５２の頂部表面上の覆われていない領域がエッチングされる。このエッチングは、第１のハードマスク層１５０の頂部表面上の多数の覆われていない領域が第２のハードマスク開口により露出されるまで継続する。この例では、エッチャントは、第４のハードマスク層１５６又は第３のハードマスク層１５４よりも第２のハードマスク層１５２の多くがエッチングされるように選択的である。
第２のハードマスク層１５２のエッチングの間、ストリップ及びストライプ１７０及び１７６がエッチングにより除かれる。また、第２のハードマスク層１５２は重いポリマーエッチでエッチングされ、これにより、先細りの側壁表面を有するように第２のハードマスク層１５２を介する第２のハードマスク開口が形成される。
そのため、第２のハードマスク層１５２の厚みは、（エッチャントなどの他の要素と共に）第２のハードマスク層１５２の底部表面上の第２のハードマスク開口の幅を決定する。この例では、第２のハードマスク層１５２の頂部表面における第２のハードマスク開口は約４２ ｎｍの幅を有し、第２のハードマスク層１５２の底部表面における第２のハードマスク開口は約２０ ｎｍの幅を有する。
第１のハードマスク層１５０の頂部表面上の覆われていない領域が露出された後、多数の第１のハードマスク開口を形成するために、エッチャントが変えられ、第１のハードマスク層１５０の頂部表面上の覆われていない領域がエッチングされる。このエッチングは、底部隔離層１３８の頂部表面上の多数の覆われていない領域が第１のハードマスク開口により露出されるまで継続する。
第１のハードマスク層１５０のエッチングの間、第４のハードマスク層１５６及び第３のハードマスク層１５４が取り除かれ、それにより、第２のハードマスク層の頂部表面が露出される。この例では、エッチャントは、第２のハードマスク層１５２よりも第１のハードマスク層１５０の多くがエッチングされるように選択的である。また、第２のハードマスク１５２の底部表面における第２のハードマスク開口の幅の結果、第１のハードマスク層１５０を介する第１のハードマスク開口は約２０ ｎｍの幅を有する。
このように、第３のハードマスク層１５４の覆われていない領域、第２のハードマスク層１５２の、下にある領域、及び第１のハードマスク層１５０の、下にある領域は、第２のハードマスク層１５２及び第１のハードマスク層１５０を通して延びる多数のマスク開口１８０を形成するためにエッチングされる。マスク開口１８０は、各々、底部隔離層１３８の頂部表面上の覆われていない領域を露出させる。
第２のハードマスク層１５２を介するマスク開口１８０は第２のハードマスク開口によって形成され、第１のハードマスク層１５０を介するマスク開口１８０は、第１のハードマスク開口によって形成される。マスク開口１８０が形成されると、第２のハードマスク層１５２は任意選択で取り除かれ得る。この例では、方法１００は、この時点で第２のハードマスク層１５２を取り除くことなく継続する。
図７Ａ〜図７Ｄに示すように、マスク開口１８０が形成された後、エッチャントが変えられ、底部隔離層１３８の頂部表面上の覆われていない領域がエッチングされる。このエッチングは、底部隔離層１３８に多数の金属コンタクト開口１８２を形成し、金属コンタクト開口１８２の一つが、ソース領域１２０Ｈの頂部表面領域を露出させ、金属コンタクト開口１８２の一つが、ドレイン領域１２２Ｈの頂部表面領域を露出させる。
この例では、金属コンタクト開口１８２は各々、第１のハードマスク開口の幅に起因して約２０ ｎｍの幅を有し、これらは、マスク開口１８０の最小幅と同じである。金属コンタクト開口１８２が形成された後、第１のハードマスク層１５０及び第２のハードマスク層１５２は従来の方式で取り除かれる。
図８Ａ〜図８Ｄに示すように、第１のハードマスク層１５０及び第２のハードマスク層１５２が取り除かれると、ソース領域１２０Ｈに接しかつその上にあるソース金属シリサイド領域１８４と、ドレイン領域１２２Ｈに接しかつその上にあるドレイン金属シリサイド領域１８６とが従来の方式で形成される。これに続いて、タングステン（Ｗ）の層などの金属コンタクト層１８８が、底部隔離層１３８の頂部表面に接し、底部隔離層１３８に金属コンタクト開口１８２を充填するように堆積される。
図９Ａ〜図９Ｄに示すように、金属コンタクト層１８８が形成された後、底部隔離層１３８の頂部表面を露出させるため、化学機械研磨によるなど、金属コンタクト層１８８が従来の方式で平坦化される。この平坦化は、金属コンタクト開口１８２に金属コンタクト１９０を形成する。金属コンタクト１９０は、ソース及びドレイン金属シリサイド領域１８４及び１８６への電気的接続を成す。方法１００はその後、金属相互接続構造の形成を完了するため従来の工程で継続する。
開示されるアプローチの利点の１つは、方法１００が、最小ピッチより実質的に小さい幅を有する金属コンタクト開口１８２を形成することである。この例では、金属コンタクト開口１８２は約２０ ｎｍの幅を有し、最小ピッチＰは（波長１９３ ｎｍ、１．３５の開口数、及び０．２８のＫｉを用いて）約８０ ｎｍである。
開示されるアプローチの別の利点は、方法１００が、フォトリソグラフィ画定される開口の最小特徴サイズより実質的に小さい幅を有する金属コンタクト開口１８２を形成することである。この例では、金属コンタクト開口１８２は約２０ ｎｍの幅を有し、最小ピッチが約８０ ｎｍであるときフォトリソグラフィ画定される開口の最小特徴サイズは、約９０〜１００ ｎｍである。フォトリソグラフィ画定される開口の最小ピッチ及び最小特徴サイズより実質的に小さい幅を有する金属コンタクト開口１８２を形成する結果、ウエハ上のデバイスの密度は実質的に増大され得る。
当業者であれば、本発明の特許請求の範囲内で、説明した例示の実施例に変形が成され得ること、及び多くの他の実施例が可能であることが分かるであろう。

Claims (20)

  1. 半導体構造を形成する方法であって、
    隔離層に接しかつその上にある第１のハードマスク層を形成することであって、前記隔離層が、頂部表面を有し、ソース構造及びドレイン構造に接しかつそれらの上にあること、
    前記第１のハードマスク層に接しかつその上にある第２のハードマスク層を形成することであって、前記第２のハードマスク層が頂部表面及び底部表面を有すること、
    前記第２のハードマスク層に接しかつその上にある第３のハードマスク層を形成することであって、前記第３のハードマスク層が頂部表面を有すること、
    前記第３のハードマスク層に接しかつその上にある第４のハードマスク層を形成することであって、前記第４のハードマスク層が頂部表面を有すること、及び
    多数のトレンチを形成するため前記第４のハードマスク層をエッチングすることであって、各トレンチが前記第３のハードマスク層の前記頂部表面を露出させること、
    を含む、方法。
  2. 請求項１に記載の方法であって、
    前記第４のハードマスク層に接しかつその上にある第１のパターニングされたフォトレジスト層を形成すること、及び
    前記第４のハードマスク層に接しかつその上にある第２のパターニングされたフォトレジスト層を形成すること、
    を更に含み、
    前記第１のパターニングされたフォトレジスト層及び前記第２のパターニングされたフォトレジスト層が、前記第４のハードマスク層の前記頂部表面上の多数の覆われていない領域を露出させ、前記第４のハードマスク層の前記頂部表面上の前記多数の覆われていない領域が、前記多数のトレンチを形成するためにエッチングされる、
    方法。
  3. 請求項１に記載の方法であって、多数のマスク開口を形成するため、前記第３のハードマスク層と、前記第２のハードマスク層と、前記第１のハードマスク層とを選択的にエッチングすることを更に含み、各マスク開口が、前記隔離層の前記頂部表面上の覆われていない領域を露出させる、方法。
  4. 請求項３に記載の方法であって、
    前記第３のハードマスク層及び前記第４のハードマスク層に接しかつそれらの上にある、第３のパターニングされたフォトレジスト層を形成すること、及び
    前記第３のハードマスク層及び前記第４のハードマスク層に接しかつそれらの上にある、第４のパターニングされたフォトレジスト層を形成すること、
    を更に含み、
    前記第３のパターニングされたフォトレジスト層及び前記第４のパターニングされたフォトレジスト層が、前記第３のハードマスク層の前記頂部表面上の多数の覆われていない領域を露出させ、前記第３のハードマスク層の前記頂部表面上の前記多数の覆われていない領域が、前記多数のマスク開口を形成するためにエッチングされる、
    方法。
  5. 請求項３に記載の方法であって、多数の金属コンタクト開口を形成するため、前記隔離層の前記頂部表面上の各覆われていない領域をエッチングすることを更に含み、第１の金属コンタクト開口が前記ソース構造を露出させ、第２の金属コンタクト開口が前記ドレイン構造を露出させる、方法。
  6. 請求項５に記載の方法であって、前記第１のハードマスク層及び前記第２のハードマスク層が、異なる材料組成を有する、方法。
  7. 請求項５に記載の方法であって、前記第２のハードマスクの前記頂部表面におけるマスク開口の幅が、前記第２のハードマスク層の前記底部表面における前記マスク開口の幅より実質的に大きいように、前記第２のハードマスク層を介する各マスク開口が先細りの側壁を有する、方法。
  8. 請求項５に記載の方法であって、前記第２のハードマスクの前記頂部表面におけるマスク開口の幅が、前記第２のハードマスクの前記底部表面における前記マスク開口の幅の２倍より大きいように、前記第２のハードマスク層を介する各マスク開口が先細りの側壁を有する、方法。
  9. 請求項５に記載の方法であって、前記第３及び第４のハードマスク層が完全に取り除かれ、前記第１のハードマスク層がエッチングされる、方法。
  10. 請求項５に記載の方法であって、前記第２のハードマスク層及び前記第３のハードマスク層が、異なる材料組成を有する、方法。
  11. 半導体構造を形成する方法であって、
    隔離層に接しかつその上にある第１のハードマスク層を形成することであって、前記隔離層が、頂部表面を有し、ソース構造及びドレイン構造に接しかつそれらの上にあること、
    前記第１のハードマスク層に接しかつその上にある第２のハードマスク層を形成することであって、前記第２のハードマスク構造が頂部表面及び底部表面を有すること、
    前記第２のハードマスク層に接しかつその上にある第３のハードマスク層を形成することであって、前記第３のハードマスク層が頂部表面を有すること、
    前記第３のハードマスク層に接しかつその上にある第４のハードマスク層を形成することであって、前記第４のハードマスク層が頂部表面を有すること、
    前記第４のハードマスク層に接しかつその上にある第１のパターニングされたフォトレジスト層を形成すること、及び
    前記第４のハードマスク層に接しかつその上にある第２のパターニングされたフォトレジスト層を形成すること、
    を含み、
    前記第１のパターニングされたフォトレジスト層及び前記第２のパターニングされたフォトレジスト層が、前記第４のハードマスク層の前記頂部表面上の多数の覆われていない領域を露出させる、
    方法。
  12. 請求項１１に記載の方法であって、前記第４のハードマスク層を通して延びる多数のトレンチを形成するため、前記第４のハードマスク層の前記頂部表面上の前記多数の覆われていない領域をエッチングすることを更に含み、各トレンチが前記第３のハードマスク層を露出させる、方法。
  13. 請求項１２に記載の方法であって、
    前記第３のハードマスク層及び前記第４のハードマスク層に接しかつそれらの上にある、第３のパターニングされたフォトレジスト層を形成すること、及び
    前記第３のハードマスク層及び前記第４のハードマスク層に接しかつそれらの上にある、第４のパターニングされたフォトレジスト層を形成すること、
    を更に含み、
    前記第３のパターニングされたフォトレジスト層及び前記第４のパターニングされたフォトレジスト層が、前記第３のハードマスク層の前記頂部表面上の多数の覆われていない領域を露出させる、
    方法。
  14. 請求項１３に記載の方法であって、多数のマスク開口を形成するため、前記第３のハードマスク層の前記頂部表面上の多数の覆われていない領域と、前記第２のハードマスク層の下にある領域と、前記第１のハードマスク層の下にある領域とを通して、前記第３のハードマスク層をエッチングすることを更に含み、前記多数のマスク開口が前記隔離層の前記頂部表面上の多数の覆われていない領域を露出させる、方法。
  15. 請求項１４に記載の方法であって、多数の金属コンタクト開口を形成するため、前記隔離層の前記頂部表面上の前記多数の覆われていない領域を通して前記隔離層をエッチングすることを更に含み、第１の金属コンタクト開口が前記ソース構造を露出させ、第２の金属コンタクト開口が前記ドレイン構造を露出させる、方法。
  16. 請求項１５に記載の方法であって、前記第３のパターニングされたフォトレジスト層が、各々前記トレンチに実質的に直交する複数の離間されたストリップを有する、方法。
  17. 請求項１５に記載の方法であって、前記第１のハードマスク層及び前記第２のハードマスク層が、異なる材料組成を有する、方法。
  18. 請求項１５に記載の方法であって、前記第２のハードマスクの前記頂部表面におけるマスク開口の幅が、前記第２のハードマスクの前記底部表面における前記マスク開口の幅より実質的に大きいように、前記第２のハードマスク層を介する各マスク開口が先細りの側壁を有する、方法。
  19. 請求項１５に記載の方法であって、前記第３及び第４のハードマスク層が完全に取り除かれ、前記第１のハードマスク層がエッチングされる、方法。
  20. 請求項１５に記載の方法であって、前記第２のハードマスク層及び前記第３のハードマスク層が、異なる材料組成を有する、方法。
JP2015557170A 2013-02-08 2014-02-10 金属コンタクト開口を形成する方法 Active JP6293171B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/762,529 US9054158B2 (en) 2013-02-08 2013-02-08 Method of forming a metal contact opening with a width that is smaller than the minimum feature size of a photolithographically-defined opening
US13/762,529 2013-02-08
PCT/US2014/015595 WO2014124376A1 (en) 2013-02-08 2014-02-10 Method of forming metal contact opening

Publications (3)

Publication Number Publication Date
JP2016510515A true JP2016510515A (ja) 2016-04-07
JP2016510515A5 JP2016510515A5 (ja) 2017-03-09
JP6293171B2 JP6293171B2 (ja) 2018-03-14

Family

ID=51297723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015557170A Active JP6293171B2 (ja) 2013-02-08 2014-02-10 金属コンタクト開口を形成する方法

Country Status (5)

Country Link
US (1) US9054158B2 (ja)
EP (1) EP3033766B1 (ja)
JP (1) JP6293171B2 (ja)
CN (1) CN104956468B (ja)
WO (1) WO2014124376A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9583609B2 (en) 2013-03-25 2017-02-28 Texas Instruments Incorporated MOS transistor structure and method of forming the structure with vertically and horizontally-elongated metal contacts
CN108666263B (zh) * 2018-04-13 2020-06-16 上海华力集成电路制造有限公司 接触孔的制造方法
CN108470745A (zh) * 2018-04-28 2018-08-31 德淮半导体有限公司 图像传感器及其形成方法
US10867842B2 (en) * 2018-10-31 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for shrinking openings in forming integrated circuits
CN110690282B (zh) * 2019-08-23 2022-10-18 福建省福联集成电路有限公司 一种基于晶体管的电阻结构及其制作方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250395A (ja) * 1995-03-13 1996-09-27 Toshiba Corp レジストパターン形成方法
JPH0982664A (ja) * 1995-09-19 1997-03-28 Toshiba Corp 半導体装置の製造方法
JP2002075857A (ja) * 2000-06-14 2002-03-15 Tokyo Denki Univ レジストパタン形成方法
JP2003282700A (ja) * 2002-03-25 2003-10-03 Semiconductor Leading Edge Technologies Inc ホール形成方法
JP2004095902A (ja) * 2002-08-30 2004-03-25 Sony Corp 半導体装置の製造方法
JP2004281936A (ja) * 2003-03-18 2004-10-07 Fujitsu Ltd 半導体装置の製造方法
JP2005159008A (ja) * 2003-11-26 2005-06-16 Fujitsu Ltd 半導体装置の製造方法
JP2009238998A (ja) * 2008-03-27 2009-10-15 Epson Imaging Devices Corp コンタクトホールの形成方法、パターン形成方法、及び電気光学装置の製造方法
JP2012182474A (ja) * 2012-04-26 2012-09-20 Tokyo Electron Ltd 半導体装置の製造方法及び記憶媒体

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6570214B1 (en) * 2002-03-01 2003-05-27 Ching-Yuan Wu Scalable stack-gate flash memory cell and its contactless memory array
KR100540475B1 (ko) * 2003-04-04 2006-01-10 주식회사 하이닉스반도체 미세 패턴 형성이 가능한 반도체 장치 제조 방법
KR100819673B1 (ko) * 2006-12-22 2008-04-04 주식회사 하이닉스반도체 반도체 소자 및 그의 패턴 형성 방법
KR100827534B1 (ko) * 2006-12-28 2008-05-06 주식회사 하이닉스반도체 반도체 소자 및 그의 미세 패턴 형성 방법
US20100099255A1 (en) * 2008-10-20 2010-04-22 Conley Willard E Method of forming a contact through an insulating layer
JP2010135624A (ja) * 2008-12-05 2010-06-17 Tokyo Electron Ltd 半導体装置の製造方法
US8252192B2 (en) * 2009-03-26 2012-08-28 Tokyo Electron Limited Method of pattern etching a dielectric film while removing a mask layer
KR101073075B1 (ko) * 2009-03-31 2011-10-12 주식회사 하이닉스반도체 이중 패터닝 공정을 이용한 반도체장치 제조 방법
US20120100717A1 (en) * 2010-10-26 2012-04-26 Texas Instruments Incorporated Trench lithography process
KR101671464B1 (ko) * 2010-12-02 2016-11-02 삼성전자주식회사 반도체 소자의 제조 방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250395A (ja) * 1995-03-13 1996-09-27 Toshiba Corp レジストパターン形成方法
JPH0982664A (ja) * 1995-09-19 1997-03-28 Toshiba Corp 半導体装置の製造方法
JP2002075857A (ja) * 2000-06-14 2002-03-15 Tokyo Denki Univ レジストパタン形成方法
JP2003282700A (ja) * 2002-03-25 2003-10-03 Semiconductor Leading Edge Technologies Inc ホール形成方法
JP2004095902A (ja) * 2002-08-30 2004-03-25 Sony Corp 半導体装置の製造方法
JP2004281936A (ja) * 2003-03-18 2004-10-07 Fujitsu Ltd 半導体装置の製造方法
JP2005159008A (ja) * 2003-11-26 2005-06-16 Fujitsu Ltd 半導体装置の製造方法
JP2009238998A (ja) * 2008-03-27 2009-10-15 Epson Imaging Devices Corp コンタクトホールの形成方法、パターン形成方法、及び電気光学装置の製造方法
JP2012182474A (ja) * 2012-04-26 2012-09-20 Tokyo Electron Ltd 半導体装置の製造方法及び記憶媒体

Also Published As

Publication number Publication date
JP6293171B2 (ja) 2018-03-14
CN104956468A (zh) 2015-09-30
US20140227877A1 (en) 2014-08-14
EP3033766A1 (en) 2016-06-22
WO2014124376A1 (en) 2014-08-14
EP3033766B1 (en) 2021-10-20
CN104956468B (zh) 2017-09-08
US9054158B2 (en) 2015-06-09
EP3033766A4 (en) 2017-08-09

Similar Documents

Publication Publication Date Title
US9397004B2 (en) Methods for fabricating FinFET integrated circuits with simultaneous formation of local contact openings
JP6293171B2 (ja) 金属コンタクト開口を形成する方法
JP2007329501A (ja) 半導体装置の自己整列コンタクト形成方法
US20160104646A1 (en) Method for forming semiconductor device
US7812405B2 (en) Semiconductor device and method of fabricating the same
KR100726148B1 (ko) 반도체소자의 제조방법
KR20050031208A (ko) 비직교형 반도체 메모리 소자의 자기 정렬 콘택 패드형성방법
KR20080026517A (ko) 반도체장치 및 그 제조방법
JP2006245198A (ja) 半導体装置の製造方法
KR100613392B1 (ko) 자기 정렬 콘택홀 형성 방법
JP4750391B2 (ja) 固体撮像装置の製造方法
US6376292B1 (en) Self-aligning photolithography and method of fabricating semiconductor device using the same
KR100940275B1 (ko) 반도체 소자의 게이트 패턴 형성방법
KR20150066196A (ko) 불순물 영역 형성 방법 및 반도체 소자의 제조 방법
TWI827324B (zh) 記憶裝置的拾取結構及記憶裝置之製造方法
KR100307558B1 (ko) 반도체소자의 제조방법
US20090162794A1 (en) Method for fabricating semiconductor device
US7125775B1 (en) Method for forming hybrid device gates
US20040175908A1 (en) Method for manufacturing semiconductor device having gate electrode
US7517755B2 (en) Method for fabricating semiconductor device
KR100236047B1 (ko) 반도체 소자의 제조방법
JP2002118253A (ja) 半導体装置およびその製造方法
KR100304440B1 (ko) 반도체소자의 제조방법
KR100300053B1 (ko) 반도체소자의자기정렬콘택홀형성방법
TW202418959A (zh) 記憶裝置的拾取結構及記憶裝置之製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180213

R150 Certificate of patent or registration of utility model

Ref document number: 6293171

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250