KR20180098120A - 반도체 장치 및 반도체 장치의 제조 방법 - Google Patents

반도체 장치 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20180098120A
KR20180098120A KR1020170177194A KR20170177194A KR20180098120A KR 20180098120 A KR20180098120 A KR 20180098120A KR 1020170177194 A KR1020170177194 A KR 1020170177194A KR 20170177194 A KR20170177194 A KR 20170177194A KR 20180098120 A KR20180098120 A KR 20180098120A
Authority
KR
South Korea
Prior art keywords
insulating film
fuse element
fuse
forming
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020170177194A
Other languages
English (en)
Inventor
데쓰야 사쿠마
Original Assignee
에이블릭 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이블릭 가부시키가이샤 filed Critical 에이블릭 가부시키가이샤
Publication of KR20180098120A publication Critical patent/KR20180098120A/ko
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H10W20/493—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H10W20/01—
    • H10W20/031—
    • H10W20/49—
    • H10W20/494—
    • H10W42/80—
    • H10W74/01—
    • H10W74/43—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

[과제] 레이저 트리밍되는 퓨즈 소자 상의 보호 절연막의 막두께가 두꺼운 경우에서도, 하지 절연막에 균열을 발생시키는 일 없이, 안정적으로 퓨즈 소자의 용단이 가능한 반도체 장치 및 그 반도체 장치의 제조 방법을 제공한다.
[해결 수단] 레이저 조사부를 포함하는 퓨즈 소자에 있어서, 레이저 조사부의 측면과 저면 사이의 모서리부가 모따기된 사면을 구비하는 구성으로 한다.

Description

반도체 장치 및 반도체 장치의 제조 방법{SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은, 반도체 장치 및 반도체 장치의 제조 방법에 관한 것이고, 특히, 레이저 조사에 의해 용단시키는 퓨즈 소자를 구비한 반도체 장치 및 반도체 장치의 제조 방법에 관한 것이다.
반도체 장치에 있어서, 폴리실리콘이나 메탈, 고융점 금속 등을 이용한 퓨즈 소자를, 레이저를 조사하여 용단함으로써, 저항값의 조정이나 리던던시 회로의 트리밍 조정을 행하는 방법이 알려져 있다.
도 8(a)에, 종래의 퓨즈 소자의 평면도를, 또 도 8(b)에 도 8(a)의 A－A＇에 있어서의 단면도를 도시한다. 퓨즈 소자(53)는, 예를 들어, 도 8(a)와 같이, 레이저 조사부(63)와, 레이저 조사부(63)의 양단의 컨택트 영역(61)을 포함하는 컨택트부(64)로 구성된다. 또, 이 퓨즈 소자(53)는, 폴리실리콘이나 메탈이라고 하는 도전체로 이루어지고, 도 8(b)와 같이, 반도체 기판(51) 상의 실리콘 산화막 등으로 이루어지는 하지(下地) 절연막(52) 위에 형성된다. 퓨즈 소자(53) 위에는, 실리콘 산화막 등의 보호 절연막(54)이 형성된다. 퓨즈를 용단하는 경우는, 퓨즈 소자(53)의 상방으로부터 도 8(b)에 도시한 바와 같이 레이저(L)를 조사함으로써 퓨즈 소자(53)의 레이저 조사부(63)를 가열하여, 용융 기화시켜 폭발적으로 비산시킨다.
특허 문헌 1에는, 레이저의 고에너지화에 의해 발생하는 하층 기판의 균열을 억제하기 위해, 저에너지의 레이저로 용단할 수 있는 퓨즈 소자의 기술이 개시되어 있다.
일본국 특허공개 소60-91654호 공보
그러나, 반도체 장치의 집적화가 진행되어, 메탈 배선의 적층수와 함께 층간 절연막의 층수가 증가하고, 보호 절연막의 막두께가 두꺼워지면, 하지 절연막에 균열이 발생하기 쉬워지는 것이 발명자에 의해 발견되었다.
도 9에 도시한 바와 같이, 보호 절연막(74)의 막두께가 얇은 경우는, 퓨즈 소자의 용단 후는, 보호 절연막(74)이 상방을 향해 방사형상으로 소실하는 단면 형상이 된다. 도 10은, 보호 절연막이 두꺼운 경우의 퓨즈 용단 후의 도면이다. 보호 절연막(84)이 두꺼워지면, 도 10에 도시한 바와 같이, 퓨즈 소자 아래의 하지 절연막(82)에도 용융 기화 에너지 및 비스듬한 하측 2방향을 향하는 균열(86)이 발생한다.
그리고, 원하는 레이저의 에너지의 하한값과 상한값의 차가 현저하게 좁아지고, 보호 절연막(84)의 막두께가 하지 절연막(82)의 막두께의 2배 이상이 되면, 안정적으로 퓨즈 소자를 용단하는 것이 어렵다고 하는 것이 밝혀졌다.
보호 절연막(84)이 두꺼워지면 높은 레이저의 에너지가 필요해진다. 이것은, 보호 절연막(84)의 파괴 강도가 증가하고, 증대한 강도에 따라, 높은 에너지의 레이저를 조사하지 않으면 보호 절연막(84)을 비산시킬 수 없게 되기 때문이라고 추찰된다. 또, 보호 절연막(84)이 두꺼워지면 하지 절연막(82)에 균열(86)이 발생하기 쉬워지는 것은, 보호 절연막(84)의 강도가 증대하면, 퓨즈 소자가 용융 기화할 때에, 보호 절연막(84)이 비산하기 어려워지는 것에 의해, 비스듬한 하측 2방향의 모서리부를 향하는 응력의 비율이 증가하기 때문이라고 생각할 수 있다.
그래서, 본 발명은, 하지 절연막의 균열을 억제하고, 안정적으로 퓨즈 소자를 용단하는 것이 가능한 반도체 장치 및 반도체 장치의 제조 방법을 제공하는 것을 과제로 한다.
상기의 과제를 해결하기 위해, 본 발명은 이하와 같은 반도체 장치 및 반도체 장치의 제조 방법으로 한다.
즉, 하지 절연막과, 상기 하지 절연막 상에 형성되고, 길이 방향과 폭 방향을 갖는 레이저 조사부를 포함하는 퓨즈 소자와, 상기 퓨즈 소자를 덮는 보호 절연막을 갖는 반도체 장치로서, 상기 레이저 조사부는, 상기 길이 방향에 있어서, 상기 하지 절연막에 접하는 상기 레이저 조사부의 저면과 상기 폭 방향에 있어서의 한쪽 단부에 위치하는 상기 레이저 조사부의 제1 측면 사이의 모서리부, 및 상기 저면과 상기 폭 방향에 있어서의 다른쪽 단부에 위치하는 상기 레이저 조사부의 제2 측면 사이의 모서리부를 각각 모따기함으로써 설치된 사면(斜面)을 구비하고 있는 것을 특징으로 하는 반도체 장치로 한다.
또, 반도체 기판 상에 하지 절연막을 형성하는 하지 절연막 형성 공정과, 상기 하지 절연막 상에 퓨즈층을 형성하는 퓨즈층 형성 공정과, 상기 퓨즈층 상에 절연층을 퇴적하고, 상기 절연층의 퓨즈 소자 형성 예정 영역 상에 절연층 마스크를 형성하는 절연층 마스크 형성 공정과, 상기 절연층 마스크를 에칭 마스크로 하여 상기 퓨즈층을 드라이 에칭하고, 퓨즈 소자의 저면과 측면 사이의 모서리부가 모따기된 퓨즈 소자를 형성하는 퓨즈 소자 형성 공정과, 상기 퓨즈 소자 상에 보호 절연막을 형성하는 보호 절연막 형성 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법으로 한다.
본 발명은, 퓨즈 소자에 있어서, 레이저 조사부의 측면과 저면 사이의 모서리부가 모따기된 사면을 구비하는 구성으로 함으로써, 보호 절연막의 막두께에 따라 레이저의 조사 에너지를 높게 해도, 퓨즈 소자를 용융 기화시킬 때의, 비스듬한 하측 방향을 향하는 응력의 집중을 완화할 수 있으므로, 하지 절연막의 균열의 발생을 억제할 수 있으며, 안정적으로 퓨즈 소자를 용단하는 것이 가능한 반도체 장치를 실현할 수 있다.
도 1의 (a)는, 본 발명의 제1 실시 형태의 반도체 장치의 평면도이며, (b)는 (a)에 도시하는 반도체 장치의 단면도이다.
도 2는 도 1에 도시하는 반도체 장치의 제조 방법을 도시하는 공정 흐름도이다.
도 3은 제2 실시 형태의 반도체 장치의 단면도이다.
도 4는 도 3에 도시하는 반도체 장치의 제조 방법을 도시하는 공정 흐름도이다.
도 5는 제3 실시 형태의 반도체 장치의 단면도이다.
도 6은 도 5에 도시하는 반도체 장치의 제조 방법을 도시하는 공정 흐름도이다.
도 7은 제4 실시 형태의 반도체 장치의 단면도이다.
도 8의 (a)는, 종래의 반도체 장치의 평면도이며, (b)는 (a)에 도시하는 반도체 장치의 단면도이다.
도 9는 얇은 보호 절연막을 갖는 반도체 장치의 퓨즈 소자의 용단 후의 모습을 도시하는 단면도이다.
도 10은 두꺼운 보호 절연막을 갖는 반도체 장치의 퓨즈 소자의 용단시에, 하지 절연막에 균열이 가는 메커니즘을 설명하는 단면도이다.
이하, 본 발명의 실시 형태에 대해, 도면을 참조하여 설명한다.
도 1(a)는, 본 발명의 제1 실시 형태를 도시하는 퓨즈 소자의 평면도이며, 도 1(b)는 도 1(a)의, B-B＇에 있어서의 단면도이다.
도 1(a)에 도시한 바와 같이, 퓨즈 소자(3)는, 레이저로 용이하게 용단할 수 있는 폭이 좁은 레이저 조사부(13)와, 레이저 조사부(13)의 길이 방향의 양단에 설치되어 있는 폭이 넓은 컨택트부(14)로 구성된다.
레이저 조사부(13)는, 레이저의 조사에 의해 절단이 가능한, 폴리실리콘이나, 티탄이나 코발트라고 하는 고융점 금속, 알루미늄이나 구리라고 하는 메탈 등의 도전체 재료로 구성된다. 도 1(a)에 있어서 레이저 조사부(13)의 길이 방향이 되는 길이는, 폭 방향의 길이에 대해 길게 그려져 있으나, 대소 관계는 이에 한정되는 것은 아니다. 또, 폭 방향에 존재하는 좌우 2개의 측면은, 도 1(a)에서는 길이 방향에 대해 수직인 방향의 면으로 되어 있으나, 이 각도는 수직에 한정되는 것은 아니다. 본 발명에 있어서는, 레이저 조사부(13)에 있어서의 길이 방향의 한쪽 단부터 다른쪽 단까지의 사이에 존재하는 면을 측면이라고 칭한다.
컨택트부(14)는, 도시 생략한 메탈 배선과 접하는 컨택트 영역(11)을 포함하는 부분이며, 폴리실리콘이나 고융점 금속, 메탈 등의 도전체로 구성되나, 레이저 조사부(13)와 같은 재료일 필요는 없다. 예를 들어, 레이저 조사부(13)의 재료가 폴리실리콘이며, 컨택트부(14)가 폴리실리콘을 고융점 금속으로 실리사이드화한 실리사이드층이어도 상관없다.
또 도 1(b)에 도시한 바와 같이, 퓨즈 소자(3)는, 반도체 기판(1) 상에 형성된 실리콘 산화막 등으로 이루어지는 하지 절연막(2) 위에 형성된다.
하지 절연막(2)은, 퓨즈 소자(3)가 폴리실리콘인 경우에는, 소자 분리를 위한 LOCOS 절연막이나 STI 절연막이 이용된다. 또, 퓨즈 소자(3)가 메탈인 경우는, 추가로 BPSG막이나, 배선간을 분리하는 층간 절연막이 거듭하여 적층되는데, 그 구성은, 절연막이면 되고, 특히 이들 재료에 한정되는 것은 아니다.
퓨즈 소자(3) 위에는, 실리콘 산화막이나 실리콘 질화막 등으로 이루어지는 보호 절연막(4)이 형성된다. 보호 절연막(4)은, 수분이나 외부로부터의 이물과 퓨즈 소자(3)가 직접적으로 접촉하여, 손상되거나 열화되는 것을 막기 위해 설치된 막이다. 보호 절연막(4)은 상기의 역할을 완수하기 위해, BPSG막이나 층간 절연막, 패시베이션막 중 어느 하나, 또는 그 조합이어도 되고, 절연막이면 특히 이들에 한정되는 것은 아니다.
제1 실시 형태의 퓨즈 소자(3)의 레이저 조사부(13)의 단면은, 도 1(b)에 도시한 바와 같이, 퓨즈 소자(3)의 저면과 우측의 측면 사이의 모서리부와, 저면과 좌측의 측면 사이의 모서리부에, 각각 모따기에 의해 형성된 사면을 구비하고 있다. 그 사면은, 레이저 조사부(13)의 폭 방향에 있어서의 한쪽 단부에 위치하는 측면을 따라 형성되고, 레이저 조사부(13)의 우측과 좌측에 각각 배치되어 있다.
제1 실시 형태에 있어서는, 레이저 조사부(13)의 저면과 상면은 평행하며, 이 점은 종래와 같은 구조이다.
그런데, 보호 절연막(4)이 하지 절연막(2)의 2.5배 이상의 두께가 되면, 퓨즈 소자(3)의 용단 불량이 발생하기 쉬워지고, 레이저의 에너지를 높게 할 필요가 있는 한편, 하지 절연막(2)에 균열이 발생하기 쉬워지는 것을, 발명자는 관측하고 있다. 그러한 현상이 발생하는 이유를, 발명자는 이하와 같이 생각하고 있다.
레이저 조사부(13)가 레이저의 조사에 의해 용융 기화하여, 증기압이 상승해 폭발할 때에는, 레이저 조사부(13)의 볼록 형상의 모서리부가 용융 기화시의 팽창 작용에 의해 외측으로 밀려나온다. 그리고 그 모서리부에 접하는 주위의 오목 형상의 절연막 부분에 응력이 집중한다. 그로 인해, 레이저 조사부(13)의 단면에 있어서의 비스듬한 4방향의 모서리부의 절연막이 방사형상으로 밀려나올 때에, 보호 절연막(4)의 막두께가 얇으면, 파괴 강도가 약한 비스듬한 상측 2방향을 따라 보호 절연막(4)이 파괴되고, 비산한다. 레이저 조사부(13) 상의 보호 절연막(4)이 두껍고 강고해지며, 레이저 조사부(13)의 비스듬한 상측 2방향의 모서리부의 보호 절연막(4)이 파괴되기 어려워지면, 레이저 조사부(13)의 저면측의 비스듬한 하측 2방향의 모서리부에 접하는 하지 절연막(2)으로의 응력 집중이 증대한다. 이 응력이 하지 절연막(2)의 파괴 강도를 초과하면, 비스듬한 하측 2방향으로 균열이 발생한다.
즉, 보호 절연막(4)이 두꺼워지면, 퓨즈 소자(3)의 용융 기화와 동시에 보호 절연막(4)을 비산시키기 위해 레이저의 에너지의 허용 하한값이 상승하고, 하지 절연막(2)에 균열을 발생시키지 않게 하기 위해 허용 상한값이 저하하므로, 안정적으로 퓨즈 소자(3)를 용단하는 것이 어려워진다.
제1 실시 형태에 있어서는, 도 1(b)와 같이, 비스듬한 하측 2방향의 모서리부를 레이저 조사부(13)의 길이 방향을 따라 모따기에 의해 형성된 사면을 설치함으로써, 비스듬한 하측 2방향의 응력 집중을 이 면내에서 분산시켜, 하지 절연막(2)의 균열의 발생을 억제한다. 그리고 그에 따라, 용융 기화에 의한 응력을 퓨즈 소자(3)의 비스듬한 상측 2방향의 90도의 모서리부에 집중시켜, 레이저 조사부(13)를 피복하고 있는 보호 절연막(4)을 효율적으로 비산시킨다.
제1 실시 형태에 있어서는, 레이저 조사부(13)의 용융 기화시에, 레이저 조사부(13)의 비스듬한 상측 2방향의 모서리부에 접하는 보호 절연막(4)이 파괴되기 쉬워지기 때문에, 보호 절연막(4)이 두꺼워졌을 때의 하지 절연막(2)의 균열의 발생을 억제할 수 있다. 그로 인해, 메탈 배선의 다층화에 의해 보호 절연막(4)이 두꺼워져도, 안정적으로 퓨즈 소자(3)를 용단할 수 있는 반도체 장치를 제공할 수 있다.
다음으로 제1 실시 형태의 반도체 장치의 제조 방법을, 도 2에 의거하여 설명한다.
우선, 도 2(a)와 같이, 반도체 기판(1) 상에 실리콘 산화막 등의 하지 절연막(2)을 형성한다. 이 하지 절연막(2)은, LOCOS 절연막이나 STI 절연막과 겸용해도 상관없다. 다음으로 하지 절연막(2) 위에, 예를 들어 폴리실리콘 등의 퓨즈층(7)을 성막한다.
다음으로, 이 퓨즈층(7) 위에 포토레지스트(9)를 도포하고, 포토리소그래피 기술에 의해, 절연층 마스크로 하여 포토레지스트(9)를 퓨즈 소자(3)의 형상으로 가공한다.
다음으로 도 2(b)와 같이, 포토레지스트(9)를 마스크로 하여, RIE(Reactive Ion Etching)법에 의해, 포토레지스트(9) 이외의 영역의 퓨즈층(7)을 에칭 제거하고, 퓨즈 소자(3)의 형상으로 패터닝한다. 이때, 퓨즈층(7)의 오버 에칭량을 조정하여, 포토레지스트(9)의 패턴의 폭 보다, 퓨즈 소자(3)의 저면과 측면 사이의 2개의 모서리부를 내측으로 잘록해지도록 에칭하고, 모따기를 행한다.
일반적으로, RIE법에 의한 드라이 에칭에 있어서는, 절연물 상의 피에칭재를 제거하고, 아래의 절연물을 노출한 후에, 계속해서 과잉으로 오버 에칭을 실시하면, 노치라고 불리는 피에칭재의 하방부의 잘록한 형상이 발생하는 것이 알려져 있다. 이 현상은, 오버 에칭시에, 피에칭재 아래의 절연물 상에 에칭종의 이온이 체류하는 것에 의해, 나중에 조사되는 이온의 궤도가 휘어지고, 피에칭재의 하부의 측벽을 향해 에칭이 진행하기 때문에 발생한다고 생각되고 있다.
제1 실시 형태에 있어서는, 이 현상을 이용하여, 에칭시에 발생하는 플러스 이온(10)에 의해 퓨즈 소자(3)에 노치를 발생시키고, 퓨즈 소자(3)의 측면 하부의 모서리부의 모따기를 실현하고 있다.
다음으로, 도 2(c)와 같이, 퓨즈 소자(3) 상에 보호 절연막(4)을 CVD 등으로 퇴적하고, 도시 생략한 메탈 배선 형성 공정 등을 거쳐, 제1 실시 형태의 반도체 장치를 완성시킨다.
다음으로, 제2 실시 형태에 대해 설명한다. 도 3은, 제2 실시 형태를 도시하는 반도체 장치의 단면도이다. 평면 형상에 대해서는 제1 실시 형태의 도 1(a)와 같다.
도 3에 있어서는, 반도체 기판(1)에 하지 절연막(2)이 형성되고, 그 위에 폴리실리콘 등의 도전체로 이루어지는 퓨즈 소자(3)가 설치된다. 그리고 그 퓨즈 소자(3) 위에 보호 절연막(4)이 형성된다. 제2 실시 형태의 퓨즈 소자(3)는, 모따기에 의해 형성된 2개의 사면이 각각 상면과 접속함으로써, 역테이퍼형상의 사다리꼴 형상의 단면을 구비한다.
이상과 같은 구조의 퓨즈 소자(3)의 레이저 조사부(13)가 용융 기화하여 증기압이 상승해 폭발할 때에는, 퓨즈 소자(3)의 저면측의 비스듬한 하측 2방향의 모서리부로의 응력이 완화하는 것은, 제1 실시 형태와 같다. 또한 제2 실시 형태에 있어서는, 퓨즈 소자(3)의 상면측의 비스듬한 상측 2방향의 모서리부가 90보다 작은 예각으로서 형성되어 있다. 그로 인해 레이저 조사시의 용융 기화시에는, 제1 실시 형태보다 이 상면측의 비스듬한 상측 2방향의 모서리부에 응력이 집중하여, 상면의 보호 절연막(4)의 파괴 효과를 높이고 있다. 따라서, 제2 실시 형태의 반도체 장치는, 제1 실시 형태보다 하지 절연막(2)의 균열 발생의 억제 효과가 높다고 하는 이점을 갖는다.
다음으로 제2 실시 형태의 반도체 장치의 제조 방법을, 도 4에 의거하여 설명한다.
우선, 도 4(a)와 같이, 반도체 기판(1) 상에 실리콘 산화막 등의 하지 절연막(2)을 형성하고, 이 하지 절연막(2) 위에, 예를 들어 폴리실리콘 등의 퓨즈층(7)을 성막한다. 그리고 추가로 실리콘 산화막 등의 마스크 절연막(8)을 퓨즈층(7) 위에 퇴적한다.
다음으로 도 4(b)와 같이, 마스크 절연막(8) 상에 포토레지스트(9)를 도포하고, 포토리소그래피 기술에 의해, 포토레지스트(9)를 퓨즈 소자(3)의 형상으로 가공한다. 이어서, 포토레지스트(9) 이외의 영역의 마스크 절연막(8)을, 포토레지스트(9)를 마스크로 하여 에칭 제거한다.
다음으로 도 4(c)와 같이, 포토레지스트(9)를 제거한 후에, 마스크 절연막(8)을 절연층 마스크로 하여, 마스크 절연막(8) 이외의 영역의 퓨즈층(7)을 RIE법에 의해 에칭 제거하고, 퓨즈 소자(3)를 형성한다.
일반적으로, RIE법에 의한 드라이 에칭에 있어서는, 에칭시에 발생하는 2차 생성물의 퇴적과 에칭의 프로세스가 동시에 일어나고 있다. 그 중에서 피에칭면 표면에서는, 에칭의 프로세스가 우위로 나아가지만, 피에칭재의 측벽에서는 이온의 조사가 적고, 에칭보다 2차 생성물의 퇴적이 진행되기 쉽다. 그로 인해, 이 2차 생성물이 측벽 보호의 역할을 완수하여, 가로 방향보다 세로 방향의 에칭이 진행되어, 피에칭재의 이방성 형상을 실현하기 쉽다.
이 가로 방향의 에칭으로부터 피에칭재를 보호하는 2차 생성물에 크게 기여하는 요인으로서, 에칭 마스크의 재료를 들 수 있다. 제2 실시 형태에 있어서는 에칭 마스크를, 탄소계의 2차 생성물을 발생시키기 쉬운 포토레지스트로부터, 실리콘 산화막 등의 절연막으로 바꾸고 있으며, 측벽 보호 효과를 저감시키고 있다. 그로 인해, 에칭시에 마스크 절연막(8)의 아래로부터 서서히 퓨즈 소자(3)의 측벽 방향으로의 에칭이 진행된다. 그리고 퓨즈 소자(3)의 최종적인 단면은, 역테이퍼형상의 사다리꼴 형상이 된다.
다음으로 도 4(d)와 같이, 퓨즈 소자(3) 상에 보호 절연막(4)을 CVD 등으로 형성하고, 도시 생략한 메탈 배선 형성 공정 등을 거쳐 제2 실시 형태의 반도체 장치를 완성시킨다.
다음으로, 제3 실시 형태에 대해 설명한다. 도 5는, 제3 실시 형태를 도시하는 반도체 장치의 단면도이다. 평면 형상으로는 도시하지 않으나, 도 1(a)에 의해 도시한 제1 실시 형태와 같다.
도 5에 있어서는, 반도체 기판(1)에 하지 절연막(2)이 형성되고, 그 하지 절연막(2)의 표면에 절연막 오목부(12)가 설치되어 있다. 그 절연막 오목부(12) 위에 폴리실리콘 등의 도전체로 이루어지는 퓨즈 소자(3)가 배치된다. 퓨즈 소자(3)의 레이저 조사부(13)는, 절연막 오목부(12)의 형상에 따라 저면의 양단이 둥그스름하고, 외측으로 볼록한 곡면인 사면을 구비하고 있다. 그에 추종하여, 레이저 조사부(13)의 상면의 양단이 둥그스름하고, 저면과 평행한 면을 저부로 하는 절연막 오목부(12)를 구비한 상면이 된다. 그리고 그 퓨즈 소자(3) 위에 보호 절연막(4)이 퇴적된다.
제3 실시 형태의 퓨즈 소자(3)의 레이저 조사부(13)는, 폭 방향에 있어서의 한쪽의 단부에 위치하는 측면의 저면측의 모서리부가 둥그스름 한 형상을 하고 있기 때문에, 레이저가 조사되어 용융 기화하는 경우에, 비스듬한 하측 2방향의 모서리부로의 응력 집중을 완화할 수 있다. 또한 제3 실시 형태에 있어서는, 레이저 조사부(13)의 상면의 양단의 모서리부가 90도 미만이며, 제2 실시 형태보다 날카로운 예각의 각도로 되어 있다. 그로 인해 레이저 조사시의 용융 기화시에는, 제2 실시 형태보다 비스듬한 상측 2방향으로 응력이 집중하여, 상면의 보호 절연막(4)을 파괴하기 쉽다. 따라서, 제3 실시 형태의 반도체 장치는, 제2 실시 형태보다 하지 절연막(2)의 균열 발생의 억제 효과를 높일 수 있다.
다음으로 제3 실시 형태의 반도체 장치의 제조 방법을, 도 6에 의거하여 설명한다.
우선, 도 6(a)와 같이, 반도체 기판(1) 상에 실리콘 산화막 등의 하지 절연막(2)을 형성한 상태로, 포토레지스트(9)를 도포하고, 퓨즈 소자 형성 예정 영역의 포토레지스트(9)를 개구시킨다. 이 개구 형상은, 퓨즈 소자 패턴의 흑백을 반전시킨 데이터의 포토마스크로 작성한다. 다음으로, 이 포토레지스트(9)를 마스크로 하여 하지 절연막(2)을 웨트 에칭 등의 등방성 에칭에 의해 움푹 패이게 하여, 절연막 오목부(12)를 형성한다. 그때, 등방성 에칭에 의해, 포토레지스트(9)의 개구 폭보다 넓은 패턴이 형성된다.
다음으로, 도 6(b)와 같이, 포토레지스트(9)를 제거한 후에, 폴리실리콘 등의 퓨즈층(7)을 성막한 후, 포토레지스트(9)를 도포하고, 퓨즈 소자의 형상으로 패터닝을 행한다. 이어서, 그 포토레지스트(9)를 마스크로 하여 퓨즈층(7)을 에칭해, 퓨즈 소자(3)를 형성한다.
이러한 공정을 채용함으로써 제작된 퓨즈 소자(3)는, 등방성 에칭으로 만든 하지 절연막(2)의 절연막 오목부(12)의 내측에 형성된다. 그리고 절연막 오목부(12)의 내벽을 따라 퓨즈 소자(3)의 저면측의 비스듬한 하측 2방향의 모서리부가 둥글게 됨과 동시에, 상면측의 비스듬한 상측 2방향의 모서리부가 예각이 된다.
다음으로 도 6(c)와 같이, 퓨즈 소자(3) 상에 보호 절연막(4)을 CVD 등으로 형성하고, 도시 생략한 메탈 배선 형성 공정 등을 거쳐 반도체 장치를 완성시킨다.
이상의 본 발명의 각각의 실시 형태는 여러가지로 조합하여 사용하는 것도 가능하다. 예를 들어, 제1 실시 형태와, 제2 실시 형태를 조합한 제4 실시 형태를 도 7에 도시한다. 도 7에 있어서는, 퓨즈 소자(3)의 레이저 조사부(13)의 측벽을 테이퍼형상으로 하고, 또한 측벽의 비스듬한 하측 2방향에 있어서 모서리부가 모따기에 의해 형성된 사면을 구비한 구조로 되어 있다. 이와 같이 함으로써, 레이저 조사시의 레이저 조사부(13)의 용융 기화에 의한 퓨즈 소자(3)의 비스듬한 하측 2방향의 모서리부로의 응력을, 제1 실시 형태와 같은 레벨로 완화하여, 비스듬한 상측 2방향의 모서리부로의 응력을, 제2 실시 형태와 같은 레벨로 집중시킬 수 있으며, 레이저 조사부(13)를 피복하고 있는 보호 절연막(4)을 효율적으로 비산시킬 수 있다.
또, 이러한 구조는, 제2 실시 형태와 마찬가지로 퓨즈층(7)의 에칭 마스크로서 마스크 절연막(8)을 채용하고, 제1 실시 형태와 마찬가지로 과잉의 오버 에칭을 행하는 제조 방법을 채용함으로써 실현될 수 있다.
이와 같이, 본 발명은, 상기 실시 형태에 한정되는 것이 아니고, 본 발명의 취지를 일탈하지 않는 범위에 있어서 여러 가지의 조합이나 변경이 가능하다.
1: 반도체 기판 2: 하지 절연막
3: 퓨즈 소자 4: 보호 절연막
7: 퓨즈층 8: 마스크 절연막
9: 포토레지스트 10: 플러스 이온
11: 컨택트 영역 12: 절연막 오목부
13: 레이저 조사부 14 컨택트부

Claims (10)

  1. 반도체 기판과,
    상기 반도체 기판 상에 설치된 하지(下地) 절연막과,
    상기 하지 절연막 상에 형성되고, 길이 방향과 폭 방향을 갖는 레이저 조사부를 포함하는 퓨즈 소자와,
    상기 퓨즈 소자를 덮는 보호 절연막을 갖는 반도체 장치로서,
    상기 레이저 조사부는, 상기 길이 방향에 있어서, 상기 하지 절연막에 접하는 상기 레이저 조사부의 저면과 상기 폭 방향에 있어서의 한쪽 단부에 위치하는 상기 레이저 조사부의 제1 측면 사이의 모서리부, 및 상기 저면과 상기 폭 방향에 있어서의 다른쪽 단부에 위치하는 상기 레이저 조사부의 제2 측면 사이의 모서리부를 각각 모따기함으로써 설치된 사면(斜面)을 구비하고 있는 것을 특징으로 하는 반도체 장치.
  2. 청구항 1에 있어서,
    상기 사면은 각각 상기 레이저 조사부의 상면에 접속되어 있는 것을 특징으로 하는 반도체 장치.
  3. 청구항 1에 있어서,
    상기 사면은 각각 상기 레이저 조사부의 외측으로 볼록한 곡면인 것을 특징으로 하는 반도체 장치.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 레이저 조사부의 상면은 상기 저면과 평행한 면인 것을 특징으로 하는 반도체 장치.
  5. 청구항 1 또는 청구항 3에 있어서,
    상기 레이저 조사부의 상면은 상기 저면과 평행한 면을 저부로 하는 오목부를 갖는 것을 특징으로 하는 반도체 장치.
  6. 반도체 기판 상에 하지 절연막을 형성하는 하지 절연막 형성 공정과,
    상기 하지 절연막 상에 퓨즈층을 형성하는 퓨즈층 형성 공정과,
    상기 퓨즈층 상에 절연층을 퇴적하고, 상기 절연층의 퓨즈 소자 형성 예정 영역에 절연층 마스크를 형성하는 절연층 마스크 형성 공정과,
    상기 절연층 마스크를 에칭 마스크로 하여 상기 퓨즈층을 드라이 에칭하고, 퓨즈 소자의 저면과 측면 사이의 모서리부가 모따기된 퓨즈 소자를 형성하는 퓨즈 소자 형성 공정과,
    상기 퓨즈 소자 상에 보호 절연막을 형성하는 보호 절연막 형성 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 청구항 6에 있어서,
    상기 퓨즈 소자 형성 공정은, 상기 퓨즈층을 에칭하여 상기 하지 절연막을 노출시키고, 추가로 상기 퓨즈층을 에칭하는 동일 조건으로 오버 에칭을 행함으로써, 상기 저면과 측면 사이의 모서리부가 모따기된 퓨즈 소자를 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 청구항 6 또는 청구항 7에 있어서,
    상기 절연층 마스크가 포토레지스트인 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 청구항 6 또는 청구항 7에 있어서,
    상기 절연층 마스크가 실리콘 산화막인 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 반도체 기판 상에 하지 절연막을 형성하는 하지 절연막 형성 공정과,
    상기 하지 절연막의 퓨즈 소자 형성 예정 영역에, 등방성 에칭에 의해 오목부를 형성하는 절연막 오목부 형성 공정과,
    상기 오목부를 포함하는 상기 하지 절연막 상에 퓨즈층을 형성하는 퓨즈층 형성 공정과,
    상기 퓨즈층 상에 절연층을 퇴적하고, 상기 절연층의 퓨즈 소자 형성 예정 영역에 절연층 마스크를 형성하는 절연층 마스크 형성 공정과,
    상기 절연층 마스크를 에칭 마스크로 하여 상기 퓨즈층을 드라이 에칭하고, 퓨즈 소자의 저면과 측면 사이의 모서리부가 모따기된 퓨즈 소자를 형성하는 퓨즈 소자 형성 공정과,
    상기 퓨즈 소자 상에 보호 절연막을 형성하는 보호 절연막 형성 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020170177194A 2017-02-24 2017-12-21 반도체 장치 및 반도체 장치의 제조 방법 Withdrawn KR20180098120A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017033328A JP2018139251A (ja) 2017-02-24 2017-02-24 半導体装置及び半導体装置の製造方法
JPJP-P-2017-033328 2017-02-24

Publications (1)

Publication Number Publication Date
KR20180098120A true KR20180098120A (ko) 2018-09-03

Family

ID=63246952

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170177194A Withdrawn KR20180098120A (ko) 2017-02-24 2017-12-21 반도체 장치 및 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US20180247903A1 (ko)
JP (1) JP2018139251A (ko)
KR (1) KR20180098120A (ko)
CN (1) CN108511414A (ko)
TW (1) TW201832342A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7053092B2 (ja) * 2017-08-23 2022-04-12 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6091654A (ja) 1983-10-25 1985-05-23 Mitsubishi Electric Corp 半導体装置におけるレ−ザトリム用ヒユ−ズ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135338A (ja) * 1996-10-28 1998-05-22 Nkk Corp メタルヒューズを備えた半導体装置及びこれを処理する装置
JP3275875B2 (ja) * 1999-04-16 2002-04-22 日本電気株式会社 半導体装置
DE10006528C2 (de) * 2000-02-15 2001-12-06 Infineon Technologies Ag Fuseanordnung für eine Halbleitervorrichtung
JP4673557B2 (ja) * 2004-01-19 2011-04-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20060267136A1 (en) * 2005-05-24 2006-11-30 International Business Machines Corporation Integrated circuit (ic) with on-chip programmable fuses
US8969999B2 (en) * 2011-10-27 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) based, metal-semiconductor alloy fuse device and method of manufacturing same
JP2013157468A (ja) * 2012-01-30 2013-08-15 Asahi Kasei Electronics Co Ltd 半導体装置の製造方法
US9917055B2 (en) * 2015-03-12 2018-03-13 Sii Semiconductor Corporation Semiconductor device having fuse element

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6091654A (ja) 1983-10-25 1985-05-23 Mitsubishi Electric Corp 半導体装置におけるレ−ザトリム用ヒユ−ズ

Also Published As

Publication number Publication date
JP2018139251A (ja) 2018-09-06
TW201832342A (zh) 2018-09-01
US20180247903A1 (en) 2018-08-30
CN108511414A (zh) 2018-09-07

Similar Documents

Publication Publication Date Title
KR100482385B1 (ko) 크랙정지부형성방법
US10777480B2 (en) Systems and methods to enhance passivation integrity
US9184012B2 (en) Integrated circuit fuse and method of fabricating the integrated circuit fuse
US5872390A (en) Fuse window with controlled fuse oxide thickness
JP2010147498A (ja) パッシベーション層のクラックの発生を防止した集積回路の製造方法
US20240363552A1 (en) Semiconductor devices and methods of manufacturing the same
TW201631704A (zh) 半導體裝置及其製造方法
US11127675B2 (en) Interconnection structure and manufacturing method thereof
KR20180098120A (ko) 반도체 장치 및 반도체 장치의 제조 방법
US8076778B2 (en) Method for preventing Al-Cu bottom damage using TiN liner
KR102320296B1 (ko) 반도체 장치
KR101129818B1 (ko) 반도체 장치
US20090166318A1 (en) Method of Fabricating an Integrated Circuit
JP2008140829A (ja) 半導体装置およびその製造方法
KR20090022381A (ko) 반도체 소자의 콘택 플러그 제조방법
TWI688072B (zh) 半導體積體電路裝置
CN106373882A (zh) 半导体装置的制造方法
JP7053092B2 (ja) 半導体装置および半導体装置の製造方法
US6376344B1 (en) Semiconductor device with fully self-aligned local interconnects, and method for fabricating the device
KR102547112B1 (ko) 반도체 소자의 제조 방법
JP2012054400A (ja) 半導体装置の製造方法
KR20070109485A (ko) 반도체 소자의 제조 방법
JP2011187816A (ja) 半導体装置の製造方法
KR20020027051A (ko) 웨이퍼 회전방향과 평행하게 퓨즈라인을 형성하는 반도체장치 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PC1202 Submission of document of withdrawal before decision of registration

St.27 status event code: N-1-6-B10-B11-nap-PC1202

WITB Written withdrawal of application
R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000