KR20070119851A - 퓨즈 구조물 및 그 형성 방법 - Google Patents

퓨즈 구조물 및 그 형성 방법 Download PDF

Info

Publication number
KR20070119851A
KR20070119851A KR1020060054309A KR20060054309A KR20070119851A KR 20070119851 A KR20070119851 A KR 20070119851A KR 1020060054309 A KR1020060054309 A KR 1020060054309A KR 20060054309 A KR20060054309 A KR 20060054309A KR 20070119851 A KR20070119851 A KR 20070119851A
Authority
KR
South Korea
Prior art keywords
pattern
fuse
insulating
wiring
barrier
Prior art date
Application number
KR1020060054309A
Other languages
English (en)
Other versions
KR100799737B1 (ko
Inventor
이원철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060054309A priority Critical patent/KR100799737B1/ko
Priority to US11/682,076 priority patent/US7671443B2/en
Publication of KR20070119851A publication Critical patent/KR20070119851A/ko
Application granted granted Critical
Publication of KR100799737B1 publication Critical patent/KR100799737B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H85/00—Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

퓨즈 구조물 및 그 형성 방법이 개시된다. 퓨즈 영역 상에 제1 방향으로 연장하는 적어도 하나의 퓨즈 패턴을 형성한다. 퓨즈 영역 상에 퓨즈 패턴을 도포하는 예비 제1 절연성 패턴을 형성한다. 예비 제1 절연성 패턴 상에 도전막을 형성한다. 도전막 및 예비 제1 절연성 패턴을 식각하여 제1 방향과 실질적으로 수직인 제2 방향으로 연장하는 적어도 하나의 방벽을 형성한다. 방벽은 퓨즈 패턴을 절단할 때 발생하는 퓨즈 패턴들의 파편들이 퓨즈 패턴과 인접하는 배선 패턴들에 도달하는 것을 방지한다. 따라서 배선 패턴들 사이에서 발생하는 전기적인 단락을 최소화 할 수 있다.

Description

퓨즈 구조물 및 그 형성 방법{Fuse structure and Method of forming the same}
도 1은 절단된 퓨즈 패턴을 갖는 종래의 퓨즈 구조물을 나타내는 전자 현미경 사진이다.
도 2는 본 발명의 일 실시예에 따른 퓨즈 구조물을 나타내는 평면도이다.
도 3은 도 2의 Ⅰ-Ⅰ´선을 따라 자른 단면도이다.
도 4는 도 2의 Ⅱ-Ⅱ´선을 따라 자른 단면도이다.
도 5는 도 2의 Ⅲ-Ⅲ´선을 따라 자른 단면도이다.
도 6, 9, 12, 16, 20 및 24는 도 2 내지 5에 도시된 퓨즈 구조물을 형성하는 방법을 설명하기 위한 평면도들이다.
도 7, 10, 13, 17, 21 및 25는 도 6, 9, 12, 16, 20 및 24의 Ⅰ-Ⅰ´선을 따라 자른 단면도들이다.
도 8, 11, 14, 18, 22 및 26은 도 6, 9, 12, 16, 20 및 24의 Ⅱ-Ⅱ´선을 따라 자른 단면도들이다.
도 15, 19, 23 및 27은 도 12, 16, 20 및 24의 Ⅲ-Ⅲ´선을 따라 자른 단면도들이다.
도 28은 본 발명의 다른 실시예에 따른 퓨즈 구조물을 나타내는 평면도이다.
도 29는 도 28의 Ⅰ-Ⅰ´선을 따라 자른 단면도이다.
도 30은 도 28의 Ⅱ-Ⅱ´선을 따라 자른 단면도이다.
도 31은 도 28의 Ⅲ-Ⅲ´선을 따라 자른 단면도이다.
도 32, 36, 40, 44 및 48은 도 28 내지 31에 도시된 퓨즈 구조물을 형성하는 방법을 설명하기 위한 평면도들이다.
도 33, 37, 41, 45 및 49는 도 32, 36, 40, 44 및 48의 Ⅰ-Ⅰ´선을 따라 자른 단면도들이다.
도 34, 38, 42, 46 및 50은 도 32, 36, 40, 44 및 48의 Ⅱ-Ⅱ´선을 따라 자른 단면도들이다.
도 35, 39, 43, 47 및 51은 도 32, 36, 40, 44 및 48의 Ⅲ-Ⅲ´선을 따라 자른 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 절연성 구조물 101a, 201a : 퓨즈 패턴
101b, 201b : 제1 배선 패턴 102, 202 : 제1 절연막
103, 203 : 제1 마스크 패턴 104, 204 : 예비 제1 절연성 패턴
104a, 204a : 하부 보호 패턴 104b, 204b : 제1 절연성 패턴
105a, 205a : 상부 보호 패턴 105b, 205b : 제2 배선 패턴
106a, 206a : 제2 마스크 패턴 106b, 206b : 제3 마스크 패턴
109, 209 : 제2 절연막 109a, 109b : 제2 절연성 패턴
110b, 210b : 제4 마스크 패턴 111a, 211a : 방벽
본 발명은 퓨즈 구조물 및 그 형성 방법에 관한 것이다. 보다 상세하게 본 발명은 전류를 차단하는데 사용되는 퓨즈 구조물 및 그 형성 방법에 관한 것이다.
종래의 퓨즈 구조물은 실질적으로 막대 형상을 갖는 퓨즈 패턴을 포함한다. 퓨즈 패턴의 상면은 일반적으로 노출된다. 퓨즈 패턴에 레이저를 조사하는 경우, 퓨즈 패턴은 끓는다. 그 후, 퓨즈 패턴이 폭발하여 퓨즈 패턴은 절단된다. 따라서 종래의 퓨즈 패턴을 통해 흐르던 전류가 차단된다.
도 1은 절단된 퓨즈 패턴을 갖는 종래의 퓨즈 구조물을 나타내는 전자 현미경 사진이다.
도 1에 도시된 바와 같이, 퓨즈 패턴의 일부가 레이저에 의해서 절단될 때 상기 일부의 파편들이 넓게 퍼진다. 따라서 퓨즈 패턴의 잔류하는 부분에 상기 일부의 파편들이 부착된다. 또한, 인접하는 배선 패턴에 상기 일부의 파편들이 부착된다. 결과적으로 파편들이 배선 패턴들 사이에서 전기적 단락을 발생시킨다.
본 발명의 제1 목적은 퓨즈 패턴의 파편들에 의해서 발생하는 전기적 단락을 방지할 수 있는 퓨즈 구조물을 제공하는 것이다.
본 발명의 제2 목적은 상기 퓨즈 구조물을 형성하는 방법을 제공하는 것이다.
제1 목적을 달성하기 위한 본 발명의 일 실시예에 따르면, 퓨즈 구조물은 절연성 구조물, 적어도 하나의 퓨즈 패턴 및 적어도 하나의 방벽을 포함한다. 절연성 구조물은 퓨즈 영역 및 퓨즈 영역과 인접하는 배선 영역을 갖는다. 퓨즈 패턴은 퓨즈 영역 및 배선 영역 상에서 제1 방향으로 연장한다. 방벽은 퓨즈 영역 상에서 제1 방향과 실질적으로 수직인 제2 방향으로 연장하여 퓨즈 패턴을 절단할 때 발생하는 퓨즈 패턴의 파편들이 퍼지는 것을 방지한다.
퓨즈 패턴은 제2 방향으로 제1 폭을 가질 수 있다. 방벽은 제2 방향으로 제1 폭보다 큰 제2 폭을 가질 수 있다. 방벽의 위치는 다양하게 변경될 수 있다. 일 예로 방벽은 적어도 하나의 퓨즈 패턴을 제2 방향으로 감싸도록 형성될 수 있다. 즉, 방벽은 적어도 하나의 퓨즈 패턴과 오버랩 될 수 있다. 다른 예로, 방벽은 퓨즈 패턴들의 사이에서 제2 방향으로 연장할 수 있다. 또 다른 예로, 퓨즈 패턴 상에 두 개의 방벽들이 서로 마주보도록 형성될 수 있다.
방벽은 절연성 물질로 이루어진 하부 보호 패턴 및 하부 보호 패턴 상에 위치하고 도전성 물질로 이루어진 상부 보호 패턴을 포함할 수 있다. 하부 보호 패턴은 상부 보호 패턴을 퓨즈 패턴으로부터 전기적으로 절연시킬 수 있다. 이와 다르게 하부 보호 패턴은 하부 보호 패턴을 관통하여 퓨즈 패턴과 연결되는 하부를 가질 수 있다.
퓨즈 구조물은 적어도 하나의 제1 배선 패턴, 제1 절연성 패턴, 적어도 하나의 제2 배선 패턴 및 제2 절연성 패턴을 더 포함할 수 있다. 제1 배선 패턴은 배선 영역 상에서 제1 방향으로 연장한다. 제1 절연성 패턴은 배선 영역 상에서 퓨즈 패턴 및 제1 배선 패턴을 도포하도록 형성될 수 있다. 제2 배선 패턴은 제1 절연성 패턴 상에 위치할 수 있다. 제2 절연성 패턴은 제1 절연성 패턴 상에 제2 배선 패턴을 도포하도록 형성될 수 있다.
제2 목적을 달성하기 위한 본 발명의 실시예에 따르면, 퓨즈 구조물 형성 방법이 제공된다. 퓨즈 구조물 형성 방법에 따르면, 퓨즈 영역 상에 제1 방향으로 연장하는 적어도 하나의 퓨즈 패턴을 형성한다. 퓨즈 영역 상에 퓨즈 패턴을 도포하는 예비 제1 절연성 패턴을 형성한다. 예비 제1 절연성 패턴 상에 도전막을 형성한다. 도전막 및 예비 제1 절연성 패턴을 식각하여 제1 방향과 실질적으로 수직인 제2 방향으로 연장하는 적어도 하나의 방벽을 형성한다.
퓨즈 구조물 형성 방법은 예비 제1 절연성 패턴 상에 상부 보호 패턴을 도포하도록 제2 절연막을 형성하는 단계를 더 포함할 수 있다. 이 경우, 제2 절연막은 제2 식각 공정에 의해서 제거될 수 있다. 퓨즈 패턴은 제2 방향으로 제1 폭을 가질 수 있다. 방벽은 제2 방향으로 제1 폭보다 큰 제2 폭을 가질 수 있다.
방벽의 위치는 다양하게 변경될 수 있다. 일 예로, 방벽은 적어도 하나의 퓨즈 패턴을 제2 방향으로 감싸도록 형성될 수 있다. 즉, 방벽은 적어도 하나의 퓨즈 패턴과 오버랩될 수 있다. 다른 예로, 방벽은 퓨즈 패턴들의 사이에서 제2 방향으로 연장할 수 있다. 또 다른 예로, 퓨즈 패턴 상에 두 개의 방벽들이 서로 마주보도록 형성될 수 있다.
방벽을 형성하기 위해서, 도전막에 제1 식각 공정을 수행하여 적어도 하나의 상부 보호 패턴을 형성할 수 있다. 이어서 예비 제1 절연성 패턴 상에 제2 식각 공정을 수행하여 상부 보호 패턴의 아래에 위치하는 하부 보호 패턴을 형성할 수 있다.
하부 보호 패턴은 상부 보호 패턴을 퓨즈 패턴으로부터 전기적으로 절연시킬 수 있다. 이와 다르게 상부 보호 패턴은 하부 보호 패턴을 관통하여 퓨즈 패턴과 연결되는 하부를 가질 수 있다.
제2 목적을 달성하기 위한 본 발명의 다른 실시예에 따르면, 퓨즈 영역 및 배선 영역을 갖는 절연성 구조물 상에 퓨즈 영역 및 배선 영역 상에서 제1 방향으로 연장하는 적어도 하나의 퓨즈 패턴 및 배선 영역 상에서 제1 방향으로 연장하고 제1 방향과 실질적으로 수직인 제2 방향으로 제1 폭을 갖는 적어도 하나의 제1 배선 패턴을 형성한다. 절연성 구조물 상에 퓨즈 패턴 및 제1 배선 패턴을 도포하는 예비 제1 절연성 패턴을 형성한다. 예비 제1 절연성 패턴 상에 도전막을 형성한다. 도전막을 식각하여 퓨즈 영역의 위쪽으로 위치하고 제2 방향으로 연장하고 제2 방향으로 제1 폭보다 실질적으로 큰 제2 폭을 갖는 적어도 하나의 상부 보호 패턴 및 배선 영역의 위쪽으로 위치하는 적어도 하나의 제2 배선 패턴을 형성한다. 예비 제1 절연성 패턴 상에 상부 보호 패턴 및 제2 배선 패턴을 도포하도록 제2 절연막을 형성한다. 제2 절연막 및 예비 제1 절연성 패턴을 식각하여 제2 절연막을 배선 영역과 수직적으로 대응하는 제2 절연성 패턴으로 변화시키고 예비 제1 절연성 패턴을 배선 영역과 수직적으로 대응하는 제1 절연성 패턴 및 상부 보호 패턴의 아래에 위치하는 하부 보호 패턴으로 변화시킨다. 제2 배선 패턴은 제1 절연성 패턴을 관 통하여 제1 배선 패턴 또는 퓨즈 패턴과 연결되는 하부를 가질 수 있다.
본 발명에 따르면, 하부 보호 패턴 및 상부 보호 패턴을 포함하는 방벽이 제공된다. 방벽은 퓨즈 패턴을 레이저를 사용하여 절단할 때 퍼지는 퓨즈 패턴의 파편들을 막는 역할을 한다. 따라서 퓨즈 패턴과 인접하는 배선 패턴들 사이에서 전기적인 단락을 방지할 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들을 상세하게 설명하겠지만 본 발명이 하기의 실시예들에 제한되는 것은 아니다. 따라서 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. 첨부된 도면에서 구성 요소들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 구성 요소들이 "제1", "제2", "제3", "제4", "제5"또는 "제6"으로 언급되는 경우 이러한 구성 요소들을 한정하기 위한 것이 아니라 단지 구성 요소들을 구분하기 위한 것이다. 따라서 "제1", "제2", "제3", "제4", "제5"또는 "제6" 구성 요소들에 대하여 각기 선택적으로 또는 교환적으로 사용될 수 있다. 제1 구성 요소가 제2 구성 요소의 "상"에 형성되는 것으로 언급되는 경우에는 제1 구성 요소가 제2 구성 요소의 위에 직접 형성되는 경우뿐만 아니라 제1 구성 요소 및 제2 구성 요소 사이에 제3 구성 요소가 개재될 수 있다.
실시예 1
도 2는 본 발명의 일 실시예에 따른 퓨즈 구조물을 나타내는 평면도이다. 도 3은 도 2의 Ⅰ-Ⅰ´선을 따라 자른 단면도이다. 도 4는 도 2의 Ⅱ-Ⅱ´선을 따라 자른 단면도이다. 도 5는 도 2의 Ⅲ-Ⅲ´선을 따라 자른 단면도이다.
도 2 내지 5를 참조하면, 퓨즈 영역(A) 및 배선 영역(B)을 갖는 절연성 구조물(100)이 제공된다. 절연성 구조물(100)은 실리콘 산화물과 같은 산화물을 포함할 수 있다. 이와 다르게 절연성 구조물(100)은 실리콘 질화물과 같은 질화물을 포함할 수 있다.
비록 도 2 내지 5에 도시되지는 않았지만, 절연성 구조물(100)의 아래쪽에 위치하는 도전성 구조물과 전기적으로 연결되는 콘택이 절연성 구조물을 관통하여 제공될 수 있다. 예를 들어, 도전성 구조물은 트랜지스터, 커패시터, 배선 패턴, 워드 라인, 비트 라인, 소스 영역 또는 드레인 영역일 수 있다.
절연성 구조물(100) 상에 적어도 하나의 퓨즈 패턴(101a) 및 적어도 하나의 제1 배선 패턴(101b)이 제공된다. 퓨즈 패턴(101a) 및 제1 배선 패턴(101b)은 알루미늄과 같은 금속을 포함할 수 있다. 이와 다르게 퓨즈 패턴(101a) 및 제1 배선 패턴(101b)은 불순물로 도핑된 폴리 실리콘을 포함할 수 있다.
퓨즈 패턴(101a)은 퓨즈 영역(A) 및 배선 영역(B) 상에서 제1 방향으로 연장한다. 또한, 퓨즈 패턴(101a)은 제1 방향과 실질적으로 수직인 제2 방향으로 제1 폭(W1)을 갖는다. 제1 배선 패턴(101b)은 배선 영역(B) 상에서 제1 방향으로 연장한다.
퓨즈 패턴(101a)은 제2 방향으로 제1 배선 패턴(101b)으로부터 이격된다. 퓨 즈 패턴(101a)의 개수가 적어도 둘인 경우, 퓨즈 패턴(101a)들은 제2 방향으로 서로 이격한다. 제1 배선 패턴(101b)의 개수가 적어도 둘인 경우, 퓨즈 패턴(101a)들은 제2 방향으로 서로 이격한다.
절연성 구조물(100)의 배선 영역(B) 상에 퓨즈 패턴(101a) 및 배선 패턴(101b)을 도포하는 제1 절연성 패턴(104b)이 제공된다. 제1 절연성 패턴(104b)은 실리콘 산화물과 같은 산화물을 포함할 수 있다. 이와 다르게 제1 절연성 패턴(104b)은 실리콘 질화물과 같은 질화물을 포함할 수 있다. 제1 절연성 패턴(104b)은 퓨즈 패턴(101a) 또는 제1 배선 패턴(101b)을 노출시키는 적어도 하나의 제2 홀(12b)을 가질 수 있다.
퓨즈 영역(B) 상에 적어도 하나의 하부 보호 패턴(104a)이 제공된다. 하부 보호 패턴(104a)의 높이는 제1 절연성 패턴(104b)의 높이와 실질적으로 동일할 수 있다. 하부 보호 패턴(104a)은 실리콘 산화물과 같은 산화물을 포함할 수 있다. 이와 다르게 하부 보호 패턴(104a)은 실리콘 질화물과 같은 질화물을 포함할 수 있다.
하부 보호 패턴(104a)은 제2 방향으로 연장한다. 하부 보호 패턴(104a)은 제2 방향으로 제1 폭(W1)보다 실질적으로 큰 제2 폭(W2)을 갖는다. 하부 보호 패턴(104a)은 제1 절연성 패턴(104b)으로부터 이격된다. 하부 보호 패턴(104a)의 개수가 적어도 둘인 경우, 하부 보호 패턴(104a)들은 서로 이격한다.
도 2 및 5에 도시된 바와 같이 하부 보호 패턴(104a)은 퓨즈 패턴(101a)을 제2 방향으로 감싸도록 형성된다. 즉 하부 보호 패턴(104a)은 퓨즈 패턴(101a)과 오버랩될 수 있다. 그러나 하부 보호 패턴(104a)의 위치는 변화될 수 있다. 일 예로, 하부 보호 패턴(104a)은 퓨즈 패턴(101a)들의 사이에서 제2 방향으로 연장할 수 있다. 다른 예로, 하부 보호 패턴(104a)은 적어도 둘의 퓨즈 패턴(101a)들을 제2 방향으로 감싸도록 형성될 수 있다. 즉, 하부 보호 패턴(104a)은 적어도 둘의 퓨즈 패턴(101a)들과 오버랩될 수 있다.
제1 절연성 패턴(104b) 상에 적어도 하나의 제2 배선 패턴(105b)이 위치한다. 제2 배선 패턴(105b)은 제2 홀(12b)을 매립하는 하부(15b)를 갖는다. 따라서 제2 배선 패턴(105b)은 퓨즈 패턴(101a) 또는 제1 배선 패턴(101b)과 전기적으로 연결된다.
제2 배선 패턴(105b)은 알루미늄과 같은 금속을 포함할 수 있다. 이와 다르게 제2 배선 패턴(105b)은 불순물로 도핑된 폴리 실리콘을 포함할 수 있다. 제2 배선 패턴(105b)의 개수가 적어도 둘인 경우, 제2 배선 패턴(105b)은 서로 이격한다.
하부 보호 패턴(104a) 상에 상부 보호 패턴(105a)이 제공된다. 따라서 하부 보호 패턴(104a) 및 상부 보호 패턴(105a)을 포함하는 방벽(111a)이 제공된다. 방벽(111a)은 퓨즈 패턴(101a)을 레이저를 사용하여 절단할 때 퓨즈 패턴(101a)이 연장하는 방향으로 퍼지는 퓨즈 패턴(101a)의 파편들을 막는 역할을 한다.
상부 보호 패턴(105a)은 제2 배선 패턴(105b)의 높이와 실질적으로 동일한 높이를 갖는다. 상부 보호 패턴(105a)은 알루미늄과 같은 금속을 포함할 수 있다. 이와 다르게 상부 보호 패턴(105a)은 불순물로 도핑된 폴리 실리콘을 포함할 수 있다. 상부 보호 패턴(105a) 및 퓨즈 패턴(101a)의 사이에 위치하는 하부 보호 패 턴(104a)은 상부 보호 패턴(105)을 퓨즈 패턴(101a)으로부터 전기적으로 절연시킨다.
제1 절연성 패턴(104b) 상에 제2 배선 패턴(105b)을 도포하는 제2 절연성 패턴(109b)이 위치한다. 제2 절연성 패턴(109b)은 실리콘 산화물과 같은 산화물을 포함할 수 있다. 이와 다르게 제2 절연성 패턴(109b)은 실리콘 질화물과 같은 질화물을 포함할 수 있다.
도 2 및 3에 도시된 바와 같이, 두 개의 방벽(111a)들이 퓨즈 패턴(101a) 상에 서로 마주보도록 위치할 수 있다. 이 경우, 퓨즈 패턴(101a)을 절단하기 위해 사용되는 레이저는 두 개의 방벽(111a)들 사이에 노출된 퓨즈 패턴(201a)의 부분에 조사될 수 있다.
도 6, 9, 12, 16, 20 및 24는 도 2 내지 5에 도시된 퓨즈 구조물을 형성하는 방법을 설명하기 위한 평면도들이다. 도 7, 10, 13, 17, 21 및 25는 도 6, 9, 12, 16, 20 및 24의 Ⅰ-Ⅰ´선을 따라 자른 단면도들이다. 도 8, 11, 14, 18, 22 및 26은 도 6, 9, 12, 16, 20 및 24의 Ⅱ-Ⅱ´선을 따라 자른 단면도들이다. 도 15, 19, 23 및 27은 도 12, 16, 20 및 24의 Ⅲ-Ⅲ´선을 따라 자른 단면도들이다.
도 6 내지 8을 참조하면, 퓨즈 영역(A) 및 배선 영역(B)을 갖는 절연성 구조물(100)을 형성한다. 절연성 구조물(100)은 실리콘 산화물과 같은 산화물을 포함할 수 있다. 이와 다르게 절연성 구조물(100)은 실리콘 질화물과 같은 질화물을 포함할 수 있다.
비록 도 6 내지 8에 도시되지는 않았지만, 절연성 구조물(100)의 아래쪽에 위치하는 도전성 구조물과 전기적으로 연결되는 콘택이 절연성 구조물을 관통하여 형성될 수 있다. 예를 들어, 도전성 구조물은 트랜지스터, 커패시터, 배선 패턴, 워드 라인, 비트 라인, 소스 영역 또는 드레인 영역일 수 있다.
절연성 구조물(100) 상에 적어도 하나의 퓨즈 패턴(101a) 및 적어도 하나의 제1 배선 패턴(101b)을 형성한다. 퓨즈 패턴(101a) 및 제1 배선 패턴(101b)은 알루미늄과 같은 금속을 포함할 수 있다. 이와 다르게 퓨즈 패턴(101a) 및 제1 배선 패턴(101b)은 불순물로 도핑된 폴리 실리콘을 포함할 수 있다.
퓨즈 패턴(101a)은 퓨즈 영역(A) 및 배선 영역(B) 상에서 제1 방향으로 연장한다. 또한, 퓨즈 패턴(101a)은 제1 방향과 실질적으로 수직인 제2 방향으로 제1 폭(W1)을 갖는다. 제1 배선 패턴(101b)은 배선 영역(B) 상에서 제1 방향으로 연장한다. 퓨즈 패턴(101a)은 제2 방향으로 제1 배선 패턴(101b)으로부터 이격된다. 퓨즈 패턴(101a)의 개수가 적어도 둘인 경우, 퓨즈 패턴(101a)들은 제2 방향으로 서로 이격한다. 제1 배선 패턴(101b)의 개수가 적어도 둘인 경우, 퓨즈 패턴(101a)들은 제2 방향으로 서로 이격한다.
도 9 내지 11을 참조하면, 절연성 구조물(100) 상에 퓨즈 패턴(101a) 및 제1 배선 패턴(101b)을 도포하도록 제1 절연막(102)을 형성한다. 제1 절연막(102)은 실리콘 산화물과 같은 산화물을 포함할 수 있다. 이와 다르게 제1 절연막(102)은 실리콘 질화물과 같은 질화물을 포함할 수 있다.
제1 절연막(102) 상에 제1 마스크 패턴(103)을 형성한다. 제1 마스크 패턴(103)은 적어도 하나의 제1 홀(11b)을 갖는다. 제1 홀(11b)은 배선 영역(B)의 위 쪽으로 형성된다.
제1 마스크 패턴(103)은 제1 절연막(102)에 대하여 식각 선택비를 갖는다. 일 예로, 제1 절연막(102)이 실리콘 산화물을 포함하는 경우, 제1 마스크 패턴(103)은 실리콘 질화물을 포함할 수 있다. 다른 예로, 제1 절연막(102)이 실리콘 질화물을 포함하는 경우, 제1 마스크 패턴(103)은 실리콘 산화물을 포함할 수 있다.
도 12 내지 15를 참조하면, 제1 마스크 패턴(103)을 식각 마스크로 사용하여 제1 절연막(102)에 제1 식각 공정을 수행한다. 제1 식각 공정에 의해서 제1 절연막(102)은 적어도 하나의 제2 홀(12b)을 갖는 예비 제1 절연성 패턴(104)으로 변화된다. 제2 홀(12b)은 배선 영역(B)의 위쪽에 위치한다. 구체적으로 제2 홀(12b)은 제1 홀(11b)과 연통하도록 제1 홀(11b)과 수직적으로 대응한다. 제2 홀(12b)은 퓨즈 패턴(101a) 또는 제1 배선 패턴(101b)을 노출시킨다.
제1 마스크 패턴(103)을 예비 제1 절연성 패턴(104)으로부터 제거한다. 제1 마스크 패턴(103)은 애싱(ashing) 공정 또는 스트립(strip) 공정에 의해서 제거될 수 있다. 이 공정들은 단독 또는 혼합하여 수행될 수 있다.
예비 제1 절연성 패턴(104) 상에 제2 홀(12b)을 매립하도록 도전막(105)을 형성한다. 도전막(105)은 알루미늄과 같은 금속을 포함할 수 있다. 이와 다르게 도전막(105)은 불순물로 도핑된 폴리 실리콘을 포함할 수 있다.
도전막(105) 상에 적어도 하나의 제2 마스크 패턴(106a) 및 적어도 하나의 제3 마스크 패턴(106b)을 형성한다. 제2 마스크 패턴(106a)은 퓨즈 영역(A)의 위쪽 으로 형성된다. 제2 마스크 패턴(106a)은 제2 방향으로 제1 폭(W1)보다 실질적으로 큰 제2 폭(W2)을 갖는다. 제3 마스크 패턴(106b)은 배선 영역(B)의 위쪽으로 형성된다. 또한, 제3 마스크 패턴(106b)은 제2 홀(12b)의 위쪽으로 형성된다.
제2 마스크 패턴(106a)은 제3 마스크 패턴(106b)으로부터 이격된다. 제2 마스크 패턴(106a)의 개수가 적어도 둘인 경우, 제2 마스크 패턴(106a)들은 서로 이격한다. 제3 마스크 패턴(106b)의 개수가 적어도 둘인 경우, 제3 마스크 패턴(106b)들은 서로 이격한다.
제2 및 3 마스크 패턴들(106a, 106b)은 도전막(105)에 대하여 식각 선택비들을 갖는다. 일 예로, 제2 및 3 마스크 패턴들(106a, 106b)은 실리콘 산화물과 같은 산화물을 포함할 수 있다. 다른 예로, 제2 및 3 마스크 패턴들(106a, 106b)은 실리콘 질화물과 같은 질화물을 포함할 수 있다.
도 16 내지 19를 참조하면, 제2 마스크 패턴(106a) 및 제3 마스크 패턴(106b)을 하나의 식각 마스크로 사용하여 예비 제1 절연성 패턴(104)이 노출될 때까지 도전막(105)에 제2 식각 공정을 수행한다. 제2 식각 공정에 의해서 도전막(105)은 적어도 하나의 상부 보호 패턴(105a) 및 적어도 하나의 제2 배선 패턴(105b)으로 변화된다.
상부 보호 패턴(105a) 및 제2 배선 패턴(105b)은 제2 마스크 패턴(106a) 및 제3 마스크 패턴(106b)의 아래에 각각 형성된다. 구체적으로 상부 보호 패턴(105a)은 퓨즈 영역(A)의 위쪽으로 형성된다. 상부 보호 패턴(105a)과 퓨즈 패턴(101a)의 사이에 위치하는 예비 제1 절연성 패턴(104)은 상부 보호 패턴(105a)을 퓨즈 패 턴(101a)으로부터 전기적으로 절연시킨다.
상부 보호 패턴(105a)은 제2 방향으로 제2 폭(W2)을 갖는다. 제2 배선 패턴(105b)은 배선 영역(B)의 위쪽으로 형성된다. 제2 배선 패턴(105b)은 제2 홀(12b)을 채우는 하부(15b)를 갖는다. 따라서 제2 배선 패턴(105b)은 퓨즈 패턴(101a) 또는 제1 배선 패턴(101b)과 전기적으로 연결된다.
상부 보호 패턴(105a)은 제2 배선 패턴(105b)으로부터 이격된다. 상부 보호 패턴(105a)의 개수가 적어도 둘인 경우, 상부 보호 패턴(105a)들은 서로 이격한다. 제2 배선 패턴(105b)의 개수가 적어도 둘인 경우, 제2 배선 패턴(105b)들은 서로 이격한다.
도 20 내지 23을 참조하면, 제2 마스크 패턴(106a) 및 제3 마스크 패턴(106b)을 상부 보호 패턴(105a) 및 제2 배선 패턴(105b)으로부터 각각 제거한다. 제2 마스크 패턴(106a) 및 제3 마스크 패턴(106b)은 애싱 공정 또는 스트립 공정에 의해서 제거될 수 있다. 이 공정들은 단독 또는 혼합하여 수행될 수 있다.
예비 제1 절연성 패턴(104) 상에 상부 보호 패턴(105a) 및 제2 배선 패턴(105b)을 도포하도록 제2 절연막(109)을 형성한다. 제2 절연막(109)은 실리콘 산화물과 같은 산화물을 포함할 수 있다. 이와 다르게 제2 절연막(109)은 실리콘 질화물과 같은 질화물을 포함할 수 있다.
제2 절연막(109) 상에 제4 마스크 패턴(110b)을 형성한다. 제4 마스크 패턴(110b)은 제2 절연막(109) 및 예비 제1 절연성 패턴(104)에 대하여 식각 선택비들을 가질 수 있다. 일 예로, 제4 마스크 패턴(110b)은 실리콘 산화물과 같은 산화 물을 포함할 수 있다. 다른 예로, 제4 마스크 패턴(110b)은 실리콘 질화물과 같은 질화물을 포함할 수 있다.
제4 마스크 패턴(110b)은 제3 홀(13a)을 갖는다. 제3 홀(13a)은 퓨즈 영역(A)과 수직적으로 대응한다. 따라서 제2 절연막(109)의 퓨즈 영역(A)과 수직적으로 대응하는 부분은 제3 홀(13a)에 의해서 노출된다.
도 24 내지 27을 참조하면, 제4 마스크 패턴(110b)을 식각 마스크로 사용하여 절연성 구조물(100)이 노출될 때까지 제2 절연막(109) 및 예비 제1 절연성 패턴(104)에 제3 식각 공정을 수행한다. 제3 식각 공정에 의해서 제2 절연막(109)은 배선 영역(B)의 위쪽으로 위치하는 제2 절연성 패턴(109b)으로 변화한다. 제2 절연성 패턴(109b)은 배선 영역(B)과 수직적으로 대응한다. 제3 식각 공정에 의해서 예비 제1 절연성 패턴(104)은 제1 절연성 패턴(104b) 및 적어도 하나의 하부 보호 패턴(104a)으로 변화한다.
하부 보호 패턴(104a)은 상부 보호 패턴(105a)의 아래에 위치한다. 결과적으로 제3 식각 공정에 의해서 하부 보호 패턴(104a) 및 상부 보호 패턴(105a)을 포함하는 방벽(111a)이 형성된다. 방벽(111a)은 퓨즈 패턴(101a)을 레이저를 사용하여 절단할 때 퓨즈 패턴(101a)이 연장하는 방향으로 퍼지는 퓨즈 패턴(101a)의 파편들을 막는 역할을 한다.
제1 절연성 패턴(104b)은 배선 영역(B)의 위쪽에 위치한다. 구체적으로 제1 절연성 패턴(104b)은 배선 영역(B)과 수직적으로 대응한다.
제4 마스크 패턴(110b)을 제2 절연성 패턴(109b)으로부터 제거한다. 제4 마 스크 패턴(110b)은 애싱 공정 또는 스트립 공정에 의해서 제거될 수 있다. 이 공정들은 단독 또는 혼합하여 수행될 수 있다.
도 27에 도시된 바와 같이 방벽(111a)은 퓨즈 패턴(101a)을 제2 방향으로 감싸도록 형성된다. 즉, 방벽(111a)은 퓨즈 패턴(101a)과 오버랩된다. 도 12 내지 27에서 설명되었듯이, 방벽(111a)의 위치는 제2 마스크 패턴(106a)의 위치에 따라 결정된다. 따라서 제2 마스크 패턴(106a)의 위치가 변하는 경우, 방벽(111a)의 위치 역시 변한다. 일 예로, 방벽(111a)은 퓨즈 패턴(101a)들의 사이에서 제2 방향으로 연장할 수 있다. 다른 예로, 방벽(111a)은 적어도 둘의 퓨즈 패턴(101a)들을 제2 방향으로 감싸도록 형성될 수 있다. 즉, 방벽(111a)은 적어도 둘의 퓨즈 패턴(101a)들과 오버랩될 수 있다.
도 24 및 25에 도시된 바와 같이, 두 개의 방벽(111a)들이 퓨즈 패턴(101a) 상에 서로 마주보도록 위치할 수 있다. 이 경우, 퓨즈 패턴(101a)을 절단하기 위해 사용되는 레이저는 두 개의 방벽(111a)들 사이에 노출된 퓨즈 패턴(101a)의 부분에 조사될 수 있다.
실시예 2
도 28은 본 발명의 다른 실시예에 따른 퓨즈 구조물을 나타내는 평면도이다. 도 29는 도 28의 Ⅰ-Ⅰ´선을 따라 자른 단면도이다. 도 30은 도 28의 Ⅱ-Ⅱ´선을 따라 자른 단면도이다. 도 31은 도 28의 Ⅲ-Ⅲ´선을 따라 자른 단면도이다.
도 28 내지 31을 참조하면, 퓨즈 영역(A) 및 배선 영역(B)을 갖는 절연성 구조물(200)이 제공된다. 절연성 구조물(200)은 실리콘 산화물과 같은 산화물을 포함할 수 있다. 이와 다르게 절연성 구조물(200)은 실리콘 질화물과 같은 질화물을 포함할 수 있다.
비록 도 28 내지 31에 도시되지는 않았지만, 절연성 구조물(200)의 아래쪽에 위치하는 도전성 구조물과 전기적으로 연결되는 콘택이 절연성 구조물을 관통하여 제공될 수 있다. 예를 들어, 도전성 구조물은 트랜지스터, 커패시터, 배선 패턴, 워드 라인, 비트 라인, 소스 영역 또는 드레인 영역일 수 있다.
절연성 구조물(200) 상에 적어도 하나의 퓨즈 패턴(201a) 및 적어도 하나의 제1 배선 패턴(201b)이 제공된다. 퓨즈 패턴(201a) 및 제1 배선 패턴(201b)은 알루미늄과 같은 금속을 포함할 수 있다. 이와 다르게 퓨즈 패턴(201a) 및 제1 배선 패턴(201b)은 불순물로 도핑된 폴리 실리콘을 포함할 수 있다.
퓨즈 패턴(201a)은 퓨즈 영역(A) 및 배선 영역(B) 상에서 제1 방향으로 연장한다. 또한, 퓨즈 패턴(201a)은 제1 방향과 실질적으로 수직인 제2 방향으로 제1 폭(W1)을 갖는다. 제1 배선 패턴(201b)은 배선 영역(B) 상에서 제1 방향으로 연장한다.
퓨즈 패턴(201a)은 제2 방향으로 제1 배선 패턴(201b)으로부터 이격된다. 퓨즈 패턴(201a)의 개수가 적어도 둘인 경우, 퓨즈 패턴(201a)들은 제2 방향으로 서로 이격한다. 제1 배선 패턴(201b)의 개수가 적어도 둘인 경우, 퓨즈 패턴(201a)들은 제2 방향으로 서로 이격한다.
절연성 구조물(200)의 배선 영역(B) 상에 퓨즈 패턴(201a) 및 배선 패턴(201b)을 도포하는 제1 절연성 패턴(204b)이 제공된다. 제1 절연성 패턴(204b)은 실리콘 산화물과 같은 산화물을 포함할 수 있다. 이와 다르게 제1 절연성 패턴(204b)은 실리콘 질화물과 같은 질화물을 포함할 수 있다. 제1 절연성 패턴(204b)은 퓨즈 패턴(201a) 또는 제1 배선 패턴(201b)을 노출시키는 적어도 하나의 제2 홀(22b)을 가질 수 있다.
퓨즈 영역(B) 상에 적어도 하나의 하부 보호 패턴(204a)이 제공된다. 하부 보호 패턴(204a)의 높이는 제1 절연성 패턴(204b)의 높이와 실질적으로 동일할 수 있다. 하부 보호 패턴(204a)은 실리콘 산화물과 같은 산화물을 포함할 수 있다. 이와 다르게 하부 보호 패턴(204a)은 실리콘 질화물과 같은 질화물을 포함할 수 있다. 하부 보호 패턴(204a)은 퓨즈 패턴(201a)을 노출시키는 제2 개구(22a)를 가질 수 있다.
하부 보호 패턴(204a)은 제2 방향으로 연장한다. 하부 보호 패턴(204a)은 제2 방향으로 제1 폭(W1)보다 실질적으로 큰 제2 폭(W2)을 갖는다. 하부 보호 패턴(204a)은 제1 절연성 패턴(204b)으로부터 이격된다. 하부 보호 패턴(204a)의 개수가 적어도 둘인 경우, 하부 보호 패턴(204a)들은 서로 이격한다.
도 28 및 31에 도시된 바와 같이 하부 보호 패턴(204a)은 퓨즈 패턴(201a)을 제2 방향으로 감싸도록 형성된다. 즉, 하부 보호 패턴(204a)은 퓨즈 패턴(201a)과 오버랩 될 수 있다. 그러나 하부 보호 패턴(204a)의 위치는 변화될 수 있다. 예를 들어, 하부 보호 패턴(204a)은 적어도 둘의 퓨즈 패턴(201a)들을 제2 방향으로 감 싸도록 형성될 수 있다. 즉, 하부 보호 패턴(204a)은 적어도 둘의 퓨즈 패턴(201a)들과 오버랩될 수 있다.
제1 절연성 패턴(204b) 상에 적어도 하나의 제2 배선 패턴(205b)이 위치한다. 제2 배선 패턴(205b)은 제2 홀(22b)을 매립하는 하부(25b)를 갖는다. 따라서 제2 배선 패턴(205b)은 퓨즈 패턴(201a) 또는 제1 배선 패턴(201b)과 전기적으로 연결된다.
제2 배선 패턴(205b)은 알루미늄과 같은 금속을 포함할 수 있다. 이와 다르게 제2 배선 패턴(205b)은 불순물로 도핑된 폴리 실리콘을 포함할 수 있다. 제2 배선 패턴(205b)의 개수가 적어도 둘인 경우, 제2 배선 패턴(205b)은 서로 이격한다.
하부 보호 패턴(204a) 상에 상부 보호 패턴(205a)이 제공된다. 따라서 하부 보호 패턴(204a) 및 상부 보호 패턴(205a)을 포함하는 방벽(211a)이 제공된다. 방벽(211a)은 퓨즈 패턴(201a)을 레이저를 사용하여 절단할 때 퓨즈 패턴(201a)이 연장하는 방향으로 퍼지는 퓨즈 패턴(201a)의 파편들을 막는 역할을 한다.
상부 보호 패턴(205a)은 제2 배선 패턴(205b)의 높이와 실질적으로 동일한 높이를 갖는다. 상부 보호 패턴(205a)은 알루미늄과 같은 금속을 포함할 수 있다. 이와 다르게 상부 보호 패턴(205a)은 불순물로 도핑된 폴리 실리콘을 포함할 수 있다.
상부 보호 패턴(205a)은 제2 개구(22a)를 매립하는 하부(25b)를 갖는다. 따라서 상부 보호 패턴(205a)은 퓨즈 패턴(201a)과 전기적으로 연결된다. 상부 보호 패턴(205a)의 하부(25b)가 제2 개구(22a)를 매립하기 때문에 상부 보호 패턴(205a) 은 쉽게 쓰러지지 않는다.
제1 절연성 패턴(204b) 상에 제2 배선 패턴(205b)을 도포하는 제2 절연성 패턴(209b)이 위치한다. 제2 절연성 패턴(209b)은 실리콘 산화물과 같은 산화물을 포함할 수 있다. 이와 다르게 제2 절연성 패턴(209b)은 실리콘 질화물과 같은 질화물을 포함할 수 있다.
도 28 및 29에 도시된 바와 같이, 두 개의 방벽(211a)들이 퓨즈 패턴(201a) 상에 서로 마주보도록 위치할 수 있다. 이 경우, 퓨즈 패턴(201a)을 절단하기 위해 사용되는 레이저는 두 개의 방벽(211a)들 사이에 노출된 퓨즈 패턴(201a)의 부분에 조사될 수 있다.
도 32, 36, 40, 44 및 48은 도 28 내지 31에 도시된 퓨즈 구조물을 형성하는 방법을 설명하기 위한 평면도들이다. 도 33, 37, 41, 45 및 49는 도 32, 36, 40, 44 및 48의 Ⅰ-Ⅰ´선을 따라 자른 단면도들이다. 도 34, 38, 42, 46 및 50은 도 32, 36, 40, 44 및 48의 Ⅱ-Ⅱ´선을 따라 자른 단면도들이다. 도 35, 39, 43, 47 및 51은 도 32, 36, 40, 44 및 48의 Ⅲ-Ⅲ´선을 따라 자른 단면도들이다.
도 32 내지 35를 참조하면, 도 6 내지 8에서 설명된 공정들과 실질적으로 동일한 공정들을 사용하여 절연성 구조물(200), 적어도 하나의 퓨즈 패턴(201a) 및 적어도 하나의 제1 배선 패턴(201b)을 형성한다.
절연성 구조물(200)은 퓨즈 영역(A) 및 배선 영역(B)을 갖는다. 절연성 구조물(200)은 실리콘 산화물과 같은 산화물을 포함할 수 있다. 이와 다르게 절연성 구조물(200)은 실리콘 질화물과 같은 질화물을 포함할 수 있다. 비록 도 32 내지 35 에 도시되지는 않았지만, 절연성 구조물(200)의 아래쪽에 위치하는 도전성 구조물과 전기적으로 연결되는 콘택이 절연성 구조물을 관통하여 형성될 수 있다. 예를 들어, 도전성 구조물은 트랜지스터, 커패시터, 배선 패턴, 워드 라인, 비트 라인, 소스 영역 또는 드레인 영역일 수 있다.
퓨즈 패턴(201a)은 퓨즈 영역(A) 및 배선 영역(B) 상에서 제1 방향으로 연장한다. 또한, 퓨즈 패턴(201a)은 제1 방향과 실질적으로 수직인 제2 방향으로 제1 폭(W1)을 갖는다. 제1 배선 패턴(201b)은 배선 영역(B) 상에서 제1 방향으로 연장한다. 퓨즈 패턴(201a)은 제2 방향으로 제1 배선 패턴(201b)으로부터 이격된다. 퓨즈 패턴(201a)의 개수가 적어도 둘인 경우, 퓨즈 패턴(201a)들은 제2 방향으로 서로 이격한다. 제1 배선 패턴(201b)의 개수가 적어도 둘인 경우, 퓨즈 패턴(201a)들은 제2 방향으로 서로 이격한다.
퓨즈 패턴(201a) 및 제1 배선 패턴(201b)은 알루미늄과 같은 금속을 포함할 수 있다. 이와 다르게 퓨즈 패턴(201a) 및 제1 배선 패턴(201b)은 불순물로 도핑된 폴리 실리콘을 포함할 수 있다.
절연성 구조물(200) 상에 퓨즈 패턴(201a) 및 배선 패턴(201b)을 도포하도록 제1 절연막(202)을 형성한다. 제1 절연막(202)은 실리콘 산화물과 같은 산화물을 포함할 수 있다. 이와 다르게 제1 절연막(202)은 실리콘 질화물과 같은 질화물을 포함할 수 있다.
제1 절연막(202) 상에 제1 마스크 패턴(203)을 형성한다. 제1 마스크 패턴(203)은 제1 절연막(202)에 대하여 식각 선택비를 갖는다. 일 예로, 제1 절연 막(202)이 실리콘 산화물을 포함하는 경우, 제1 마스크 패턴(203)은 실리콘 질화물을 포함할 수 있다. 다른 예로, 제1 절연막(202)이 실리콘 질화물을 포함하는 경우, 제1 마스크 패턴(203)은 실리콘 산화물을 포함할 수 있다.
제1 마스크 패턴(203)은 적어도 하나의 제1 개구(21a) 및 적어도 하나의 제1 홀(21b)을 갖는다. 제1 개구(21a)는 퓨즈 영역(A)의 위쪽으로 형성된다. 제1 홀(21b)은 배선 영역(B)의 위쪽으로 형성된다.
도 36 내지 39를 참조하면, 제1 마스크 패턴(203)을 식각 마스크로 사용하여 제1 절연막(202)에 제1 식각 공정을 수행한다. 제1 식각 공정에 의해서 제1 절연막(202)은 적어도 하나의 제2 개구(22a) 및 적어도 하나의 제2 홀(22b)을 갖는 예비 제1 절연성 패턴(204)으로 변화된다.
제2 개구(22a)는 퓨즈 영역(A)의 위쪽으로 형성된다. 구체적으로 제2 개구(22a)는 제1 개구(21a)와 연통하도록 제1 개구(21a)와 수직적으로 대응한다. 제2 개구(22a)는 퓨즈 패턴(201a)을 노출시킨다. 제2 홀(22b)은 배선 영역(B)의 위쪽으로 형성된다. 구체적으로 제2 홀(22b)은 제1 홀(21b)과 연통하도록 제1 홀(21b)과 수직적으로 대응한다. 제2 홀(22b)은 퓨즈 패턴(201a) 또는 제1 배선 패턴(201b)을 노출시킨다.
제1 마스크 패턴(203)을 예비 제1 절연성 패턴(204)으로부터 제거한다. 제1 마스크 패턴(203)은 애싱 공정 또는 스트립 공정에 의해서 제거될 수 있다. 이 공정들은 단독 또는 혼합하여 수행될 수 있다.
예비 제1 절연성 패턴(204) 상에 제2 개구(22a) 및 제2 홀(22b)을 매립하도 록 도전막(205)을 형성한다. 도전막(205)은 알루미늄과 같은 금속을 포함할 수 있다. 이와 다르게 도전막(205)은 불순물로 도핑된 폴리 실리콘을 포함할 수 있다.
도전막(205) 상에 적어도 하나의 제2 마스크 패턴(206a) 및 적어도 하나의 제3 마스크 패턴(206b)을 형성한다. 제2 마스크 패턴(206a)은 퓨즈 영역(A)의 위쪽으로 형성된다. 또한, 제2 마스크 패턴(206a)은 제2 개구(22a)의 위쪽으로 형성된다. 제2 마스크 패턴(206a)은 제2 방향으로 제1 폭(W1)보다 실질적으로 큰 제2 폭(W2)을 갖는다. 제3 마스크 패턴(206b)은 배선 영역(B)의 위쪽으로 형성된다. 또한, 제3 마스크 패턴(206b)은 제2 홀(22b)의 위쪽으로 형성된다.
제2 마스크 패턴(206a)은 제3 마스크 패턴(206b)으로부터 이격된다. 제2 마스크 패턴(206a)의 개수가 적어도 둘인 경우, 제2 마스크 패턴(206a)들은 서로 이격한다. 제3 마스크 패턴(206b)의 개수가 적어도 둘인 경우, 제3 마스크 패턴(206b)들은 서로 이격한다.
제2 및 3 마스크 패턴들(206a, 206b)은 도전막(205)에 대하여 식각 선택비들을 갖는다. 일 예로, 제2 및 3 마스크 패턴들(206a, 206b)은 실리콘 산화물과 같은 산화물을 포함할 수 있다. 다른 예로, 제2 및 3 마스크 패턴들(206a, 206b)은 실리콘 질화물과 같은 질화물을 포함할 수 있다.
도 40 내지 43을 참조하면, 제2 마스크 패턴(206a) 및 제3 마스크 패턴(206b)을 하나의 식각 마스크로 사용하여 예비 제1 절연성 패턴(204)이 노출될 때까지 도전막(205)에 제2 식각 공정을 수행한다. 제2 식각 공정에 의해서 도전막(205)은 적어도 하나의 상부 보호 패턴(205a) 및 적어도 하나의 제2 배선 패 턴(205b)으로 변화된다.
상부 보호 패턴(205a) 및 제2 배선 패턴(205b)은 제2 마스크 패턴(206a) 및 제3 마스크 패턴(206b)의 아래에 각각 형성된다. 구체적으로 상부 보호 패턴(205a)은 퓨즈 영역(A)의 위쪽으로 형성된다. 또한, 상부 보호 패턴(205a)은 제2 개구(22b)를 채우는 하부(25b)를 갖는다. 제2 배선 패턴(205b)은 퓨즈 패턴(201a) 또는 제1 배선 패턴(201b)과 전기적으로 연결된다. 상부 보호 패턴(205a)은 제2 방향으로 제2 폭(W2)을 갖는다. 제2 배선 패턴(205b)은 배선 영역(B)의 위쪽으로 형성된다. 또한, 제2 배선 패턴(205b)은 제2 홀(22b)을 채우는 하부(25b)를 갖는다. 따라서 상부 보호 패턴(205a)은 퓨즈 패턴(201a)과 전기적으로 연결된다. 상부 보호 패턴(205a)의 하부(25a)가 제2 개구(22a)를 채우기 때문에 상부 보호 패턴(205a)은 쉽게 쓰러지지 않는다.
상부 보호 패턴(205a)은 제2 배선 패턴(205b)으로부터 이격된다. 상부 보호 패턴(205a)의 개수가 적어도 둘인 경우, 상부 보호 패턴(205a)들은 서로 이격한다. 제2 배선 패턴(205b)의 개수가 적어도 둘인 경우, 제2 배선 패턴(205b)들은 서로 이격한다.
도 44 내지 47을 참조하면, 제2 마스크 패턴(206a) 및 제3 마스크 패턴(206b)을 상부 보호 패턴(205a) 및 제2 배선 패턴(205b)으로부터 각각 제거한다. 제2 마스크 패턴(206a) 및 제3 마스크 패턴(206b)은 애싱 공정 또는 스트립 공정에 의해서 제거될 수 있다. 이 공정들은 단독 또는 혼합하여 수행될 수 있다.
예비 제1 절연성 패턴(204) 상에 상부 보호 패턴(205a) 및 제2 배선 패 턴(205b)을 도포하도록 제2 절연막(209)을 형성한다. 제2 절연막(209)은 실리콘 산화물과 같은 산화물을 포함할 수 있다. 이와 다르게 제2 절연막(209)은 실리콘 질화물과 같은 질화물을 포함할 수 있다.
제2 절연막(209) 상에 제4 마스크 패턴(210b)을 형성한다. 제4 마스크 패턴(210b)은 제2 절연막(209) 및 예비 제1 절연성 패턴(204)에 대하여 식각 선택비들을 가질 수 있다. 일 예로, 제4 마스크 패턴(210b)은 실리콘 산화물과 같은 산화물을 포함할 수 있다. 다른 예로, 제4 마스크 패턴(210b)은 실리콘 질화물과 같은 질화물을 포함할 수 있다.
제4 마스크 패턴(210b)은 제3 홀(23a)을 갖는다. 제3 홀(23a)은 퓨즈 영역(A)과 수직적으로 대응한다. 따라서 제2 절연막(209)의 퓨즈 영역(A)과 수직적으로 대응하는 부분은 제3 홀(23a)을 통해서 노출된다.
도 48 내지 51을 참조하면, 제4 마스크 패턴(210b)을 식각 마스크로 사용하여 절연성 구조물(200)이 노출될 때까지 제2 절연막(209) 및 예비 제1 절연성 패턴(204)에 제3 식각 공정을 수행한다.
제3 식각 공정에 의해서 제2 절연막(209)은 배선 영역(B)의 위쪽에 위치하는 제2 절연성 패턴(209b)으로 변화한다. 제2 절연성 패턴(209b)은 배선 영역(B)과 수직적으로 대응한다.
제3 식각 공정에 의해서 예비 제1 절연성 패턴(204)은 제1 절연성 패턴(204b) 및 적어도 하나의 하부 보호 패턴(204a)으로 변화한다. 하부 보호 패턴(204a)은 상부 보호 패턴(205a)의 아래에 위치한다. 하부 보호 패턴(204a)은 상 부 보호 패턴(205a)의 하부(25a)를 감쌀 수 있다. 제1 절연성 패턴(204b)은 배선 영역(B)의 위쪽으로 위치한다. 제1 절연성 패턴(204b)은 제2 배선 구조물(205b)의 하부(25b)를 감쌀 수 있다. 결과적으로 제3 식각 공정에 의해서 하부 보호 패턴(204a) 및 상부 보호 패턴(205a)을 포함하는 방벽(211a)이 형성된다. 방벽(211a)은 퓨즈 패턴(201a)을 레이저를 사용하여 절단할 때 퓨즈 패턴(201a)이 연장하는 방향으로 퍼지는 퓨즈 패턴(201a)의 파편들 막는 역할을 한다.
제4 마스크 패턴(210b)을 제2 절연성 패턴(209b)으로부터 제거한다. 제4 마스크 패턴(210b)은 애싱 공정 또는 스트립 공정에 의해서 제거될 수 있다. 이 공정들은 단독 또는 혼합하여 수행될 수 있다.
도 48 및 57에 도시된 바와 같이 방벽(211a)은 퓨즈 패턴(201a)을 제2 방향으로 감싸도록 형성된다. 즉, 방벽(211a)은 퓨즈 패턴(201a)과 오버랩될 수 있다. 도 36 내지 51에서 설명되었듯이, 방벽(211a)의 위치는 제2 마스크 패턴(206a)의 위치에 따라 결정된다. 따라서 제2 마스크 패턴(206a)의 위치가 변하는 경우, 방벽(211a)의 위치 역시 변한다. 예를 들어, 방벽(211a)은 적어도 둘의 퓨즈 패턴(201a)들을 제2 방향으로 감싸도록 형성될 수 있다. 즉, 방벽(211a)은 적어도 둘의 퓨즈 패턴(201a)들과 오버랩될 수 있다.
도 48 및 49에 도시된 바와 같이, 두 개의 방벽(211a)들이 퓨즈 패턴(201a) 상에 서로 마주보도록 위치할 수 있다. 이 경우, 퓨즈 패턴(201a)을 절단하기 위해 사용되는 레이저는 두 개의 방벽(211a)들 사이에 노출된 퓨즈 패턴(201a)의 부분에 조사될 수 있다.
본 발명에 따르면, 하부 보호 패턴 및 상부 보호 패턴을 포함하는 방벽이 제공된다. 방벽은 퓨즈 패턴을 레이저를 사용하여 절단할 때 퍼지는 퓨즈 패턴의 파편들을 막는 역할을 한다. 따라서 퓨즈 패턴과 인접하는 배선 패턴들 사이에서 전기적인 단락을 방지할 수 있다.
상술한 바와 같이 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (20)

  1. 퓨즈 영역 및 상기 퓨즈 영역과 인접하는 배선 영역을 갖는 절연성 구조물;
    상기 퓨즈 영역 및 상기 배선 영역 상에서 제1 방향으로 연장하는 적어도 하나의 퓨즈 패턴; 및
    상기 퓨즈 영역 상에서 상기 제1 방향과 실질적으로 수직인 제2 방향으로 연장하여 상기 퓨즈 패턴을 절단할 때 발생하는 상기 퓨즈 패턴의 파편들이 퍼지는 것을 방지하는 적어도 하나의 방벽을 포함하는 퓨즈 구조물.
  2. 제 1 항에 있어서, 상기 퓨즈 패턴은 상기 제2 방향으로 제1 폭을 갖고,
    상기 방벽은 상기 제2 방향으로 상기 제1 폭보다 큰 제2 폭을 갖는 것을 특징으로 하는 퓨즈 구조물.
  3. 제 1 항에 있어서, 상기 방벽은 적어도 하나의 상기 퓨즈 패턴을 상기 제2 방향으로 감싸도록 형성되는 것을 특징으로 하는 퓨즈 구조물.
  4. 제 1 항에 있어서, 상기 방벽은 상기 퓨즈 패턴들의 사이에 위치하는 것을 특징으로 하는 퓨즈 구조물.
  5. 제 1 항에 있어서, 상기 퓨즈 패턴 상에 두 개의 상기 방벽들이 서로 마주보 도록 형성되는 것을 특징으로 하는 퓨즈 구조물.
  6. 제 1 항에 있어서, 상기 방벽은 절연성 물질로 이루어진 하부 보호 패턴; 및
    상기 하부 보호 패턴 상에 위치하고 도전성 물질로 이루어진 상부 보호 패턴을 포함하는 것을 특징으로 하는 퓨즈 구조물.
  7. 제 6 항에 있어서, 상기 하부 보호 패턴은 상기 상부 보호 패턴을 상기 퓨즈 패턴으로부터 전기적으로 절연시키는 것을 특징으로 하는 퓨즈 구조물.
  8. 제 6 항에 있어서, 상기 상부 보호 패턴은 상기 하부 보호 패턴을 관통하여 상기 퓨즈 패턴과 연결되는 하부를 갖는 것을 특징으로 하는 퓨즈 구조물.
  9. 제 1 항에 있어서,
    상기 배선 영역 상에서 상기 제1 방향으로 연장하는 적어도 하나의 제1 배선 패턴;
    상기 배선 영역 상에 상기 퓨즈 패턴 및 상기 제1 배선 패턴을 도포하는 제1 절연성 패턴;
    상기 제1 절연성 패턴 상에 위치하는 적어도 하나의 제2 배선 패턴; 및
    상기 제1 절연성 패턴 상에 상기 제2 배선 패턴을 도포하도록 형성되는 제2 절연성 패턴을 더 포함하는 것을 특징으로 하는 퓨즈 구조물.
  10. 퓨즈 영역 상에 제1 방향으로 연장하는 적어도 하나의 퓨즈 패턴을 형성하는 단계;
    상기 퓨즈 영역 상에 상기 퓨즈 패턴을 도포하는 예비 제1 절연성 패턴을 형성하는 단계;
    상기 예비 제1 절연성 패턴 상에 도전막을 형성하는 단계; 및
    상기 도전막 및 상기 예비 제1 절연성 패턴을 식각하여 상기 제1 방향과 실질적으로 수직인 제2 방향으로 연장하는 적어도 하나의 방벽을 형성하는 단계를 포함하는 퓨즈 구조물 형성 방법.
  11. 제 10 항에 있어서, 상기 예비 제1 절연성 패턴 상에 상기 상부 보호 패턴을 도포하도록 제2 절연막을 형성하는 단계를 더 포함하고,
    상기 제2 절연막은 상기 제2 식각 공정에 의해서 제거되는 것을 특징으로 하는 퓨즈 구조물 형성 방법.
  12. 제 10 항에 있어서, 상기 퓨즈 패턴은 상기 제2 방향으로 제1 폭을 갖고,
    상기 방벽은 상기 제2 방향으로 상기 제1 폭보다 큰 제2 폭을 갖는 것을 특징으로 하는 퓨즈 구조물 형성 방법.
  13. 제 10 항에 있어서, 상기 방벽은 적어도 하나의 상기 퓨즈 패턴을 상기 제2 방향으로 감싸도록 형성되는 것을 특징으로 하는 퓨즈 구조물 형성 방법.
  14. 제 10 항에 있어서, 상기 방벽은 상기 퓨즈 패턴들의 사이에서 상기 제2 방향으로 연장하는 것을 특징으로 하는 퓨즈 구조물 형성 방법.
  15. 제 10 항에 있어서, 상기 퓨즈 패턴 상에 두 개의 상기 방벽들이 서로 마주보도록 형성되는 것을 특징으로 하는 퓨즈 구조물 형성 방법.
  16. 제 10 항에 있어서, 상기 방벽을 형성하는 단계는:
    상기 도전막에 제1 식각 공정을 수행하여 적어도 하나의 상부 보호 패턴을 형성하는 단계; 및
    상기 예비 제1 절연성 패턴 상에 제2 식각 공정을 수행하여 상기 상부 보호 패턴의 아래에 위치하는 하부 보호 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 퓨즈 구조물 형성 방법.
  17. 제 16 항에 있어서, 상기 하부 보호 패턴은 상기 상부 보호 패턴을 상기 퓨즈 패턴으로부터 전기적으로 절연시키는 것을 특징으로 하는 퓨즈 구조물 형성 방법.
  18. 제 16 항에 있어서, 상기 상부 보호 패턴은 상기 하부 보호 패턴을 관통하여 상기 퓨즈 패턴과 연결되는 하부를 갖는 것을 특징으로 하는 퓨즈 구조물 형성 방법.
  19. 퓨즈 영역 및 배선 영역을 갖는 절연성 구조물 상에 상기 퓨즈 영역 및 상기 배선 영역 상에서 제1 방향으로 연장하는 적어도 하나의 퓨즈 패턴 및 상기 배선 영역 상에서 상기 제1 방향으로 연장하고 상기 제1 방향과 실질적으로 수직인 제2 방향으로 제1 폭을 갖는 적어도 하나의 제1 배선 패턴을 형성하는 단계;
    상기 절연성 구조물 상에 상기 퓨즈 패턴 및 상기 제1 배선 패턴을 도포하는 예비 제1 절연성 패턴을 형성하는 단계;
    상기 예비 제1 절연성 패턴 상에 도전막을 형성하는 단계;
    상기 도전막을 식각하여 상기 퓨즈 영역의 위쪽으로 위치하고 상기 제2 방향으로 연장하고 상기 제2 방향으로 상기 제1 폭보다 실질적으로 큰 제2 폭을 갖는 적어도 하나의 상부 보호 패턴 및 상기 배선 영역의 위쪽으로 위치하는 적어도 하나의 제2 배선 패턴을 형성하는 단계;
    예비 제1 절연성 패턴 상에 상기 상부 보호 패턴 및 상기 제2 배선 패턴을 도포하도록 제2 절연막을 형성하는 단계; 및
    상기 제2 절연막 및 상기 예비 제1 절연성 패턴을 식각하여 제2 절연막을 상기 배선 영역과 수직적으로 대응하는 제2 절연성 패턴으로 변화시키고 예비 제1 절연성 패턴을 상기 배선 영역과 수직적으로 대응하는 제1 절연성 패턴 및 상기 상부 보호 패턴의 아래에 위치하는 하부 보호 패턴으로 변화시키는 단계를 포함하는 퓨 즈 구조물 형성 방법.
  20. 제 19 항에 있어서, 상기 제2 배선 패턴은 상기 제1 절연성 패턴을 관통하여 상기 제1 배선 패턴 또는 상기 퓨즈 패턴과 연결되는 하부를 갖는 것을 특징으로 하는 퓨즈 구조물 형성 방법.
KR1020060054309A 2006-06-16 2006-06-16 퓨즈 구조물 및 그 형성 방법 KR100799737B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060054309A KR100799737B1 (ko) 2006-06-16 2006-06-16 퓨즈 구조물 및 그 형성 방법
US11/682,076 US7671443B2 (en) 2006-06-16 2007-03-05 Integrated circuit fuse structures including spatter shields within opening of an insulating layer and spaced apart from a sidewall of the opening

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060054309A KR100799737B1 (ko) 2006-06-16 2006-06-16 퓨즈 구조물 및 그 형성 방법

Publications (2)

Publication Number Publication Date
KR20070119851A true KR20070119851A (ko) 2007-12-21
KR100799737B1 KR100799737B1 (ko) 2008-02-01

Family

ID=38860712

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060054309A KR100799737B1 (ko) 2006-06-16 2006-06-16 퓨즈 구조물 및 그 형성 방법

Country Status (2)

Country Link
US (1) US7671443B2 (ko)
KR (1) KR100799737B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100141375A1 (en) * 2008-12-09 2010-06-10 Square D Company Trace fuse with positive expulsion
US8952486B2 (en) 2011-04-13 2015-02-10 International Business Machines Corporation Electrical fuse and method of making the same
US10615119B2 (en) * 2017-12-12 2020-04-07 International Business Machines Corporation Back end of line electrical fuse structure and method of fabrication

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3216511B2 (ja) * 1995-12-05 2001-10-09 住友電装株式会社 板状ヒューズおよび板状ヒューズの製造方法
KR100322543B1 (ko) * 1999-08-31 2002-03-18 윤종용 퓨즈부의 흡습 방지 기능이 향상된 반도체 장치 및 그 퓨즈부의 제조방법
KR100362749B1 (ko) * 2000-04-10 2002-11-27 세이브휴즈테크 주식회사 표면실장용 극소형 퓨우즈 및 그 제조방법
US6872648B2 (en) 2002-09-19 2005-03-29 Infineon Technologies Ag Reduced splattering of unpassivated laser fuses
KR20040059959A (ko) 2002-12-30 2004-07-06 주식회사 하이닉스반도체 반도체 장치의 제조방법
KR20050106876A (ko) 2004-05-06 2005-11-11 주식회사 하이닉스반도체 반도체 소자의 퓨즈 및 그 제조 방법

Also Published As

Publication number Publication date
US7671443B2 (en) 2010-03-02
US20070290295A1 (en) 2007-12-20
KR100799737B1 (ko) 2008-02-01

Similar Documents

Publication Publication Date Title
KR100479298B1 (ko) 반도체 칩
JP5332200B2 (ja) 半導体装置及び半導体装置の製造方法
KR100482385B1 (ko) 크랙정지부형성방법
KR100364587B1 (ko) 퓨즈를 에워싸는 보호막을 구비한 반도체 장치 및 그 제조방법
KR100995558B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
KR970018091A (ko) 반도체장치 및 그 제조방법
US20110241177A1 (en) Semiconductor wafer including cracking stopper structure and method of forming the same
KR100609544B1 (ko) 반도체 퓨즈
KR100557994B1 (ko) 매립 확장 콘택홀을 갖는 반도체 장치 및 그 제조방법
KR100425457B1 (ko) 자기 정렬 콘택 패드를 구비하는 반도체 소자 및 그 제조방법
KR100799737B1 (ko) 퓨즈 구조물 및 그 형성 방법
US7750432B2 (en) Semiconductor fuse box and method for fabricating the same
KR102320296B1 (ko) 반도체 장치
JP4987897B2 (ja) 半導体装置
KR100770696B1 (ko) 퓨즈 구조물 및 그 형성 방법
US20080093705A1 (en) Semiconductor device preventing bridge between fuse pattern and guard ring
KR100228774B1 (ko) 퓨즈박스가 구비된 반도체소자
KR980005930A (ko) 반도체장치 및 그 제조방법
KR20180098120A (ko) 반도체 장치 및 반도체 장치의 제조 방법
KR20090070826A (ko) 퓨즈를 구비한 반도체 소자 및 그 제조 방법
KR20050104086A (ko) 퓨즈를 구비한 반도체장치 및 그 제조 방법
KR20090014758A (ko) 반도체 소자의 형성 방법
KR960002576A (ko) 반도체소자의 금속배선 형성방법
KR20030001815A (ko) 반도체 소자의 퓨즈 층 형성 방법
KR20010017900A (ko) 일렉트로마이그레이션의 관찰을 위한 반도체 소자의 금속 배선 구조 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111229

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee