JP4987897B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4987897B2 JP4987897B2 JP2009070165A JP2009070165A JP4987897B2 JP 4987897 B2 JP4987897 B2 JP 4987897B2 JP 2009070165 A JP2009070165 A JP 2009070165A JP 2009070165 A JP2009070165 A JP 2009070165A JP 4987897 B2 JP4987897 B2 JP 4987897B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- element isolation
- circuit element
- die
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Element Separation (AREA)
- Dicing (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
101 絶縁膜
102、103、104 素子分離領域
106、107 ゲート層
110 配線レベル
111 層間絶縁膜
112 コンタクトプラグ
113 配線層
120 パッシベーション層
150、151 素子領域
Claims (5)
- 半導体基板と、
前記半導体基板上に形成された回路素子領域と、
前記回路素子領域を囲むように形成されたダイカット領域と、
前記回路素子領域と前記ダイカット領域との間の少なくとも一部に形成された保護パターンと、
を備え、
前記保護パターンは、
前記半導体基板の表面部に形成された第1の素子分離領域と、
前記半導体基板の表面部の前記第1の素子分離領域より前記ダイカット領域側に形成され、前記第1の素子分離領域より幅の狭い第2の素子分離領域と、
前記第1の素子分離領域と前記第2の素子分離領域との間に形成された第1の素子領域と、
前記第1の素子分離領域上に形成された第1のゲート層と、
前記第1のゲート層上に形成された配線層と、
前記配線層上に形成されたパッシベーション層と、
前記第2の素子分離領域の前記ダイカット領域側に隣接した第2の素子領域上に形成された絶縁膜と、
前記絶縁膜上に形成された第2のゲート層と、
を有することを特徴とする半導体装置。 - 前記第2のゲート層の上方に形成された第2の配線層をさらに備えることを特徴とする請求項1に記載の半導体装置。
- 前記第1の素子領域の幅は、前記第1の素子分離領域の幅より狭いことを特徴とする請求項1又は2に記載の半導体装置。
- 前記配線層の前記ダイカット領域側の端部は、前記第1のゲート層の前記ダイカット領域側の端部より前記回路素子領域側に位置し、
前記パッシベーション層の前記ダイカット領域側の端部は、前記配線層の前記ダイカット領域側の端部より前記回路素子領域側に位置することを特徴とする請求項1乃至3のいずれかに記載の半導体装置。 - 半導体基板と、
前記半導体基板上に形成された回路素子領域と、
前記回路素子領域を囲むように形成されたダイカット領域と、
前記回路素子領域と前記ダイカット領域との間の少なくとも一部に形成された保護パターンと、
を備え、
前記保護パターンは、
前記半導体基板の表面部に形成された第1の素子分離領域と、
前記第1の素子分離領域よりも前記回路素子領域側の前記半導体基板の表面部に形成された拡散層領域と、
前記拡散層領域上に積層された複数のコンタクトプラグ及び複数の配線層からなる第1の積層構造と、
前記拡散層領域上に積層された複数のコンタクトプラグ及び複数の配線層からなり、前記第1の積層構造より前記回路素子領域側に形成され、前記第1の積層構造と電気的に分離された第2の積層構造と、
前記第1の積層構造及び前記第2の積層構造上に、前記ダイカット領域側の端部が、前記複数の配線層のうち第1の配線層の前記ダイカット領域側の端部より前記回路素子領域側に位置するように形成されたパッシベーション層と、
前記半導体基板の表面部の前記第1の素子分離領域より前記ダイカット領域側に形成され、前記第1の素子分離領域より幅の狭い第2の素子分離領域と、
前記第1の素子分離領域と前記第2の素子分離領域との間に形成された第1の素子領域と、
前記第2の素子分離領域の前記ダイカット領域側に隣接した第2の素子領域上に形成された絶縁膜と、
前記絶縁膜上に形成されたゲート層と、
を有することを特徴とする半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009070165A JP4987897B2 (ja) | 2009-03-23 | 2009-03-23 | 半導体装置 |
US12/706,056 US8241999B2 (en) | 2009-03-23 | 2010-02-16 | Semiconductor device having a protection pattern with two element separation regions |
KR1020100019392A KR101129818B1 (ko) | 2009-03-23 | 2010-03-04 | 반도체 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009070165A JP4987897B2 (ja) | 2009-03-23 | 2009-03-23 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010225763A JP2010225763A (ja) | 2010-10-07 |
JP4987897B2 true JP4987897B2 (ja) | 2012-07-25 |
Family
ID=42736779
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009070165A Expired - Fee Related JP4987897B2 (ja) | 2009-03-23 | 2009-03-23 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8241999B2 (ja) |
JP (1) | JP4987897B2 (ja) |
KR (1) | KR101129818B1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102378837B1 (ko) * | 2018-08-24 | 2022-03-24 | 삼성전자주식회사 | 반도체 장치 및 이를 포함하는 반도체 패키지 |
JP7350583B2 (ja) | 2019-09-12 | 2023-09-26 | キオクシア株式会社 | 半導体記憶装置 |
JP2022075275A (ja) | 2020-11-06 | 2022-05-18 | キオクシア株式会社 | 半導体記憶装置 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3638778B2 (ja) * | 1997-03-31 | 2005-04-13 | 株式会社ルネサステクノロジ | 半導体集積回路装置およびその製造方法 |
JPH1174229A (ja) * | 1997-08-29 | 1999-03-16 | Toshiba Microelectron Corp | 半導体装置 |
JP2001044276A (ja) * | 1999-07-30 | 2001-02-16 | Sony Corp | 半導体装置及びその製造方法 |
JP2002261050A (ja) | 2001-02-28 | 2002-09-13 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP4088120B2 (ja) * | 2002-08-12 | 2008-05-21 | 株式会社ルネサステクノロジ | 半導体装置 |
JP4025605B2 (ja) * | 2002-08-30 | 2007-12-26 | 富士通株式会社 | 半導体装置及びその製造方法 |
JP4502173B2 (ja) * | 2003-02-03 | 2010-07-14 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
WO2004097916A1 (ja) * | 2003-04-30 | 2004-11-11 | Fujitsu Limited | 半導体装置の製造方法、半導体ウエハおよび半導体装置 |
US20050026397A1 (en) * | 2003-07-28 | 2005-02-03 | International Business Machines Corporation | Crack stop for low k dielectrics |
JP3962402B2 (ja) * | 2003-11-10 | 2007-08-22 | 松下電器産業株式会社 | 半導体装置 |
JP2005260059A (ja) * | 2004-03-12 | 2005-09-22 | Renesas Technology Corp | 半導体装置、半導体ウェハおよび半導体装置の製造方法 |
US7145211B2 (en) * | 2004-07-13 | 2006-12-05 | Micrel, Incorporated | Seal ring for mixed circuitry semiconductor devices |
JP4366328B2 (ja) * | 2005-03-18 | 2009-11-18 | 富士通株式会社 | 半導体装置およびその製造方法 |
JP2006303073A (ja) * | 2005-04-19 | 2006-11-02 | Seiko Epson Corp | 半導体装置及びその製造方法 |
JP4699172B2 (ja) * | 2005-10-25 | 2011-06-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP5141550B2 (ja) * | 2006-03-08 | 2013-02-13 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
JP2008041804A (ja) * | 2006-08-03 | 2008-02-21 | Toshiba Corp | 半導体装置及びその製造方法 |
JP5448304B2 (ja) * | 2007-04-19 | 2014-03-19 | パナソニック株式会社 | 半導体装置 |
JP5583320B2 (ja) * | 2007-12-05 | 2014-09-03 | ピーエスフォー ルクスコ エスエイアールエル | 半導体ウエハ及びその製造方法 |
US7968974B2 (en) * | 2008-06-27 | 2011-06-28 | Texas Instruments Incorporated | Scribe seal connection |
-
2009
- 2009-03-23 JP JP2009070165A patent/JP4987897B2/ja not_active Expired - Fee Related
-
2010
- 2010-02-16 US US12/706,056 patent/US8241999B2/en active Active
- 2010-03-04 KR KR1020100019392A patent/KR101129818B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US8241999B2 (en) | 2012-08-14 |
US20100237438A1 (en) | 2010-09-23 |
JP2010225763A (ja) | 2010-10-07 |
KR20100106210A (ko) | 2010-10-01 |
KR101129818B1 (ko) | 2012-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10672720B2 (en) | Semiconductor device and method of producing semiconductor device | |
KR100482385B1 (ko) | 크랙정지부형성방법 | |
US7417304B2 (en) | Electronic device and method for fabricating the same | |
US20130285057A1 (en) | Semiconductor device | |
JP5332200B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
TW200941664A (en) | Semiconductor device and a method of manufacturing the sae | |
US20080290469A1 (en) | Edge Seal For a Semiconductor Device and Method Therefor | |
JP2009117710A (ja) | 半導体チップ、及び半導体装置 | |
US20080197353A1 (en) | Semiconductor device for which electrical test is performed while probe is in contact with conductive pad | |
US9437556B2 (en) | Semiconductor device | |
JP4987897B2 (ja) | 半導体装置 | |
JP2012089668A (ja) | 半導体装置及びその製造方法 | |
US8581368B2 (en) | Method for manufacturing semiconductor device, semiconductor chip, and semiconductor wafer | |
US8158505B2 (en) | Method for manufacturing a semiconductor device, semiconductor chip and semiconductor wafer | |
JP2006344773A (ja) | 半導体装置及びその製造方法 | |
CN111668157A (zh) | 半导体装置 | |
CN219917132U (zh) | 集成电路 | |
US20230223358A1 (en) | Method for manufacturing integrated circuits from a semiconductor substrate wafer | |
JP2012204630A (ja) | 半導体装置及び半導体装置の製造方法 | |
US20230343782A1 (en) | Integrated circuit devices | |
JP2008205096A (ja) | 半導体装置およびその製造方法 | |
JP2006005213A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2014093438A (ja) | 半導体装置及び半導体装置の製造方法、半導体装置の特性調整方法 | |
CN116417402A (zh) | 从半导体衬底晶片制造集成电路的方法 | |
CN112509976A (zh) | 半导体装置的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110301 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110701 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111028 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120330 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120425 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4987897 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |