KR100770696B1 - 퓨즈 구조물 및 그 형성 방법 - Google Patents

퓨즈 구조물 및 그 형성 방법 Download PDF

Info

Publication number
KR100770696B1
KR100770696B1 KR1020060055167A KR20060055167A KR100770696B1 KR 100770696 B1 KR100770696 B1 KR 100770696B1 KR 1020060055167 A KR1020060055167 A KR 1020060055167A KR 20060055167 A KR20060055167 A KR 20060055167A KR 100770696 B1 KR100770696 B1 KR 100770696B1
Authority
KR
South Korea
Prior art keywords
pattern
fuse
insulating
height
wiring
Prior art date
Application number
KR1020060055167A
Other languages
English (en)
Inventor
문철연
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060055167A priority Critical patent/KR100770696B1/ko
Priority to US11/745,493 priority patent/US20070290296A1/en
Application granted granted Critical
Publication of KR100770696B1 publication Critical patent/KR100770696B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

퓨즈 구조물 및 그 형성 방법이 개시된다. 절연성 구조물 상에 예비 도전성 패턴을 형성한다. 절연성 구조물 상에 예비 도전성 패턴을 도포하는 제1 절연막을 형성한다. 제1 절연막 및 예비 도전성 패턴의 높이들을 낮추어 제1 절연성 패턴 및 제1 절연성 패턴으로 둘러싸인 측벽을 갖는 퓨즈 패턴을 형성한다. 절연성 패턴 및 퓨즈 패턴 상에 절연막을 형성한다. 퓨즈 패턴을 레이저를 사용하여 절단할 때 절연막이 퓨즈 패턴을 보호한다. 따라서 퓨즈 패턴의 파편들로 인한 전기적 단락을 방지할 수 있다.

Description

퓨즈 구조물 및 그 형성 방법{Fuse structure and Method of forming the same}
도 1은 절단된 퓨즈 패턴을 갖는 종래의 퓨즈 구조물을 나타내는 전자 현미경 사진이다.
도 2는 본 발명의 일 실시예에 따른 퓨즈 구조물을 나타내는 단면도이다.
도 3 내지 9는 도 2에 도시된 퓨즈 구조물을 제조하는 방법을 설명하기 위한 단면도들이다.
도 10은 본 발명의 다른 실시예에 따른 퓨즈 구조물을 나타내는 단면도이다.
도 11 내지 17은 도 10에 도시된 퓨즈 구조물을 제조하는 방법을 설명하기 위한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 절연성 구조물 103a : 제1 배선 패턴
103b : 제1 배선 패턴 110b : 제2 배선 패턴
127 : 제1 절연성 패턴 128 : 제2 절연막
1000 : 퓨즈 구조물
본 발명은 퓨즈 구조물 및 그 형성 방법에 관한 것이다. 보다 상세하게 본 발명은 전류를 차단하는데 사용되는 퓨즈 구조물 및 그 형성 방법에 관한 것이다.
종래의 퓨즈 구조물은 실질적으로 막대 형상을 갖는 퓨즈 패턴을 포함한다. 퓨즈 패턴의 상면은 일반적으로 노출된다. 퓨즈 패턴에 레이저를 조사하는 경우, 퓨즈 패턴은 끓는다. 그 후, 퓨즈 패턴이 폭발하여 퓨즈 패턴은 절단된다. 따라서 종래의 퓨즈 패턴을 통해 흐르던 전류가 차단된다.
도 1은 절단된 퓨즈 패턴을 갖는 종래의 퓨즈 구조물을 나타내는 전자 현미경 사진이다.
도 1에 도시된 바와 같이, 종래의 퓨즈 구조물은 노출된 퓨즈 패턴을 갖는다. 따라서 퓨즈 패턴의 일부가 레이저에 의해서 절단될 때 상기 일부의 파편들이 넓게 퍼진다.
상기 일부의 파편들이 넓게 퍼지는 경우, 퓨즈 패턴의 잔류하는 부분에 상기 일부의 파편들이 부착된다. 또한, 인접하는 배선 패턴에 상기 일부의 파편들이 부착된다. 결과적으로 퓨즈 패턴들 사이 또는 배선 패턴들 사이에서 전기적 단락이 발생하게 된다.
본 발명의 제1 목적은 레이저에 의해서 안정적으로 절단될 수 있는 퓨즈 구조물을 제공하는 것이다.
본 발명의 제2 목적은 상기 퓨즈 구조물을 형성하는 방법을 제공하는 것이 다.
상기 제1 목적을 달성하기 위한 본 발명의 일 실시예에 따른 퓨즈 구조물은 절연성 구조물, 퓨즈 패턴, 절연성 패턴 및 절연막을 포함한다. 절연성 구조물은 퓨즈 영역 및 퓨즈 영역과 인접한 배선 영역을 갖는다. 퓨즈 패턴은 퓨즈 영역 상에 부분적으로 형성된다. 절연성 패턴은 퓨즈 패턴의 측벽을 감싸도록 퓨즈 영역 상에 위치하는 제1 부분 및 배선 영역 상에 위치하는 제2 부분을 포함한다. 여기서 제1 부분은 퓨즈 패턴의 측벽을 감싸기 때문에 퓨즈 패턴의 상면은 제1 부분으로부터 노출된다. 절연막은 절연성 패턴 및 퓨즈 패턴 상에 형성된다.
퓨즈 구조물은 제1 배선 패턴 및 제2 배선 패턴을 더 포함할 수 있다. 제1 배선 패턴은 배선 영역 상에 형성되고 제2 부분으로 둘러싸인 측벽을 가질 수 있다. 제2 부분은 제1 배선 패턴의 측벽을 둘러싸기 때문에 제1 배선 패턴의 상면은 제2 부분으로부터 노출된다. 제2 배선 패턴은 제2 부분 상에 제1 배선 패턴과 전기적으로 연결되도록 형성될 수 있다. 여기서 절연막은 절연성 패턴, 퓨즈 패턴 및 제2 배선 패턴의 노출된 표면들 상에 형성될 수 있다.
제1 부분은 제2 부분보다 낮은 높이를 가질 수 있다. 퓨즈 패턴은 제1 배선 패턴보다 낮은 높이를 가질 수 있다. 제1 배선 패턴의 높이에 대한 퓨즈 패턴의 높이의 비는 약 1:7 내지 약 1:6일 수 있다. 절연막은 실리콘 산화물을 포함할 수 있다. 퓨즈 패턴은 알루미늄을 포함할 수 있다. 퓨즈 패턴의 높이에 대한 절연막의 높이의 비는 약 3:7 내지 5:6일 수 있다. 절연막은 적어도 둘의 절연성 필름들을 포함할 수 있다.
상기 제2 목적을 달성하기 위한 본 발명의 일 실시예에 따른 퓨즈 구조물 형성 방법에 의하면 절연성 구조물 상에 예비 도전성 패턴을 형성한다. 절연성 구조물 상에 예비 도전성 패턴을 도포하는 제1 절연막을 형성한다. 제1 절연막 및 예비 도전성 패턴의 높이들을 낮추어 제1 절연성 패턴 및 제1 절연성 패턴으로 둘러싸인 측벽을 갖는 퓨즈 패턴을 형성한다. 퓨즈 패턴의 측벽은 제1 절연성 패턴으로 둘러싸이기 때문에 절연성 패턴의 상면은 노출된다. 절연성 패턴 및 퓨즈 패턴 상에 절연막을 형성한다.
제1 절연막 및 예비 도전성 패턴의 높이들을 낮추기 위하여 제1 절연막 및 예비 도전성 패턴을 식각하여 제1 절연성 패턴보다 낮은 높이를 갖는 예비 제1 절연성 패턴 및 예비 도전성 패턴보다 낮은 높이를 갖고 제1 절연성 패턴으로 둘러싸인 측벽을 갖는 도전성 패턴을 형성한다. 도전성 패턴의 측벽은 제1 절연성 패턴으로 둘러싸이기 때문에 도전성 패턴의 상면은 제1 절연성 패턴으로부터 노출된다. 예비 제1 절연성 패턴 및 도전성 패턴 상에 도전막을 형성한다. 도전막, 예비 제1 절연성 패턴 및 도전성 패턴을 식각하여 예비 제1 절연성 패턴보다 낮은 높이를 갖는 제1 절연성 패턴 및 도전성 패턴보다 낮은 높이를 갖고 제1 절연성 패턴으로 둘러싸인 측벽을 갖는 퓨즈 패턴을 형성한다. 퓨즈 패턴의 측벽은 제1 절연성 패턴으로 둘러싸이기 때문에 퓨즈 패턴의 상면은 절연성 패턴으로부터 노출된다.
제1 절연막 및 예비 도전성 패턴의 높이들을 낮추는 것은 예비 도전성 패턴의 높이에 대한 퓨즈 패턴의 높이의 비가 약 1:7 내지 약 1:6이 될 때까지 수행될 수 있다.
예비 도전성 패턴은 알루미늄을 사용하여 형성될 수 있다. 절연막은 실리콘 산화물을 사용하여 형성될 수 있다. 절연막은 퓨즈 패턴의 높이에 대한 절연막의 높이의 비가 약 3:7 내지 약 5:6이 될 때까지 형성될 수 있다.
절연막을 형성하기 위하여 적어도 둘의 절연성 필름들을 형성할 수 있다. 이 경우, 절연성 패턴 및 퓨즈 패턴 상에 실리콘 산화물 필름을 형성한다. 그 후, 실리콘 산화물 필름 상에 실리콘 질화물 필름을 형성할 수 있다.
상기 제2 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 퓨즈 구조물 형성 방법에 의하면 절연성 구조물의 배선 영역 및 퓨즈 영역 상에 제1 배선 패턴 및 예비 도전성 패턴을 각각 형성한다. 절연성 구조물 상에 제1 배선 패턴 및 예비 도전성 패턴을 도포하는 제1 절연막을 형성한다. 제1 절연막 및 예비 도전성 패턴을 식각하여 제1 배선 패턴을 부분적으로 노출시키는 개구를 갖고 배선 영역 상에 위치하는 제1 부분 및 제1 부분보다 낮은 높이를 갖고 퓨즈 영역 상에 위치하는 제2 부분을 포함하는 예비 제1 절연성 패턴 및 예비 도전성 패턴의 높이보다 작은 높이를 갖는 도전성 패턴을 형성한다. 예비 절연성 패턴, 제1 배선 패턴 및 도전성 패턴 상에 개구를 매립하는 도전막을 형성한다. 도전막, 예비 도전성 패턴 및 예비 제1 절연성 패턴을 식각하여 제2 부분 상에 제1 배선 패턴과 전기적으로 연결되도록 위치하는 제2 배선 패턴, 예비 도전성 패턴보다 낮은 높이를 갖는 퓨즈 패턴 및 퓨즈 영역 상에 위치하는 부분이 제1 부분보다 낮은 높이를 갖는 제1 절연성 패턴을 형성한다. 절연성 패턴, 퓨즈 패턴 및 제2 배선 패턴의 노출된 표면들 상에 절 연막을 형성한다.
제1 배선 패턴의 높이에 대한 퓨즈 패턴의 높이의 비는 약 1:7 내지 약 1:6일 수 있다. 제1 배선 패턴 및 예비 도전성 패턴은 알루미늄을 사용하여 형성할 수 있다. 절연막은 실리콘 산화물을 사용하여 형성할 수 있다.
절연막을 형성하는 것은 퓨즈 패턴의 높이에 대한 절연막의 높이의 비가 3:7 내지 5:6이 될 때까지 수행할 수 있다. 절연막을 형성하기 위하여 적어도 둘의 절연성 필름들을 형성할 수 있다.
본 발명에 따르면 절연막은 퓨즈 패턴을 도포한다. 따라서 퓨즈 패턴의 일부가 레이저에 의해서 안정적으로 절단될 수 있다. 즉, 퓨즈 패턴의 상기 일부가 레이저에 의해서 절단될 때 상기 일부의 파편들이 넓게 퍼지지 않는다.
또한, 절연막이 퓨즈 패턴을 도포하기 때문에 퓨즈 패턴의 잔류하는 부분에 상기 일부의 파편들이 부착되지 않는다. 이와 더불어 절연막은 퓨즈 패턴과 인접한 배선 패턴을 도포한다. 따라서 퓨즈 패턴의 파편들이 배선 패턴에 부착되는 것을 방지할 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들을 상세하게 설명하겠지만 본 발명이 하기의 실시예들에 제한되는 것은 아니다. 따라서 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. 첨부된 도면에서 구성 요소들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 구성 요소들이 "제1", "제2", "제3", "제4", "제5" 또는 "제6"으로 언급되는 경우 이러한 구성 요소들을 한정하기 위한 것이 아니라 단지 구성 요소들을 구분하기 위한 것이다. 따라서 "제1", "제2", "제3", "제4", "제5" 또는 "제6" 구성 요소들에 대하여 각기 선택적으로 또는 교환적으로 사용될 수 있다. 제1 구성 요소가 제2 구성 요소의 "상"에 형성되는 것으로 언급되는 경우에는 제1 구성 요소가 제2 구성 요소의 위에 직접 형성되는 경우뿐만 아니라 제1 구성 요소 및 제2 구성 요소 사이에 제3 구성 요소가 개재될 수 있다.
실시예 1
도 2는 본 발명의 일 실시예에 따른 퓨즈 구조물을 나타내는 단면도이다.
도 2를 참조하면, 퓨즈 구조물(1000)은 절연성 구조물(100), 퓨즈 패턴(103a), 제1 배선 패턴(103b), 제1 절연성 패턴(127), 제2 배선 패턴(110b) 및 제2 절연막(128)을 포함한다.
절연성 구조물(100)은 퓨즈 영역(A) 및 배선 영역(B)을 갖는다. 절연성 구조물(100)은 실리콘 산화물과 같은 산화물을 포함할 수 있다. 이와 다르게 절연성 구조물(100)은 실리콘 질화물과 같은 질화물을 포함할 수 있다.
비록 도 2에 도시되지는 않았지만, 절연성 구조물(100)의 아래쪽에 위치하는 도전성 구조물과 전기적으로 연결되는 콘택이 절연성 구조물을 관통하여 형성될 수 있다. 예를 들어, 도전성 구조물은 트랜지스터, 커패시터, 배선 패턴, 워드 라인, 비트 라인, 소스 영역 또는 드레인 영역일 수 있다.
절연성 구조물(100)의 퓨즈 영역(A) 및 배선 영역(B) 상에 퓨즈 패턴(123a) 및 배선 패턴(103b)이 각각 위치한다. 퓨즈 패턴(123a) 및 배선 패턴(103b)은 알루미늄과 같은 금속을 포함할 수 있다. 이와 다르게 퓨즈 패턴(123a) 및 배선 패턴(103b)은 불순물로 도핑된 폴리 실리콘을 포함할 수 있다.
퓨즈 패턴(123a)의 높이는 제1 배선 패턴(103a)의 높이보다 실질적으로 작다. 제1 배선 패턴(103b)의 높이에 대한 퓨즈 패턴(123a)의 높이의 비가 약 1:7 미만인 경우, 퓨즈 패턴(123a)을 절단하는데 요구되는 레이저의 세기가 상대적으로 크다는 문제점이 있다. 또한, 퓨즈 패턴(123a)을 절단할 때 부산물이 상대적으로 많이 발생한다는 문제점이 있다. 반면에 제1 배선 패턴(103b)의 높이에 대한 퓨즈 패턴(123a)의 높이의 비가 약 1:4를 초과하는 경우, 퓨즈 패턴(123a)을 형성하기 위한 식각 공정들에 의해서 제1 절연성 패턴(127)이 과도한 손상을 입는다는 문제점이 있다. 따라서 제1 배선 패턴(103b)의 높이에 대한 퓨즈 패턴(123a)의 높이의 비는 약 1:7 내지 약 1:6일 수 있다. 예를 들어, 제1 배선 패턴(103b)의 높이가 약 100Å인 경우 퓨즈 패턴(123a)의 높이는 약 40Å 내지 약 70Å일 수 있다.
제1 절연성 패턴(127)은 절연성 구조물(100) 상에 제1 배선 패턴(103b) 및 퓨즈 패턴(123a)의 측벽들을 감싸도록 형성된다. 제1 절연성 패턴(127)은 실리콘 산화물과 같은 산화물을 포함할 수 있다. 이와 다르게 제1 절연성 패턴(127)은 실리콘 질화물과 같은 질화물을 포함할 수 있다.
제1 절연성 패턴(127)은 퓨즈 영역(A)의 상에 위치하는 제1 부분(127a) 및 배선 영역(B) 상에 위치하는 제2 부분(127b)을 포함한다. 제1 부분(127a)의 높이는 제2 부분(127b)의 높이보다 실질적으로 작다.
제2 배선 패턴(110b)은 제1 절연성 패턴(127)의 제2 부분(127b) 상에 위치한다. 또한, 제2 배선 패턴(110b)은 제1 배선 패턴(103b)과 전기적으로 연결된다. 도 2에 도시된 바와 같이, 퓨즈 영역(A)의 위쪽으로 제2 배선 패턴(110b)은 형성되지 않는다. 제2 배선 패턴(110b)은 알루미늄과 같은 금속을 포함할 수 있다. 이와 다르게 제2 배선 패턴(110b)은 불술물로 도핑된 폴리 실리콘을 포함할 수 있다.
제2 절연막(128)은 제2 배선 패턴(110b), 제1 절연성 패턴(127) 및 퓨즈 패턴(123a) 상에 위치한다. 제2 절연막(128)은 실리콘 산화물과 같은 산화물을 포함할 수 있다. 이와 다르게 제2 절연막(128)은 실리콘 질화물과 같은 질화물을 포함할 수 있다.
제2 절연막(128)은 적어도 둘의 절연성 박막들을 포함할 수 있다. 예를 들어, 제2 절연막(128)은 실리콘 산화물 필름 및 실리콘 산화물 필름 상에 형성되는 실리콘 질화물 필름을 포함할 수 있다.
퓨즈 패턴(123a)의 높이에 대한 제2 절연막(128)의 높이의 비가 약 3:7 미만인 경우, 제2 절연막(128)이 퓨즈 패턴(123a)을 충분하게 보호하지 못한다. 따라서 퓨즈 패턴(123a)이 레이저에 의해서 절단될 때 퓨즈 패턴(123a)의 파편이 넓게 퍼지게 된다는 문제점이 있다. 반면에 퓨즈 패턴(123a)의 높이에 대한 제2 절연막(128)의 높이의 비가 약 5:6을 초과하는 경우, 퓨즈 패턴(123a)을 절단하는데 필요한 레이저의 세기가 상대적으로 크다는 문제점이 있다. 따라서 퓨즈 패턴(123a)의 높이에 대한 제2 절연막(128)의 높이의 비는 약 3:7 내지 약 5:6일 수 있다. 일 예로, 퓨즈 패턴(123a)의 높이가 약 60Å인 경우, 제2 절연막(128)의 높이는 약 50Å일 수 있다. 다른 예로, 퓨즈 패턴(123a)의 높이가 약 70Å인 경우, 제2 절연막(128)의 높이는 약 30Å일 수 있다.
이하, 도 2에 도시된 퓨즈 구조물을 제조하는 방법을 설명한다.
도 3 내지 9는 도 2에 도시된 퓨즈 구조물을 제조하는 방법을 설명하기 위한 단면도들이다.
도 3을 참조하면, 퓨즈 영역(A) 및 배선 영역(B)을 갖는 절연성 구조물(100)을 형성한다. 절연성 구조물(100)은 실리콘 산화물과 같은 산화물을 포함할 수 있다. 이와 다르게 절연성 구조물(100)은 실리콘 질화물과 같은 질화물을 포함할 수 있다.
비록 도 3에 도시되지는 않았지만, 절연성 구조물(100)의 아래쪽에 위치하는 도전성 구조물과 전기적으로 연결되는 콘택이 절연성 구조물을 관통하여 형성될 수 있다. 예를 들어, 도전성 구조물은 트랜지스터, 커패시터, 배선 패턴, 워드 라인, 비트 라인, 소스 영역 또는 드레인 영역일 수 있다.
절연성 구조물(100) 상에 제1 도전막(103)을 형성한다. 제1 도전막(103)은 알루미늄과 같은 금속을 포함할 수 있다. 이와 다르게 제1 도전막(103)은 불순물로 도핑된 폴리 실리콘을 포함할 수 있다.
제1 도전막(103) 상에 제1 마스크 패턴(106)을 형성한다. 제1 마스크 패턴(106)은 제1 도전막(103)에 대하여 식각 선택비를 갖는다. 제1 마스크 패턴은 실리콘 질화물과 같은 질화물을 포함할 수 있다. 이와 다르게 제1 마스크 패턴은 실 리콘 산화물과 같은 산화물을 포함할 수 있다.
도 4를 참조하면, 제1 마스크 패턴(106)을 식각 마스크로 사용하여 제1 도전막(103)에 제1 식각 공정을 수행한다. 따라서 제1 도전막(103)은 예비 도전성 패턴(103a) 및 제1 배선 패턴(103b)으로 변화된다. 예비 도전성 패턴(103a) 및 제1 배선 패턴(103b)은 각각 퓨즈 영역(A) 및 배선 영역(B) 상에 형성된다.
이어서 제1 마스크 패턴(106)을 제거한다. 제1 마스크 패턴(106)은 애싱(ashing) 공정 또는 스트립(strip) 공정에 의해서 제거될 수 있다. 이 공정들은 단독 또는 혼합하여 수행될 수 있다.
도 5를 참조하면, 절연성 구조물(100) 상에 예비 도전성 패턴(103a) 및 제1 배선 패턴(103b)을 도포하도록 제1 절연막(107)을 형성한다. 제1 절연막(107)은 실리콘 산화물과 같은 산화물을 포함할 수 있다. 이와 다르게 제1 절연막은 실리콘 질화물과 같은 질화물을 포함할 수 있다.
이어서 제1 절연막(107) 상에 제2 마스크 패턴(108)을 형성한다. 제2 마스크 패턴(108)은 제1 홀(11a) 및 제2 홀(11b)을 갖는다. 제1 홀(11a)은 퓨즈 영역(A)에 대응한다. 제2 홀(11b)은 배선 영역(B) 상에 위치하는 제1 배선 패턴(103b)에 대응한다. 제1 홀(11a)의 폭은 제2 홀(11b)의 폭보다 실질적으로 크다.
도 6을 참조하면, 제2 마스크 패턴(108)을 식각 마스크로 사용하여 제1 절연막(107) 및 예비 도전성 패턴(103a)에 제2 식각 공정을 수행한다. 상술한 바와 같이 제1 홀(11a)의 폭은 제2 홀(11b)의 폭보다 실질적으로 크다. 따라서 제2 홀(11b)을 통해서 제공되는 식각액의 양이 제1 홀(11a)을 통해서 제공되는 식각액 의 양보다 실질적으로 크다. 또한, 제2 홀(11b)을 통해서 제거되는 부산물의 양이 제1 홀(11a)을 통해서 제거되는 부산물의 양보다 실질적으로 크다. 결과적으로 제2 홀(11b)의 아래에서 측정된 식각율은 제1 홀(11a)의 아래에서 측정된 식각율보다 실질적으로 크게 된다.
제2 식각 공정에 의해서 제1 절연막(107)은 예비 제1 절연성 패턴(117)으로 변형된다. 예비 제1 절연성 패턴(117)은 퓨즈 영역(A) 상에 위치하는 제1 부분(117a) 및 배선 영역(B) 상에 위치하는 제2 부분(117b)을 포함한다. 제1 부분(117a) 및 제2 부분(117b)은 각각 제1 높이(H1) 및 제2 높이(H2)를 갖는다. 제1 높이(H1)는 제2 높이(H2)보다 실질적으로 작다.
예비 제1 절연성 패턴(117)의 제2 부분(117b)은 제1 배선 패턴(103b)을 부분적으로 노출시키는 개구(12b)를 갖는다. 비록 도 6에 도시되지는 않았지만, 개구(12b)에 의해서 노출되는 제1 배선 패턴(103b)의 부분이 제2 식각 공정에 의해서 약간 제거될 수 있다.
제2 식각 공정에 의해서 예비 도전성 패턴(103a)은 예비 도전성 패턴(103a)의 높이보다 실질적으로 작은 높이를 갖는 도전성 패턴(113a)으로 변화된다. 예비 제1 절연성 패턴(117)의 제1 부분(117a)은 도전성 패턴(113a)의 측벽을 감싼다. 따라서 도전성 패턴(113a)의 상면은 노출된다.
도 7을 참조하면, 예비 제1 절연성 패턴(117), 제1 배선 패턴(103b) 및 도전성 패턴(113a) 상에 개구(12b)를 매립하도록 제2 도전막(110)을 형성한다. 제2 도전막(110)은 알루미늄과 같은 금속을 포함할 수 있다. 이와 다르게 제2 도전 막(110)은 불술물로 도핑된 폴리 실리콘을 포함할 수 있다.
제2 도전막(110) 상에 제3 마스크 패턴(116)을 형성한다. 제3 마스크 패턴(116)은 제3 홀(13a) 및 제4 홀(13b)을 갖는다. 제3 홀(13a)은 퓨즈 영역(A)에 대응한다. 제4 홀(13b)은 배선 영역(B)의 위쪽으로 위치한다. 제3 홀(13a)의 폭은 제4 홀(13b)의 폭보다 실질적으로 크다.
도 8을 참조하면, 제3 마스크 패턴(116)을 식각 마스크로 사용하여 제2 도전막(110), 예비 제1 절연성 패턴(117) 및 도전성 패턴(113a)에 제3 식각 공정을 수행한다. 제3 식각 공정에 의해서 제2 도전막(110), 예비 제1 절연성 패턴(117) 및 도전성 패턴(113a)은 각각 제2 배선 패턴(110b), 제1 절연성 패턴(127) 및 퓨즈 패턴(123a)으로 변화된다. 제2 배선 패턴(110b)은 제1 절연성 패턴(127)을 부분적으로 노출시키는 제5 홀(14b)을 갖는다.
상술한 바와 같이 제3 홀(13a)의 폭은 제4 홀(13b)의 폭보다 실질적으로 크다. 따라서 제3 홀(13a)을 통해서 제공되는 식각액의 양이 제4 홀(13b)을 통해서 제공되는 식각액의 양보다 실질적으로 크다. 또한, 제3 홀(13a)을 통해서 제거되는 부산물의 양이 제4 홀(13b)을 통해서 제거되는 부산물의 양보다 실질적으로 크다. 결과적으로 제3 홀(13a)의 아래에서 측정된 식각율은 제4 홀(13b)의 아래에서 측정된 식각율보다 실질적으로 크게 된다.
제3 식각 공정에 의해서 도전성 패턴(113a)은 부분적으로 제거된다. 따라서 퓨즈 패턴(123a)의 높이는 도전성 패턴(113a)의 높이보다 실질적으로 작다. 제1 배선 패턴(103b)의 높이에 대한 퓨즈 패턴(123a)의 높이의 비가 약 1:7 미만인 경우, 퓨즈 패턴(123a)을 절단하는데 요구되는 레이저의 세기가 상대적으로 크다는 문제점이 있다. 또한, 퓨즈 패턴(123a)을 절단할 때 부산물이 상대적으로 많이 발생한다는 문제점이 있다. 반면에 제1 배선 패턴(103b)의 높이에 대한 퓨즈 패턴(123a)의 높이의 비가 약 1:4를 초과하는 경우, 제2 및 3 식각 공정들에 의해서 제1 절연성 패턴(127)이 과도한 손상을 입는다는 문제점이 있다. 따라서 제1 배선 패턴(103b)의 높이에 대한 퓨즈 패턴(123a)의 높이의 비는 약 1:7 내지 약 1:6일 수 있다. 예를 들어, 제1 배선 패턴(103b)의 높이가 약 100Å인 경우 퓨즈 패턴(123a)의 높이는 약 40Å 내지 약 70Å일 수 있다.
제1 절연성 패턴(127)은 퓨즈 영역(A)의 상에 위치하는 제1 부분(127a) 및 배선 영역(B) 상에 위치하는 제2 부분(127b)을 포함한다. 제1 절연성 패턴(127)의 제2 부분(127b)은 예비 제1 절연성 패턴(117)의 제2 부분(117b)과 실질적으로 동일하다. 따라서 제1 절연성 패턴(127)의 제2 부분(127b)은 실질적으로 제2 높이를 갖는다. 제3 식각 공정에 의해서 예비 제1 절연성 패턴(117)의 제1 부분(117a)은 부분적으로 제거된다. 따라서 제1 절연성 패턴(127)의 제1 부분(127a)의 제1 높이(H1)보다 실질적으로 작은 제3 높이(H3)를 갖는다. 제5 홀(14b)에 의해서 노출된 제1 절연성 패턴(127)의 부분은 제3 식각 공정에 의해서 약간 제거될 수 있다.
제2 배선 패턴(110b)은 제1 절연성 패턴(127)의 제2 부분(127b) 상에 위치한다. 또한, 제2 배선 패턴(110b)은 제1 배선 패턴(103b)과 전기적으로 연결된다. 도 8에 도시된 바와 같이, 퓨즈 영역(A)의 위쪽으로 제2 배선 패턴(110b)은 형성되지 않는다.
도 9를 참조하면, 제2 배선 패턴(110b), 제1 절연성 패턴(127) 및 퓨즈 패턴(123a) 상에 제2 절연막(128)을 형성한다. 제2 절연막(128)은 실리콘 산화물과 같은 산화물을 포함할 수 있다. 이와 다르게 제2 절연막(128)은 실리콘 질화물과 같은 질화물을 포함할 수 있다.
또한, 제2 절연막(128)은 적어도 둘의 절연성 박막들을 포함할 수 있다. 예를 들어, 제2 절연막(128)은 실리콘 산화물 필름 및 실리콘 산화물 필름 상에 형성되는 실리콘 질화물 필름을 포함할 수 있다.
퓨즈 패턴(123a)의 높이에 대한 제2 절연막(128)의 높이의 비가 약 3:7 미만인 경우, 제2 절연막(128)이 퓨즈 패턴(123a)을 충분하게 보호하지 못한다. 따라서 퓨즈 패턴(123a)이 레이저에 의해서 절단될 때 퓨즈 패턴(123a)의 파편이 넓게 퍼지게 된다는 문제점이 있다. 반면에 퓨즈 패턴(123a)의 높이에 대한 제2 절연막(128)의 높이의 비가 약 5:6을 초과하는 경우, 퓨즈 패턴(123a)을 절단하는데 필요한 레이저의 세기가 상대적으로 크다는 문제점이 있다. 따라서 퓨즈 패턴(123a)의 높이에 대한 제2 절연막(128)의 높이의 비는 약 3:7 내지 약 5:6일 수 있다. 일 예로, 퓨즈 패턴(123a)의 높이가 약 60Å인 경우, 제2 절연막(128)의 높이는 약 50Å일 수 있다. 다른 예로, 퓨즈 패턴(123a)의 높이가 약 70Å인 경우, 제2 절연막(128)의 높이는 약 30Å일 수 있다.
본 실시예에 따르면, 제2 절연막(127)은 퓨즈 패턴(123a)을 도포한다. 따라서 퓨즈 패턴(123a)의 일부가 레이저에 의해서 안정적으로 절단될 수 있다. 즉, 퓨즈 패턴(123a)의 상기 일부가 레이저에 의해서 절단될 때 상기 일부의 파편들이 넓 게 퍼지지 않는다.
또한, 제2 절연막(127)이 퓨즈 패턴(123a)을 도포하기 때문에 퓨즈 패턴(123a)의 잔류하는 부분에 상기 일부의 파편들이 부착되지 않는다. 이와 더불어 제2 절연막(127)은 퓨즈 패턴(123a)과 제2 배선 패턴(110b)을 도포한다. 따라서 퓨즈 패턴(123a)의 파편들이 제2 배선 패턴(110b)에 부착되는 것을 방지할 수 있다.
실시예 2
도 10은 본 발명의 다른 실시예에 따른 퓨즈 구조물을 나타내는 단면도이다.
도 10을 참조하면, 퓨즈 구조물(2000)은 절연성 구조물(200), 제1 접착 퓨즈 패턴(201a), 제1 캡핑 퓨즈 패턴(202a), 퓨즈 패턴(203a), 제1 접착 배선 패턴(201b), 제2 캡핑 배선 패턴(202b), 제1 배선 패턴(203b), 제2 접착 배선 패턴(214b), 제2 캡핑 배선 패턴(215b), 제1 절연성 패턴(227), 제3 접착 배선 패턴(209b), 제2 배선 패턴(210b), 제4 접착 배선 패턴(211b), 제3 캡핑 배선 패턴(212b) 및 제2 절연막(218)을 포함한다.
절연성 구조물(200)은 퓨즈 영역(A) 및 배선 영역(B)을 갖는다. 절연성 구조물(200)은 실리콘 산화물과 같은 산화물을 포함할 수 있다. 이와 다르게 절연성 구조물(200)은 실리콘 질화물과 같은 질화물을 포함할 수 있다.
비록 도 10에 도시되지는 않았지만, 절연성 구조물(200)의 아래쪽에 위치하는 도전성 구조물과 전기적으로 연결되는 콘택이 절연성 구조물을 관통하여 형성될 수 있다. 예를 들어, 도전성 구조물은 트랜지스터, 커패시터, 배선 패턴, 워드 라인, 비트 라인, 소스 영역 또는 드레인 영역일 수 있다.
절연성 구조물(200)의 퓨즈 영역(A) 상에 제1 접착 퓨즈 패턴(201a), 제1 캡핑 퓨즈 패턴(202a) 및 퓨즈 패턴(203a)이 순차적으로 형성된다. 제1 접착 퓨즈 패턴(201a)은 티타늄과 같은 금속을 포함할 수 있다. 제1 캡핑 퓨즈 패턴(202a)은 티타늄 질화물과 같은 금속 질화물을 포함할 수 있다. 퓨즈 패턴(203a)은 알루미늄과 같은 금속을 포함할 수 있다. 이와 다르게 퓨즈 패턴(203a)은 불순물로 도핑된 폴리 실리콘을 포함할 수 있다.
절연성 구조물(200)의 배선 영역(B) 상에 제1 접착 배선 패턴(201b), 제2 캡핑 배선 패턴(202b), 제1 배선 패턴(203b), 제2 접착 배선 패턴(214b) 및 제2 캡핑 배선 패턴(215b)이 순차적으로 형성된다. 제1 접착 배선 패턴(201b)은 티타늄과 같은 금속을 포함할 수 있다. 제2 캡핑 배선 패턴(202b)은 티타늄 질화물과 같은 금속 질화물을 포함할 수 있다. 제1 배선 패턴(203b)은 알루미늄과 같은 금속을 포함할 수 있다. 이와 다르게 제1 배선 패턴(203b)은 불순물로 도핑된 폴리 실리콘을 포함할 수 있다. 제2 접착 배선 패턴(214b)은 티타늄과 같은 금속을 포함할 수 있다. 제2 캡핑 배선 패턴(215b)은 티타늄 질화물과 같은 금속 질화물을 포함할 수 있다.
퓨즈 패턴(223a)의 높이는 제1 배선 패턴(203a)의 높이보다 실질적으로 작다. 제1 배선 패턴(203b)의 높이에 대한 퓨즈 패턴(223a)의 높이의 비가 약 1:7 미만인 경우, 퓨즈 패턴(223a)을 절단하는데 요구되는 레이저의 세기가 상대적으로 크다는 문제점이 있다. 또한, 퓨즈 패턴(223a)을 절단할 때 부산물이 상대적으로 많이 발생한다는 문제점이 있다. 반면에 제1 배선 패턴(203b)의 높이에 대한 퓨즈 패턴(223a)의 높이의 비가 약 1:4를 초과하는 경우, 퓨즈 패턴(223a)을 형성하기 위한 식각 공정들에 의해서 제1 절연성 패턴(227)이 과도한 손상을 입는다는 문제점이 있다. 따라서 제1 배선 패턴(203b)의 높이에 대한 퓨즈 패턴(223a)의 높이의 비는 약 1:7 내지 약 1:6일 수 있다. 예를 들어, 제1 배선 패턴(203b)의 높이가 약 100Å인 경우 퓨즈 패턴(223a)의 높이는 약 40Å 내지 약 70Å일 수 있다.
제1 절연성 패턴(227)은 절연성 구조물(200) 상에 제1 접착 퓨즈 패턴(201a), 제1 캡핑 퓨즈 패턴(202a), 퓨즈 패턴(203a), 제1 접착 배선 패턴(201b), 제2 캡핑 배선 패턴(202b), 제1 배선 패턴(203b), 제2 접착 배선 패턴(214b) 및 제2 캡핑 배선 패턴(215b)의 측벽들을 감싸도록 형성된다. 제1 절연성 패턴(227)은 실리콘 산화물과 같은 산화물을 포함할 수 있다. 이와 다르게 제1 절연성 패턴(227)은 실리콘 질화물과 같은 질화물을 포함할 수 있다.
제1 절연성 패턴(227)은 퓨즈 영역(A)의 상에 위치하는 제1 부분(227a) 및 배선 영역(B) 상에 위치하는 제2 부분(227b)을 포함한다. 제1 부분(227a)의 높이는 제2 부분(227b)의 높이보다 실질적으로 작다.
제3 접착 배선 패턴(209b)은 제1 절연성 패턴(227)의 제2 부분(227b) 상에 위치한다. 또한, 제3 접착 배선 패턴(209b)은 제1 배선 패턴(203b), 제2 접착 배선 패턴(214b) 및 제2 캡핑 배선 패턴(215b)과 전기적으로 연결된다. 도 10에 도시된 바와 같이, 퓨즈 영역(A)의 위쪽으로 제3 접착 배선 패턴(209b)은 형성되지 않는 다. 제3 접착 배선 패턴(209b)은 티타늄과 같은 금속을 포함할 수 있다.
제3 접착 배선 패턴(209b) 상에 제2 배선 패턴(210b), 제4 접착 배선 패턴(211b) 및 제3 캡핑 배선 패턴(212b)이 순차적으로 형성된다. 제2 배선 패턴(210b)은 알루미늄과 같은 금속을 포함할 수 있다. 이와 다르게 제2 배선 패턴(210b)은 불술물로 도핑된 폴리 실리콘을 포함할 수 있다. 제4 접착 배선 패턴(211b)은 티타늄과 같은 금속을 포함할 수 있다. 제3 캡핑 배선 패턴(212b)은 티타늄 질화물과 같은 금속을 포함할 수 있다.
제2 절연막(228)은 제3 캡핑 배선 패턴(212b), 제4 접착 배선 패턴(211b), 제2 배선 패턴(210b), 제3 접착 배선 패턴(209b), 제1 절연성 패턴(227) 및 퓨즈 패턴(223a) 상에 위치한다. 제2 절연막(228)은 실리콘 산화물과 같은 산화물을 포함할 수 있다. 이와 다르게 제2 절연막(228)은 실리콘 질화물과 같은 질화물을 포함할 수 있다.
제2 절연막(228)은 적어도 둘의 절연성 박막들을 포함할 수 있다. 예를 들어, 제2 절연막(228)은 실리콘 산화물 필름 및 실리콘 산화물 필름 상에 형성되는 실리콘 질화물 필름을 포함할 수 있다.
퓨즈 패턴(223a)의 높이에 대한 제2 절연막(228)의 높이의 비가 약 3:7 미만인 경우, 제2 절연막(228)이 퓨즈 패턴(223a)을 충분하게 보호하지 못한다. 따라서 퓨즈 패턴(223a)이 레이저에 의해서 절단될 때 퓨즈 패턴(223a)의 파편이 넓게 퍼지게 된다는 문제점이 있다. 반면에 퓨즈 패턴(223a)의 높이에 대한 제2 절연막(228)의 높이의 비가 약 5:6을 초과하는 경우, 퓨즈 패턴(223a)을 절단하는데 필 요한 레이저의 세기가 상대적으로 크다는 문제점이 있다. 따라서 퓨즈 패턴(223a)의 높이에 대한 제2 절연막(228)의 높이의 비는 약 3:7 내지 약 5:6일 수 있다. 일 예로, 퓨즈 패턴(223a)의 높이가 약 60Å인 경우, 제2 절연막(228)의 높이는 약 50Å일 수 있다. 다른 예로, 퓨즈 패턴(223a)의 높이가 약 70Å인 경우, 제2 절연막(228)의 높이는 약 30Å일 수 있다.
이하, 도 10에 도시된 퓨즈 구조물을 제조하는 방법을 설명한다.
도 11 내지 17은 도 10에 도시된 퓨즈 구조물을 제조하는 방법을 설명하기 위한 단면도들이다.
도 11을 참조하면, 퓨즈 영역(A) 및 배선 영역(B)을 갖는 절연성 구조물(200)을 형성한다. 절연성 구조물(200)은 실리콘 산화물과 같은 산화물을 포함할 수 있다. 이와 다르게 절연성 구조물(200)은 실리콘 질화물과 같은 질화물을 포함할 수 있다.
비록 도 11에 도시되지는 않았지만, 절연성 구조물(200)의 아래쪽에 위치하는 도전성 구조물과 전기적으로 연결되는 콘택이 절연성 구조물을 관통하여 형성될 수 있다. 예를 들어, 도전성 구조물은 트랜지스터, 커패시터, 배선 패턴, 워드 라인, 비트 라인, 소스 영역 또는 드레인 영역일 수 있다.
절연성 구조물(200) 상에 제1 접착막(201), 제1 캡핑막(202), 제1 도전막(203), 제2 접착막(204) 및 제2 캡핑막(205)을 순차적으로 형성한다. 제1 접착막(201) 및 제2 접착막(204)은 티타늄과 같은 금속을 포함할 수 있다. 제1 캡핑막(202) 및 제2 캡핑막(205)은 티타늄 질화물과 같은 금속 질화물을 포함할 수 있 다. 제1 도전막(203)은 알루미늄과 같은 금속을 포함할 수 있다. 이와 다르게, 제1 도전막(203)은 도전성 물질은 불순물로 도핑된 폴리 실리콘을 포함할 수 있다.
제1 도전막(203) 상에 제1 마스크 패턴(206)을 형성한다. 제1 마스크 패턴(206)은 제2 캡핑막(205), 제2 접착막(204), 제1 도전막(203), 제1 캡핑막(202) 및 제1 접착막(201)에 대하여 식각 선택비들을 갖는다. 제1 마스크 패턴은 실리콘 질화물과 같은 질화물을 포함할 수 있다. 이와 다르게 제1 마스크 패턴은 실리콘 산화물과 같은 산화물을 포함할 수 있다.
도 12를 참조하면, 제1 마스크 패턴(206)을 식각 마스크로 사용하여 제2 캡핑막(205), 제2 접착막(204), 제1 도전막(203), 제1 캡핑막(202) 및 제1 접착막(201)에 제1 식각 공정을 수행한다.
제1 식각 공정에 의해서 제1 접착막(201)은 제1 접착 퓨즈 패턴(201a) 및 제1 접착 배선 패턴(201b)으로 변화된다. 제1 접착 퓨즈 패턴(201a) 및 제1 접착 배선 패턴(201b)은 각각 퓨즈 영역(A) 및 배선 영역(B) 상에 형성된다.
제1 식각 공정에 의해서 제1 캡핑막(202)은 제1 캡핑 퓨즈 패턴(202a) 및 제1 캡핑 배선 패턴(202b)으로 변화된다. 제1 캡핑 퓨즈 패턴(202a) 및 제1 캡핑 배선 패턴(202b)은 각각 제1 접착 퓨즈 패턴(201a) 및 제1 접착 배선 패턴(201b) 상에 형성된다.
제1 식각 공정에 의해서 제1 도전막(203)은 예비 도전성 패턴(203a) 및 제1 배선 패턴(203b)으로 변화된다. 예비 도전성 패턴(203a) 및 제1 배선 패턴(203b)은 각각 제1 캡핑 퓨즈 패턴(202a) 및 제1 캡핑 배선 패턴(202b) 상에 형성된다.
제1 식각 공정에 의해서 제2 접착막(204)은 제2 접착 퓨즈 패턴(204a) 및 예비 제2 접착 배선 패턴(204b)으로 변화된다. 제2 접착 퓨즈 패턴(204a) 및 예비 제2 접착 배선 패턴(204b)은 각각 예비 도전성 패턴(203a) 및 제1 배선 패턴(203b) 상에 형성된다.
제1 식각 공정에 의해서 제2 캡핑막(205)은 제2 캡핑 퓨즈 패턴(205a) 및 예비 제2 캡핑 배선 패턴(205b)으로 변화된다. 제2 캡핑 퓨즈 패턴(205a) 및 예비 제2 캡핑 배선 패턴(205b)은 각각 제2 접착 퓨즈 패턴(204a) 및 예비 제2 접착 배선 패턴(204b) 상에 형성된다.
이어서 제1 마스크 패턴(206)을 제거한다. 제1 마스크 패턴(206)은 애싱 공정 또는 스트립 공정에 의해서 제거될 수 있다. 이 공정들은 단독 또는 혼합하여 수행될 수 있다.
도 13을 참조하면, 절연성 구조물(200) 상에 제1 접착 퓨즈 패턴(201a), 제1 접착 배선 패턴(201b), 제1 캡핑 퓨즈 패턴(202a), 제1 캡핑 배선 패턴(202b), 예비 도전성 패턴(203a), 제1 배선 패턴(203b), 제2 접착 퓨즈 패턴(204a), 예비 제2 접착 배선 패턴(204b), 예비 제2 캡핑 퓨즈 패턴(205a) 및 제2 캡핑 배선 패턴(205b)을 도포하도록 제1 절연막(207)을 형성한다. 제1 절연막(207)은 실리콘 산화물과 같은 산화물을 포함할 수 있다. 이와 다르게 제1 절연막(207)은 실리콘 질화물과 같은 질화물을 포함할 수 있다.
이어서 제1 절연막(207) 상에 제2 마스크 패턴(208)을 형성한다. 제2 마스크 패턴(208)은 제1 홀(21a) 및 제2 홀(21b)을 갖는다. 제1 홀(21a)은 퓨즈 영역(A)에 대응한다. 제2 홀(21b)은 배선 영역(B) 상에 위치하는 예비 제2 캡핑 배선 패턴(205b)에 대응한다. 제1 홀(21a)의 폭은 제2 홀(21b)의 폭보다 실질적으로 크다.
도 14를 참조하면, 제2 마스크 패턴(208)을 식각 마스크로 사용하여 제1 절연막(207), 제2 캡핑 퓨즈 패턴(205a), 제2 접착 퓨즈 패턴(204a), 예비 도전성 패턴(203a), 예비 제2 캡핑 배선 패턴(205b) 및 예비 제2 캡핑 배선 패턴(204b)에 제2 식각 공정을 수행한다.
상술한 바와 같이 제1 홀(21a)의 폭은 제2 홀(21b)의 폭보다 실질적으로 크다. 따라서 제2 홀(21b)을 통해서 제공되는 식각액의 양이 제1 홀(21a)을 통해서 제공되는 식각액의 양보다 실질적으로 크다. 또한, 제2 홀(21b)을 통해서 제거되는 부산물의 양이 제1 홀(21a)을 통해서 제거되는 부산물의 양보다 실질적으로 크다. 결과적으로 제2 홀(21b)의 아래에서 측정된 식각율은 제1 홀(21a)의 아래에서 측정된 식각율보다 실질적으로 크게 된다.
제2 식각 공정에 의해서 제1 절연막(207)은 예비 제1 절연성 패턴(217)으로 변형된다. 예비 제1 절연성 패턴(217)은 퓨즈 영역(A) 상에 위치하는 제1 부분(217a) 및 배선 영역(B) 상에 위치하는 제2 부분(217b)을 포함한다. 제1 부분(217a) 및 제2 부분(217b)은 각각 제1 높이(H1) 및 제2 높이(H2)를 갖는다. 제1 높이(H1)는 제2 높이(H2)보다 실질적으로 작다.
제2 식각 공정에 의해서 제2 캡핑 퓨즈 패턴(205a) 및 제2 접착 퓨즈 패턴(204a)은 제거된다. 제2 식각 공정에 의해서 예비 제2 캡핑 배선 패턴(205b) 및 예비 제2 접착 배선 패턴(204b)은 각각 제2 캡핑 배선 패턴(215b) 및 제2 접착 배 선 패턴(214b)으로 변화된다.
제2 접착 배선 패턴(214b), 제2 캡핑 배선 패턴(215b) 및 예비 제1 절연성 패턴(217)의 제2 부분(217b)은 개구(22b)를 공유한다. 개구(22b)는 제1 배선 패턴(203b)을 부분적으로 노출시킨다. 비록 도 14에 도시되지는 않았지만, 개구(22b)를 통해 노출되는 제1 배선 패턴(203b)의 부분은 제2 식각 공정에 의해서 약간 제거될 수 있다.
제2 식각 공정에 의해서 예비 도전성 패턴(203a)은 예비 도전성 패턴(203a)의 높이보다 실질적으로 작은 높이를 갖는 도전성 패턴(213a)으로 변화된다. 예비 제1 절연성 패턴(217)의 제1 부분(217a)은 도전성 패턴(213a)의 측벽을 감싼다. 따라서 도전성 패턴(213a)의 상면은 노출된다.
도 15를 참조하면, 예비 제1 절연성 패턴(217), 제2 캡핑 배선 패턴(215b), 제2 접착 배선 패턴(214b), 제1 배선 패턴(203b) 및 도전성 패턴(213a) 상에 제3 접착막(209), 제2 도전막(210), 제4 접착막(211) 및 제3 캡핑막(212)을 순차적으로 형성한다.
제3 접착막(209)은 티타늄과 같은 금속을 포함할 수 있다. 제2 도전막(210)은 알루미늄과 같은 금속을 포함할 수 있다. 이와 다르게 제2 도전막(210)은 불술물들로 도핑된 폴리 실리콘을 포함할 수 있다. 제4 접착막(211)은 티타늄과 같은 금속을 포함할 수 있다. 제3 캡핑막(212)은 티타늄 질화물과 같은 금속 질화물을 포함할 수 있다.
제3 캡핑막(212) 상에 제3 마스크 패턴(216)을 형성한다. 제3 마스크 패 턴(216)은 제3 홀(23a) 및 제4 홀(23b)을 갖는다. 제3 홀(23a)은 퓨즈 영역(A)에 대응한다. 제4 홀(23b)은 배선 영역(B)의 위쪽으로 위치한다. 제3 홀(23a)의 폭은 제4 홀(23b)의 폭보다 실질적으로 크다.
도 16을 참조하면, 제3 마스크 패턴(216)을 식각 마스크로 사용하여 제3 캡핑막(212), 제4 접착막(211), 제2 도전막(210), 제3 접착막(209), 예비 제1 절연성 패턴(217) 및 도전성 패턴(213a)에 제3 식각 공정을 수행한다. 제3 캡핑막(212), 제4 접착막(211), 제2 도전막(210), 제3 접착막(209), 예비 제1 절연성 패턴(217) 및 도전성 패턴(213a)은 제 3 식각 공정에 의해서 각각 제3 캡핑 배선 패턴(212b), 제4 접착 배선 패턴(211b), 제2 배선 패턴(210b), 제3 접착 배선 패턴(209b), 제1 절연성 패턴(227) 및 퓨즈 패턴(223a)으로 변화된다.
상술한 바와 같이 제3 홀(23a)의 폭은 제4 홀(23b)의 폭보다 실질적으로 크다. 따라서 제3 홀(23a)을 통해서 제공되는 식각액의 양이 제4 홀(23b)을 통해서 제공되는 식각액의 양보다 실질적으로 크다. 또한, 제3 홀(23a)을 통해서 제거되는 부산물의 양이 제4 홀(23b)을 통해서 제거되는 부산물의 양보다 실질적으로 크다. 결과적으로 제3 홀(23a)의 아래에서 측정된 식각율은 제4 홀(23b)의 아래에서 측정된 식각율보다 실질적으로 크게 된다.
제3 식각 공정에 의해서 도전성 패턴(213a)은 부분적으로 제거된다. 따라서 퓨즈 패턴(223a)의 높이는 도전성 패턴(213a)의 높이보다 실질적으로 작다. 제1 배선 패턴(203b)의 높이에 대한 퓨즈 패턴(223a)의 높이의 비가 약 1:7 미만인 경우, 퓨즈 패턴(223a)을 절단하는데 요구되는 레이저의 세기가 상대적으로 크다는 문제 점이 있다. 또한, 퓨즈 패턴(223a)을 절단할 때 부산물이 상대적으로 많이 발생한다는 문제점이 있다. 반면에 제1 배선 패턴(203b)의 높이에 대한 퓨즈 패턴(223a)의 높이의 비가 약 1:4를 초과하는 경우, 제2 및 3 식각 공정들에 의해서 제1 절연성 패턴(227)이 과도한 손상을 입는다는 문제점이 있다. 따라서 제1 배선 패턴(203b)의 높이에 대한 퓨즈 패턴(223a)의 높이의 비는 약 1:7 내지 약 1:6일 수 있다. 예를 들어, 제1 배선 패턴(203b)의 높이가 약 100Å인 경우 퓨즈 패턴(223a)의 높이는 약 40Å 내지 약 70Å일 수 있다.
제1 절연성 패턴(227)은 퓨즈 영역(A)의 상에 위치하는 제1 부분(227a) 및 배선 영역(B) 상에 위치하는 제2 부분(227b)을 포함한다. 제1 절연성 패턴(227)의 제2 부분(227b)은 예비 제1 절연성 패턴(217)의 제2 부분(217b)과 실질적으로 동일하다. 따라서 제1 절연성 패턴(227)의 제2 부분(227b)은 실질적으로 제2 높이를 갖는다. 제3 식각 공정에 의해서 예비 제1 절연성 패턴(217)의 제1 부분(217a)은 부분적으로 제거된다. 따라서 제1 절연성 패턴(227)의 제1 부분(227a)은 제1 높이(H1)보다 실질적으로 작은 제3 높이(H3)를 갖는다.
제3 접착 배선 패턴(209b)은 제1 절연성 패턴(227)의 제2 부분(227b) 상에 위치한다. 제3 접착 배선 패턴(209b)은 제1 배선 패턴(203b), 제2 접착 배선 패턴(214b) 및 제2 캡핑 배선 패턴(215b)과 전기적으로 연결된다. 제2 배선 패턴(210b)은 제3 접착 배선 패턴(209b) 상에 위치한다. 제4 접착 배선 패턴(211b)은 제2 배선 패턴(210b) 상에 위치한다. 제3 캡핑 배선 패턴(212b)은 제4 접착 배선 패턴(211b) 상에 위치한다.
도 17을 참조하면, 제3 캡핑 배선 패턴(212b), 제4 접착 배선 패턴(211b), 제2 배선 패턴(210b), 제1 절연성 패턴(227) 및 퓨즈 패턴(223a) 상에 제2 절연막(228)을 형성한다. 제2 절연막(228)은 실리콘 산화물과 같은 산화물을 포함할 수 있다. 이와 다르게 제2 절연막(228)은 실리콘 질화물과 같은 질화물을 포함할 수 있다.
또한, 제2 절연막(228)은 적어도 둘의 절연성 박막들을 포함할 수 있다. 예를 들어, 제2 절연막(228)은 실리콘 산화물 필름 및 실리콘 산화물 필름 상에 형성되는 실리콘 질화물 필름을 포함할 수 있다.
퓨즈 패턴(223a)의 높이에 대한 제2 절연막(228)의 높이의 비가 약 3:7 미만인 경우, 제2 절연막(228)이 퓨즈 패턴(223a)을 충분하게 보호하지 못한다. 따라서 퓨즈 패턴(223a)이 레이저에 의해서 절단될 때 퓨즈 패턴(223a)의 파편이 넓게 퍼지게 된다는 문제점이 있다. 반면에 퓨즈 패턴(223a)의 높이에 대한 제2 절연막(228)의 높이의 비가 약 5:6을 초과하는 경우, 퓨즈 패턴(223a)을 절단하는데 필요한 레이저의 세기가 상대적으로 크다는 문제점이 있다. 따라서 퓨즈 패턴(223a)의 높이에 대한 제2 절연막(228)의 높이의 비는 약 3:7 내지 약 5:6일 수 있다. 일 예로, 퓨즈 패턴(223a)의 높이가 약 60Å인 경우, 제2 절연막(228)의 높이는 약 50Å일 수 있다. 다른 예로, 퓨즈 패턴(223a)의 높이가 약 70Å인 경우, 제2 절연막(228)의 높이는 약 30Å일 수 있다.
본 실시예에 따르면, 제2 절연막(227)은 퓨즈 패턴(223a)을 도포한다. 따라서 퓨즈 패턴(223a)의 일부가 레이저에 의해서 안정적으로 절단될 수 있다. 즉, 퓨 즈 패턴(223a)의 상기 일부가 레이저에 의해서 절단될 때 상기 일부의 파편들이 넓게 퍼지지 않는다.
또한, 제2 절연막(227)이 퓨즈 패턴(223a)을 도포하기 때문에 퓨즈 패턴(223a)의 잔류하는 부분에 상기 일부의 파편들이 부착되지 않는다. 이와 더불어 제2 절연막(227)은 퓨즈 패턴(223a)과 제2 배선 패턴(210b)을 도포한다. 따라서 퓨즈 패턴(223a)의 파편들이 제2 배선 패턴(210b)에 부착되는 것을 방지할 수 있다.
본 발명에 따르면, 절연막은 퓨즈 패턴을 도포한다. 따라서 퓨즈 패턴의 일부가 레이저에 의해서 안정적으로 절단될 수 있다. 즉, 퓨즈 패턴의 상기 일부가 레이저에 의해서 절단될 때 상기 일부의 파편들이 넓게 퍼지지 않는다.
또한, 절연막이 퓨즈 패턴을 도포하기 때문에 퓨즈 패턴의 잔류하는 부분에 상기 일부의 파편들이 부착되지 않는다. 이와 더불어 절연막은 퓨즈 패턴과 인접한 배선 패턴을 도포한다. 따라서 퓨즈 패턴의 파편들이 배선 패턴에 부착되는 것을 방지할 수 있다.
상술한 바와 같이 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (20)

  1. 퓨즈 영역 및 상기 퓨즈 영역과 인접한 배선 영역을 갖는 절연성 구조물;
    상기 퓨즈 영역 상에 부분적으로 형성되는 퓨즈 패턴;
    상기 퓨즈 패턴의 측벽을 감싸도록 상기 퓨즈 영역 상에 위치하는 제1 부분 및 상기 배선 영역 상에 위치하는 제2 부분을 포함하는 절연성 패턴; 및
    상기 절연성 패턴 및 상기 퓨즈 패턴 상에 형성되는 절연막을 포함하고,
    상기 배선 영역 상에 형성되고 상기 제2 부분으로 둘러싸인 측벽을 갖는 제1 배선 패턴; 및
    상기 제2 부분 상에 상기 제1 배선 패턴과 전기적으로 연결되도록 형성되는 제2 배선 패턴을 더 포함하고,
    상기 절연막은 상기 절연성 패턴, 상기 퓨즈 패턴 및 상기 제2 배선 패턴의 노출된 표면들 상에 형성되는 것을 특징으로 하는 퓨즈 구조물.
  2. 삭제
  3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서, 상기 제1 부분은 상기 제2 부분보다 낮은 높이를 갖는 것을 특징으로 하는 퓨즈 구조물.
  4. 제 1 항에 있어서, 상기 퓨즈 패턴은 상기 제1 배선 패턴보다 낮은 높이를 갖는 것을 특징으로 하는 퓨즈 구조물.
  5. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.
    제 4 항에 있어서, 상기 제1 배선 패턴의 높이에 대한 상기 퓨즈 패턴의 높이의 비는 1:7 내지 1:6인 것을 특징으로 하는 퓨즈 구조물.
  6. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서, 상기 절연막은 실리콘 산화물을 포함하고, 상기 퓨즈 패턴은 알루미늄을 포함하는 것을 특징으로 하는 퓨즈 구조물.
  7. 제 1 항에 있어서, 상기 퓨즈 패턴의 높이에 대한 상기 절연막의 높이의 비는 3:7 내지 5:6인 것을 특징으로 하는 퓨즈 구조물.
  8. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서, 상기 절연막은 적어도 둘의 절연성 필름들을 포함하는 것을 특징으로 하는 퓨즈 구조물.
  9. 절연성 구조물 상에 예비 도전성 패턴을 형성하는 단계;
    상기 절연성 구조물 상에 상기 예비 도전성 패턴을 도포하는 제1 절연막을 형성하는 단계;
    상기 제1 절연막 및 상기 예비 도전성 패턴의 높이들을 전체적으로 낮추어 제1 절연성 패턴 및 상기 제1 절연성 패턴으로 둘러싸인 측벽을 갖는 퓨즈 패턴을 형성하는 단계; 및
    상기 제1 절연성 패턴 및 상기 퓨즈 패턴 상에 절연막을 형성하는 단계를 포함하는 퓨즈 구조물 형성 방법.
  10. 제 9 항에 있어서, 상기 제1 절연막 및 상기 예비 도전성 패턴의 높이들을 낮추는 단계는:
    상기 제1 절연막 및 상기 예비 도전성 패턴을 식각하여 상기 제1 절연성 패턴보다 낮은 높이를 갖는 예비 제1 절연성 패턴 및 상기 예비 도전성 패턴보다 낮은 높이를 갖고 상기 제1 절연성 패턴으로 둘러싸인 측벽을 갖는 도전성 패턴을 형성하는 단계;
    상기 예비 제1 절연성 패턴 및 상기 도전성 패턴 상에 도전막을 형성하는 단계; 및
    상기 도전막, 상기 예비 제1 절연성 패턴 및 상기 도전성 패턴을 식각하여 예비 제1 절연성 패턴보다 낮은 높이를 갖는 제1 절연성 패턴 및 상기 도전성 패턴보다 낮은 높이를 갖고 상기 제1 절연성 패턴으로 둘러싸인 측벽을 갖는 퓨즈 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 퓨즈 구조물 형성 방법.
  11. 청구항 11은(는) 설정등록료 납부시 포기되었습니다.
    제 9 항에 있어서, 상기 제1 절연막 및 상기 예비 도전성 패턴의 높이들을 낮추는 단계는 상기 예비 도전성 패턴의 높이에 대한 상기 퓨즈 패턴의 높이의 비가 1:7 내지 1:6이 될 때까지 수행하는 것을 특징으로 하는 퓨즈 구조물 형성 방법.
  12. 청구항 12은(는) 설정등록료 납부시 포기되었습니다.
    제 9 항에 있어서, 상기 예비 도전성 패턴을 형성하는 단계는 알루미늄을 사용하여,
    상기 절연막을 형성하는 단계는 실리콘 산화물을 사용하는 것을 특징으로 하는 퓨즈 구조물 형성 방법.
  13. 제 9 항에 있어서, 상기 절연막을 형성하는 단계는 상기 퓨즈 패턴의 높이에 대한 상기 절연막의 높이의 비가 3:7 내지 5:6이 될 때까지 수행하는 것을 특징으로 하는 퓨즈 구조물 형성 방법.
  14. 청구항 14은(는) 설정등록료 납부시 포기되었습니다.
    제 9 항에 있어서, 상기 절연막을 형성하는 단계는 적어도 둘의 절연성 필름들을 형성하는 것을 특징으로 하는 퓨즈 구조물 형성 방법.
  15. 청구항 15은(는) 설정등록료 납부시 포기되었습니다.
    제 14 항에 있어서, 상기 절연막을 형성하는 단계는:
    상기 제1 절연성 패턴 및 상기 퓨즈 패턴 상에 실리콘 산화물 필름을 형성하는 단계; 및
    상기 실리콘 산화물 필름 상에 실리콘 질화물 필름을 형성하는 단계를 포함하는 것을 특징으로 하는 퓨즈 구조물 형성 방법.
  16. 절연성 구조물의 배선 영역 및 퓨즈 영역 상에 제1 배선 패턴 및 예비 도전성 패턴을 각각 형성하는 단계;
    상기 절연성 구조물 상에 상기 제1 배선 패턴 및 상기 예비 도전성 패턴을 도포하는 제1 절연막을 형성하는 단계;
    상기 제1 절연막 및 상기 예비 도전성 패턴을 식각하여 상기 제1 배선 패턴을 부분적으로 노출시키는 개구를 갖고 상기 배선 영역 상에 위치하는 제1 부분 및 상기 제1 부분보다 낮은 높이를 갖고 상기 퓨즈 영역 상에 위치하는 제2 부분을 포함하는 예비 제1 절연성 패턴 및 상기 예비 도전성 패턴의 높이보다 작은 높이를 갖는 도전성 패턴을 형성하는 단계;
    상기 예비 절연성 패턴, 상기 제1 배선 패턴 및 상기 도전성 패턴 상에 상기 개구를 매립하는 도전막을 형성하는 단계;
    상기 도전막, 상기 예비 도전성 패턴 및 예비 제1 절연성 패턴을 식각하여 상기 제2 부분 상에 상기 제1 배선 패턴과 전기적으로 연결되도록 위치하는 제2 배선 패턴, 상기 예비 도전성 패턴보다 낮은 높이를 갖는 퓨즈 패턴 및 상기 퓨즈 영역 상에 위치하는 부분이 상기 제1 부분보다 낮은 높이를 갖는 제1 절연성 패턴을 형성하는 단계; 및
    상기 제1 절연성 패턴, 상기 퓨즈 패턴 및 상기 제2 배선 패턴의 노출된 표면들 상에 절연막을 형성하는 단계를 포함하는 퓨즈 구조물 형성 방법.
  17. 청구항 17은(는) 설정등록료 납부시 포기되었습니다.
    제 16 항에 있어서, 상기 제1 배선 패턴의 높이에 대한 상기 퓨즈 패턴의 높이의 비는 1:7 내지 1:6인 것을 특징으로 하는 퓨즈 구조물 형성 방법.
  18. 청구항 18은(는) 설정등록료 납부시 포기되었습니다.
    제 16 항에 있어서, 상기 제1 배선 패턴 및 상기 예비 도전성 패턴을 형성하는 단계는 알루미늄을 사용하고,
    상기 절연막을 형성하는 단계는 실리콘 산화물을 사용하는 것을 특징으로 하는 퓨즈 구조물 형성 방법.
  19. 제 16 항에 있어서, 상기 절연막을 형성하는 단계는 상기 퓨즈 패턴의 높이에 대한 상기 절연막의 높이의 비가 3:7 내지 5:6이 될 때까지 수행하는 것을 특징으로 하는 퓨즈 구조물 형성 방법.
  20. 청구항 20은(는) 설정등록료 납부시 포기되었습니다.
    제 16 항에 있어서, 상기 절연막을 형성하는 단계는 적어도 둘의 절연성 필름들을 형성하는 것을 특징으로 하는 퓨즈 구조물 형성 방법.
KR1020060055167A 2006-06-20 2006-06-20 퓨즈 구조물 및 그 형성 방법 KR100770696B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060055167A KR100770696B1 (ko) 2006-06-20 2006-06-20 퓨즈 구조물 및 그 형성 방법
US11/745,493 US20070290296A1 (en) 2006-06-20 2007-05-08 Fuse Structures and Methods of Forming the Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060055167A KR100770696B1 (ko) 2006-06-20 2006-06-20 퓨즈 구조물 및 그 형성 방법

Publications (1)

Publication Number Publication Date
KR100770696B1 true KR100770696B1 (ko) 2007-10-29

Family

ID=38816021

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060055167A KR100770696B1 (ko) 2006-06-20 2006-06-20 퓨즈 구조물 및 그 형성 방법

Country Status (2)

Country Link
US (1) US20070290296A1 (ko)
KR (1) KR100770696B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110098350A (ko) * 2010-02-26 2011-09-01 삼성전자주식회사 퓨즈를 갖는 반도체 소자 및 반도체 소자의 퓨즈 절단 방법
KR20140010268A (ko) * 2012-07-16 2014-01-24 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003209173A (ja) 2002-01-16 2003-07-25 Seiko Epson Corp 半導体装置
KR20040077268A (ko) * 2003-02-28 2004-09-04 삼성전자주식회사 듀얼 다마신 공정의 퓨즈 형성방법
KR20050076800A (ko) * 2004-01-23 2005-07-28 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5739579A (en) * 1992-06-29 1998-04-14 Intel Corporation Method for forming interconnections for semiconductor fabrication and semiconductor device having such interconnections
JP2001250867A (ja) * 2000-03-07 2001-09-14 Fujitsu Ltd 半導体装置及びその製造方法
US6693343B2 (en) * 2000-12-28 2004-02-17 Infineon Technologies Ag Self-passivating Cu laser fuse
JP2003060036A (ja) * 2001-08-08 2003-02-28 Mitsubishi Electric Corp 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003209173A (ja) 2002-01-16 2003-07-25 Seiko Epson Corp 半導体装置
KR20040077268A (ko) * 2003-02-28 2004-09-04 삼성전자주식회사 듀얼 다마신 공정의 퓨즈 형성방법
KR20050076800A (ko) * 2004-01-23 2005-07-28 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US20070290296A1 (en) 2007-12-20

Similar Documents

Publication Publication Date Title
US6566736B1 (en) Die seal for semiconductor device moisture protection
US6713884B2 (en) Method of forming an alignment mark structure using standard process steps for forming vertical gate transistors
KR100770696B1 (ko) 퓨즈 구조물 및 그 형성 방법
US8053862B2 (en) Integrated circuit fuse
US9543247B1 (en) Surface-mount electronic component
KR100482029B1 (ko) 엠아이엠 캐패시터 형성방법
KR100799737B1 (ko) 퓨즈 구조물 및 그 형성 방법
WO2003038864B1 (en) Magneto-resistive bit structure and method of manufacturing therefor
KR100843206B1 (ko) 퓨즈 패턴과 가드링과의 브리지를 방지할 수 있는 반도체 장치
CN115547978A (zh) 半导体装置及其制造方法
US6469775B1 (en) Reticle for creating resist-filled vias in a dual damascene process
KR100438789B1 (ko) 미세 선폭을 갖는 반도체 소자의 전극 배선 구조 및 그형성방법
US7537969B2 (en) Fuse structure having reduced heat dissipation towards the substrate
US10699913B2 (en) Manufacturing method for trench
KR100249018B1 (ko) 접촉홀 형성 방법
KR20060001113A (ko) 반도체소자의 리페어 식각 방법
KR20050069121A (ko) 반도체 소자의 금속배선 형성방법
KR100390996B1 (ko) 금속 배선 형성 방법
KR100866964B1 (ko) 반도체 소자 제조를 위한 상호 연결된 미세 하드마스크패턴 형성 방법
KR19990000376A (ko) 반도체 소자 제조방법
KR20010063661A (ko) 반도체 소자의 다마신 패턴 형성방법
KR19990025240A (ko) 2단계 식각에 의한 반도체 장치의 금속 배선 형성 방법
KR19990000810A (ko) 플레이트 폴리층 패턴의 확장된 영역에 콘택을 구비하는 반도체장치 및 그 제조방법
KR20040102410A (ko) 반도체 장치
KR20030001591A (ko) 반도체 소자의 보호막 형성법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
LAPS Lapse due to unpaid annual fee