KR20010063661A - 반도체 소자의 다마신 패턴 형성방법 - Google Patents
반도체 소자의 다마신 패턴 형성방법 Download PDFInfo
- Publication number
- KR20010063661A KR20010063661A KR1019990060859A KR19990060859A KR20010063661A KR 20010063661 A KR20010063661 A KR 20010063661A KR 1019990060859 A KR1019990060859 A KR 1019990060859A KR 19990060859 A KR19990060859 A KR 19990060859A KR 20010063661 A KR20010063661 A KR 20010063661A
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- forming
- damascene
- photoresist
- photoresist pattern
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 41
- 238000005530 etching Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 13
- 239000002184 metal Substances 0.000 claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 150000004767 nitrides Chemical class 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011343 solid material Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 콘택 홀과 트랜치로 이루어진 반도체 소자의 다마신(Damascene) 패턴 형성방법에 관한 것으로, 종래 반도체 소자의 다마신 패턴 형성시 다층의 산화막과 식각방지층이 필요하며 높은 선택적 식각이 필요한 단점을 해결하기 위하여, 다마신 패턴이 형성될 단일층에 산화막을 형성하고, 트랜치 부분을 정의(Define)하는 제 1 감광막 패턴과 콘택 홀 부분을 정의하는 제 2 감광막 패턴을 산화막 상에 순차적으로 형성하고, 제 2 감광막 패턴을 이용하여 콘택 홀이 형성될 부분의 산화막을 일정 깊이 제거하고, 제 1 감광막 패턴을 이용하여 콘택 홀이 형성될 시점까지 산화막의 노출된 부분을 식각하여 콘택 홀과 트랜치로 이루어진 다마신 패턴을 형성한다.
Description
본 발명은 반도체 소자의 다마신(Damascene) 패턴 형성방법에 관한 것으로, 특히 단순공정으로 공정의 안정성 확보와 더불어 소자의 신뢰성 및 수율을 향상시킬 수 있는 다마신 패턴 형성방법에 관한 것이다.
일반적으로, 반도체 소자 형성공정중 금속 배선은 구리, 알루미늄, 텅스텐 등과 같은 고전고성 물질을 증착한 후, 감광막 패턴을 이용한 식각공정에 의해 형성한다. 이 경우 반도체 소자가 고집적화 및 소형화되어 감에 따라 감광막 패턴의 애스팩트 비(Aspect ratio)가 높아져 감광막 패턴이 쓰러지거나, 식각공정 후에 금속 배선의 부식(corrosion) 발생 가능성 등의 문제점이 있다. 또한, 금속 배선 재료가 바뀔 때마다 새로운 식각 레시피를 개발해야 하는 번거로움이 있고, 특히 구리는 휘발성이 낮은 화합물을 형성함으로 건식 식각이 어렵다. 이러한 문제를 해결하기 위해 최근 다마신 방법을 이용하여 금속 배선을 형성하는 방안이 대두되고 있다.
도 1a 내지 도 1c는 종래 반도체 소자의 다마신 패턴 형성방법을 설명하기 위한 소자의 단면도이다.
도 1a는 기판(1) 상에 제 1 산화막(2) 및 질화막(3)을 순차적으로 형성한 후, 질화막(3) 상에 콘택 홀을 정의(define)하는 제 1 감광막 패턴(4)을 형성한 상태의 단면도이다. 기판(1)은 웰 및 접합부가 형성된 반도체 기판이거나, 다층 금속 배선 구조에서 하부 금속 배선이거나, 기타 반도체 소자의 전극으로 사용되는 도전성 패턴을 포함한다.
도 1b를 참조하면, 제 1 감광막 패턴(4)을 마스크로 이용한 식각공정으로 질화막(3)을 식각하여 질화막 패턴(3A)을 형성한 후 제 1 감광막 패턴(4)을 제거한다. 질화막 패턴(3A)을 포함한 전체 상부면에 제 2 산화막(5)을 형성한 후 그 상부에 트렌치를 정의하는 제 2 감광막(6) 패턴을 형성한 상태의 단면도이다.
도 1c는 제 2 감광막(6) 패턴을 마스크로 이용한 식각공정으로 제 1 및 2 산화막(2 및 5)을 식각하여 콘택 홀(7) 및 트랜치(8)로 이루어진 다마신 패턴(78)을 형성하고, 제 2 감광막(6) 패턴을 제거한 상태의 단면도이다. 이때, 질화막 패턴(3A)은 콘택 홀(7)을 형성하기 위한 식각 방지층 역활을 한다.
상술한 바와같이 종래 반도체 소자의 다마신 패턴 형성방법은 식각 방지층을 형성하는 등 공정이 복잡하고 선택적 식각이 필요함으로 공정기술의 어려움과 높은 제조단가가 필요하다.
따라서, 본 발명은 종래 반도체 소자의 다마신 패턴을 형성하기 위한 식각 방지층을 형성하지 않고 감광막 패턴만으로 다마신 패턴을 형성하여 공정을 단순화 시키고 공정의 안정성 확보와 더불어 소자의 신뢰성 및 수율을 향상 시킬 수 있는 반도체 소자의 다마신 패턴 형성방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 기판 상에 산화막을 형성하는 단계와, 상기 산화막상에 금속 배선이 형성될 트랜치를 정의하는 제 1 감광막 패턴을형성하는 단계와, 상기 제 1 감광막 패턴을 포함한 전체 상부면에 콘택 홀을 정의하는 제 2 감광막 패턴을 형성하는 단계와, 상기 제 2 감광막 패턴을 이용한 산화막 식각공정으로 상기 산화막에 홀을 형성하는 단계와, 상기 제 2 감광막 패턴을 제거한 후, 상기 산화막에 형성된 상기 홀 부분에서 상기 기판이 노출될때까지 상기 제 1 감광막 패턴을 이용한 산화막 식각공정을 실시하고, 이로인하여 다마신 패턴이 형성되는 단계를 포함하는 것을 특징으로 한다.
도 1a 내지 도 1c는 종래 반도체 소자의 다마신 패턴 형성방법을 설명하기 위한 소자의 단면도.
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 다마신 패턴 형성방법을 설명하기 위한 소자의 단면도.
〈도면의 주요 부분에 대한 부호 설명〉
1 및 11 : 기판 2 : 제 1 산화막
3 : 질화막 3A : 질화막 패턴
4 및 13 : 제 1 감광막 패턴 5 : 제 2 산화막
6 및 14: 제 2 감광막 패턴 12 : 산화막
15 : 홀 7 및 16 : 콘택 홀
8 및 17 : 트랜치 78 및 167 : 다마신 패턴
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 다마신 패턴 형성방법을 설명하기 위한 소자의 단면도이다.
도 2a를 참조하면, 반도체 소자를 형성하기 위한 여러요소가 형성된 기판(11) 상에 산화막(12)을 형성한 후, 산화막(12) 상부면에 금속 배선이 형성될 트렌치를 정의하는 제 1 감광막 패턴(13)을 형성한다.
상기에서, 기판(11)은 웰 및 접합부가 형성된 반도체 기판이거나, 다층 금속 배선 구조에서 하부 금속 배선이거나, 기타 반도체 소자의 전극으로 사용되는 도전성 패턴을 포함한다. 산화막(12)은 콘택 홀 및 금속 배선이 형성될 정도의 두께로 형성한다. 제 1 감광막 패턴(13)은 아이-라인(i-line) 노광기를 이용하여 형성하며, 그 두께는 충분히 두껍게 한다.
도 2b를 참조하면, 제 1 감광막 패턴(13)을 포함한 전체 상부면에 콘택 홀을정의하는 제 2 감광막 패턴(14)을 형성한 후 제 2 감광막 패턴(14)을 마스크로 이용한 식각공정으로 산화막(12)을 일정두께 예를들어, 추후 식각공정에서 과도식각이 되는 것을 고려한 두께로 식각하여 홀(15)을 형성한다.
상기에서, 제 2 감광막 패턴(14)은 제 1 감광막 패턴(13)의 두께보다 얇게 형성하여 제 1 및 2 감광막 패턴(13 및 14)이 단차진 구조가 되도록하며, 딥 유브(Deep UV) 노광기를 이용하여 형성한다.
도 2c는 제 2 감광막 패턴(14)이 완전히 제거되도록 감광막 제거 공정을 실시하고, 이로인하여 제 1 감광막 패턴(13)만 남게된 상태의 단면도이다.
도 2d는 제 1 감광막(13) 패턴을 마스크로 이용한 식각공정으로 산화막(12)을 식각하되, 산화막(12)에 형성된 홀(15) 부분에서 기판(11)이 충분히 노출되는 시점까지 산화막(12) 식각공정을 실시하여 콘택 홀(16) 및 트랜치(17)로 이루어진 다마신 패턴(167)을 형성한 상태의 단면도이다.
도 2e는 제 1 감광막(13) 패턴을 제거하여 다마신 패턴(167)을 완성한 상태의 단면도이다.
상기한 본 발명의 실시예에 따른 다마신 패턴 형성공정은 동일한 장비에서 인-시튜(In-situ)로 실시할 수 있다. 본 발명의 실시예에 따라 다마신 패턴을 형성하면 식각방지층을 형성할 필요가 없으며, 감광막을 평탄한 산화막 상에 형성함으로 콘택 홀에서 감광막 잔유물이 존재하지 않으며, 콘택 홀 형성시 과도한 식각을 1차 식각공정에서 선택적으로 제어할 수 있으므로 두께 제어가 쉬워지며, 산화막 상에 제 1 및 2 감광막 패턴을 형성하여 산화막을 1차 식각한 후 선택적으로 제 2감광막을 제거하고, 그후 제 1 감광막을 이용하여 최종적으로 산화막을 2차 식각하여 다마신 패턴을 형성하므로 공정이 단순화된다.
상술한 바와같이, 본 발명은 단순한 공정으로 다마신 패턴을 형성할 수 있어, 다마신 공정의 안정성 확보와 더불어 소자의 신뢰성 및 수율을 향상시킬 수 있고 또한, 동일한 장비에서 식각공정을 실시하므로 장비의 절감으로 제조단가를 낮출수 있다.
Claims (2)
- 기판 상에 산화막을 형성하는 단계와,상기 산화막상에 금속 배선이 형성될 트랜치를 정의하는 제 1 감광막 패턴을 형성하는 단계와,상기 제 1 감광막 패턴을 포함한 전체 상부면에 콘택 홀을 정의하는 제 2 감광막 패턴을 형성하는 단계와,상기 제 2 감광막 패턴을 이용한 산화막 식각공정으로 상기 산화막에 홀을 형성하는 단계와,상기 제 2 감광막 패턴을 제거한 후, 상기 산화막에 형성된 상기 홀 부분에서 상기 기판이 노출될때까지 상기 제 1 감광막 패턴을 이용한 산화막 식각공정을 실시하고, 이로인하여 다마신 패턴이 형성되는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 다마신 패턴 형성방법.
- 제 1 항에 있어서,상기 제 1 감광막 패턴은 아이-라인 노광기를 이용하고, 상기 제 2 감광막 패턴은 딥 유브이 노광기를 이용하는 것을 특징으로 하는 반도체 소자의 다마신 패턴 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990060859A KR100598308B1 (ko) | 1999-12-23 | 1999-12-23 | 반도체 소자의 다마신 패턴 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990060859A KR100598308B1 (ko) | 1999-12-23 | 1999-12-23 | 반도체 소자의 다마신 패턴 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010063661A true KR20010063661A (ko) | 2001-07-09 |
| KR100598308B1 KR100598308B1 (ko) | 2006-07-10 |
Family
ID=19628543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990060859A KR100598308B1 (ko) | 1999-12-23 | 1999-12-23 | 반도체 소자의 다마신 패턴 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100598308B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030095100A (ko) * | 2002-06-11 | 2003-12-18 | 동부전자 주식회사 | 듀얼 다마신 공정 |
| KR20150112065A (ko) | 2014-03-26 | 2015-10-07 | 고려대학교 산학협력단 | 비피도박테리움 브레베 ｌｍｃ５２０을 포함하는 사료 첨가제 조성물 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0184158B1 (ko) * | 1996-07-13 | 1999-04-15 | 문정환 | 반도체장치의 자기 정합정 금속 배선 형성 방법 |
-
1999
- 1999-12-23 KR KR1019990060859A patent/KR100598308B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030095100A (ko) * | 2002-06-11 | 2003-12-18 | 동부전자 주식회사 | 듀얼 다마신 공정 |
| KR20150112065A (ko) | 2014-03-26 | 2015-10-07 | 고려대학교 산학협력단 | 비피도박테리움 브레베 ｌｍｃ５２０을 포함하는 사료 첨가제 조성물 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100598308B1 (ko) | 2006-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100598308B1 (ko) | 반도체 소자의 다마신 패턴 형성방법 | |
| KR20010017560A (ko) | 이중 다마신 구조 형성 방법 | |
| KR100390902B1 (ko) | 이중 다마신을 이용한 금속배선 형성방법 | |
| US5913133A (en) | Method of forming isolation layer for semiconductor device | |
| KR20020074551A (ko) | 반도체 장치의 배선 형성 방법 | |
| KR100598246B1 (ko) | 반도체 소자의 다마신 패턴 형성 방법 | |
| KR100591155B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100281129B1 (ko) | 배선 형성 방법 | |
| KR0124638B1 (ko) | 반도체장치의 다층배선 형성방법 | |
| KR100456421B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100390941B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 | |
| KR100578222B1 (ko) | 반도체소자에서의 개선된 듀얼 대머신 공정 | |
| KR100307488B1 (ko) | 반도체디바이스의콘택홀형성방법 | |
| KR100620195B1 (ko) | 게이트 전극 형성 방법 | |
| KR100224778B1 (ko) | 반도체 소자의 제조방법 | |
| JP2004040019A (ja) | 金属配線の形成方法 | |
| KR19980054458A (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR100318269B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| KR100231482B1 (ko) | 반도체장치의 접촉홀 형성방법 | |
| KR100309904B1 (ko) | 반도체소자의금속배선제조방법 | |
| KR0167243B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100338605B1 (ko) | 반도체디바이스의콘택홀형성방법 | |
| KR100393968B1 (ko) | 반도체 소자의 이중 다마신 형성방법 | |
| KR20030054928A (ko) | 반도체 소자의 콘택홀 제조 방법 | |
| KR20010046511A (ko) | 반도체소자의 캐패시터 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110526 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |