KR20020074551A - 반도체 장치의 배선 형성 방법 - Google Patents
반도체 장치의 배선 형성 방법 Download PDFInfo
- Publication number
- KR20020074551A KR20020074551A KR1020010014324A KR20010014324A KR20020074551A KR 20020074551 A KR20020074551 A KR 20020074551A KR 1020010014324 A KR1020010014324 A KR 1020010014324A KR 20010014324 A KR20010014324 A KR 20010014324A KR 20020074551 A KR20020074551 A KR 20020074551A
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- film
- mask
- exposed
- wiring
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 239000002184 metal Substances 0.000 title description 8
- 238000005530 etching Methods 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000004020 conductor Substances 0.000 claims abstract description 7
- 150000004767 nitrides Chemical class 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 description 17
- 230000010354 integration Effects 0.000 description 8
- 230000007423 decrease Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
반도체 장치의 배선 형성 방법이 여기에 개시된다. 콘택 영역이 형성된 반도체 기판 상에 하부 절연막, 식각 정지막 그리고 상부 절연막을 차례로 형성한다. 배선 패턴이 정의된 식각 마스크를 사용하여 상기 상부 절연막을 식각하여 배선을 매몰하기 위한 홈을 형성한다. 배선 및 상기 콘택 영역을 전기적으로 연결시키기 위한 콘택홀이 정의된 식각 마스크를 사용하여 상기 노출된 식각 정지막을 식각하고 계속하여 상기 하부 절연막을 식각하여 상기 콘택 영역을 노출시키는 콘택홀을 형성한다. 상기 식각 정지막 식각 전에 상기 상부 절연막에 대한 선택적인 식각 공정이 더 진행된다.
Description
본 발명은 반도체 장치의 배선 형성 방법에 관한 것으로서, 더욱 상세하게는다마신 공정을 이용한 금속 배선 형성 방법에 관한 것이다.
반도체 장치가 고집적화함에 따라, 절연막을 식각하여 콘택홀을 형성하고, 상기 콘택홀을 도전막으로 채워 콘택 플러그를 형성하고 이어서 상기 콘택 플러그 및 상기 절연막 상에 도전물질을 증착하고 이를 패터닝 하여 상기 콘택 플러그에 전기적으로 접속하는 배선을 완성하는 전통적인 금속 배선 형성 방법에 있어서 여러 가지 문제점이 발생하고 있다. 즉, 고집적화에 따라 수평 방향으로 가용한 면적이 감소할 뿐 아니라 수직방향으로는 그 두께가 점점 더 증가하고 있다. 이에 따라, 절연막이 식각되어 형성되는 콘택홀의 크기는 작아지고 그 깊이는 커지게 된다. 즉 콘택홀의 넓이에 대한 높이비를 가리키는 종횡비가 커지게 된다. 따라서, 두꺼운 절연막을 식각해야 하며, 이로 인해 콘택홀이 완전히 열리지 못하게 되는 경우도 발생하게 되고, 또한 이를 방지하기 위해 과식각을 할 경우 원치 않는 하부 막질(즉, 도전막)이 과식각 될 수 있다.
또한 콘택홀을 온전히 형성했다고 하더라도, 이후 금속 배선 형성을 위해 종횡비가 큰 콘택홀을 도전물질로 채워 콘택플러그를 형성하여야 한다. 그러나 종횡비가 큰 콘택홀을 보이드 없이 완전히 도전막으로 채우는 것이 반도체 장치가 점점 고집적화함에 따라 어려워지고 있다. 이에 더하여 형성된 상기 콘택 플러그가 형성된 결과물 상에 배선용 도전물질을 증착하고 이를 소정의 형상으로 패터닝 하여야 한다. 이러한 도전물질 식각 공정에는 식각 부산물의 오염 부식 등 여러 문제가 발생할 수 있다.
따라서, 최근에 와서 전통적인 금속 배선 형성 방법에서 벗어난 새로운 방법이 사용되고 있다. 다마신 배선 방법이 그것이다. 다마신 배선이란, 절연막 내에 배선용 도전막을 매몰시키는 방법이다. 통상적인 다마신 배선 공정의 경우, 배선과 하부 도전 영역을 전기적으로 연결시키기 위한 콘택이 형성되는 부분에서는 배선의 폭을 상대적으로 다른 부분에 비해서 넓게 형성하고 그 안에 콘택을 위한 콘택홀을 형성하는 이른바 이중 다마신 공정을 사용하고 있다. 즉, 콘택 영역이 형성된 반도체 기판 상에 제1산화막, 질화막, 제2산화막을 순차적으로 형성하고, 상기 제2산화막 상에 포토레지스트막을 형성한 후, 배선 형성을 위한 사진 공정을 진행한다. 그리고 나서 포토레지스트막이 제거된 부분의 제2산화막을 상기 질화막이 드러날 때까지 건식식각을 진행한다. 이후 드러난 질화막을 습식식각을 통해 제거하여 배선 형성을 위한 홈을 형성한다. 다시 포토레지스트막을 도포하고 콘택 형성을 위한 사진 공정을 진행하여 드러난 제1산화막을 식각하여 상기 콘택 영역을 노출시키는 콘택홀을 형성한다.
상술한 바와 같이 콘택홀 및 배선 사이의 정합 마진을 향상시키기 위해 콘택홀이 형성되는 영역에서의 배선의 폭이 다른 영역보다 더 넓게 형성되기 때문에, 집적화에는 한계가 있었다.
따라서 메모리 소자의 집적화를 위해서는 배선의 폭이 모두 일정할 필요가 있다. 이를 위해 배선 형성을 위한 홈 및 배선과 콘택 영역 사이의 콘택 형성을 위한 콘택홀의 직경을 동일하게 형성하는 방법을 생각할 수 있다. 즉, 배선 및 콘택의 중첩(overlap) 마진이 없는 다마신 배선 공정이 필요하다. 하지만 이 경우 소자의 집적도 증가에 따라, 콘택홀 형성을 위한 사진식각 공정에서 오정렬이 발생할 가능성이 상당히 높으며, 오정렬이 발생하게 되면, 후술하는 바와 같은 문제점이 발생한다. 도 1a 내지 도 1f는 집적화를 위해 배선 및 콘택 사이의 중첩 마진이 없는 다마신 배선 공정에서 오정렬에 따른 문제점을 설명하기 위한 공정순서에 따른 반도체 기판의 단면도이다.
먼저, 도 1a를 참조하면, 반도체 기판(100) 상에 통상적인 방법으로 트랜지스터(102)가 형성된다. 상기 트랜지스터는 상기 반도체 기판(100) 상에 게이트 절연막을 사이에 두고 형성된 게이트 전극, 상기 게이트 전극 양측의 소스/드레인 영역(104)을 포함하여 이루어진다. 이어서 상기 반도체 기판(100) 전면에 제1산화막(106), 질화막(108) 및 제2산화막(110)이 차례로 형성된다.
다음, 도 1b를 참조하면, 상기 제2산화막(110) 상에 배선 패턴을 정의하는 홈을 가지는 제1포토레지스트 패턴(112)이 형성된다. 상기 제1포토레지스트 패턴 (112)을 사용하여 노출된 제2산화막(110)을 식각하여 배선용 홈(114)을 형성한다. 이때 상기 질화막(108)이 식각 정지층으로 작용한다. 이어서 노출된 질화막(108)을 제거한다.
이어서 콘택 형성을 위한 사진 공정이 진행된다. 도 1c를 참조하면, 상기 제1포토레지스트 패턴(112)을 제거한 후, 콘택홀을 한정하는 개구부(115)가 형성된 제2포토레지스트 패턴(116)이 형성된다. 앞서 언급한 것 같이 이때 오정렬('d')이 발생하며, 이에 따라 상기 제2포토레지스트 패턴(116)이 상기 배선용 홈(114)을 완전히 노출시키기 못하고 이에 따라 상기 홈(114)의 상부 가장자리의 제2산화막(110)을 일부 노출시킨다. 즉 상기 제2포토레지스트 패턴(116)에 의해 노출된 하부 막질이 평탄한 상부를 가지지 못하고 상기 질화막(108) 및 상기 제2산화막(116) 두께만큼 단차를 가지게된다.
이어서, 상기 제2포토레지스트 패턴(116)을 식각 마스크로 사용하여 상기 소스/드레인 영역(104)이 노출될 때까지 노출된 막질들(제1 및 제2산화막 그리고 질화막) 대해서 식각을 진행하여 상기 배선용 홈(114)에 연속하는 콘택홀(118)을 형성한다.
하지만 이때, 오정렬로 인해 식각되어야 하는 두께 차이(h2-h1)로 인해 도 1d에 도시된 바와 같이, 상기 콘택홀(118)의 직경이 상기 제1산화막(106) 내에서 일정하지 않음을 알 수 있다. 즉, 상기 콘택홀(118) 상부를 기준으로, 상기 반도체 기판 표면으로부터 상기 식각 두께 차이(h2-h1), 즉 상기 제2절연막(112) 및 질화막(110)의 두께에 해당하는 높이까지는 제1산화막(106)에 형성되는 콘택홀(118)의 직경('t1')이 상기 제2포토레지스트 패턴 (116)에 의해 정의되는 콘택홀의 직경과 동일하나, 그 높이 이하에서는 상기 콘택홀(118)의 직경('t2')은 오정렬만큼 줄어든다. 결국 상기 소스/드레인 영역(104)이 노출되는 면적이 그만큼 줄어들게 된다.
따라서 배선과 소스/드레인 영역이 접하는 면적이 그만큼 감소하게 되고 이로 인해 콘택 저항이 증가하는 문제가 발생한다.
한편 콘택 저항 감소를 해소하기 위해 충분한 과식각을 진행하여 상기 콘택홀(118)의 직경을 일정하게 할 수 있으나, 이 경우, 도 1e에 도시되는 바와 같이 과식각으로 인해 소스/드레인 영역(104)이 너무 많이 식각되는 또 다른 문제가 발생한다(120). 이로 인해 접합 누설 전류가 증가하게 된다.
따라서 소자의 고집적화 경향에 부응하면서도 상술한 바와 같은 오정렬 문제를 방지할 수 있는 다마신 배선 공정이 절실히 필요로 하게 된다.
따라서 본 발명은 상술한 제반 문제점을 해결하기 위해 제안 된 것으로서, 다마신 배선 형성에 있어서, 오정렬의 문제없이 안정적인 콘택 저항을 확보할 수 있는 고집적화에 적합한 다마신 배선 형성 방법을 제공함에 그 목적이 있다.
도 1a 내지 도 1e는 종래 다마신 배선 형성 방법의 문제점을 설명하기 위한 공정 순서에 따른 반도체 기판의 개략적인 단면도들이다.
도 2a 내지 도 2h는 본 발명에 따른 다마신 형성 방법을 설명하기 위한 공정 순서에 따른 반도체 기판의 개략적인 단면도들이다.
* 도면의 주요 부분에 대한 부호의 설명
200 : 반도체 기판202 : 트랜지스터
204 : 소스/드레인 영역206, 210 : 절연막
208 : 식각 정지막 212 : 배선용 식각 마스크
216 : 콘택홀용 식각 마스크214, 214a : 홈
218 : 개구부220 : 콘택홀
222 : 비트라인
상술한 기술적 과제를 달성하기 위한 본 발명에 따른 다마신 배선 형성 방법은, 콘택 영역이 형성된 반도체 기판 상에 하부 절연막, 식각 정지막 및 상부 절연막을 형성한다. 배선 패턴이 정의된 상부 식각 마스크를 상기 상부 절연막 상에 형성한다. 상기 상부 식각 마스크를 사용하여 상기 상부 절연막을 식각하여 배선을 매몰하기 위한 배선용 홈을 형성한다. 상기 상부 식각 마스크를 제거한다. 배선 및 상기 콘택 영역을 전기적으로 연결시키기 위해 개구부가 정의된 하부 식각 마스크를 상기 홈이 형성된 결과물 상에 형성한다. 상기 하부 식각 마스크를 사용하여 상기 노출된 식각 정지막을 식각한다. 이어서, 상기 하부 절연막을 식각하여 상기 콘택 영역을 노출시키는 콘택홀을 형성한다.
상기 상부 식각 마스크에 의해 정의된 홈의 폭과 상기 하부 식각 마스크에 의해 정의된 개구부의 직경이 동일한 크기를 갖는다. 이에 따라 인접한 배선 사이의 간격을 최소화 할 수 있다.
바람직하게는 상기 하부 식각 마스크가 오정렬 될 경우, 오정렬에 의해 노출된 상부 절연막의 일부를, 상기 식각 정지막을 식각하기 전에, 상기 식각 정지막에 대하여 식각 선택비가 있는 조건으로 선택적으로 식각한다. 따라서 콘택홀 형성을 위해 식각되어야 할 절연막의 두께가 일정하게 되어 상부 콘택 영역의 과식각 없이 애초 하부 식각 마스크에 의해 정의된 콘택홀과 동일한 크기(직경)를 가지는 콘택홀을 상기 하부 절연막 내에 형성할 수 있다. 이에 따라 배선 및 콘택 영역 사이의 안정적인 콘택 저항을 확보할 수 있다.
바람직한 실시예에 있어서, 상기 콘택 영역은 트랜지스터를 구성하는 소스/드레인 영역이며, 상기 식각 정지막은 실리콘 질화막 또는 실리콘 산화 질화막이고, 상기 상부 및 하부 절연막은 상기 식각 정지막에 대하여 식각 선택비가 있는 산화막이다.
상술한 본 발명의 구성에 따르면, 배선 패턴의 폭을 일정하게 형성함으로써 인접한 배선 사이의 거리를 최소화 할 수 있다. 게다가 비록 콘택홀 사진 공정에서 오정렬이 발생하더라도, 식각 정지막이 잔존하고 있어, 이를 식각 정지층으로 사용하여 오정렬에 따라 노출된 상부 절연막을 식각함으로써, 콘택 영역의 과식각 없이 식각 정지막 및 하부 절연막 내에서 일정한 직경을 가지는 콘택홀을 형성할 수 있다.
이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다. 첨부된 도면에서 도의 명확화 및 설명의 간략화를 위해 형성되는 막질의 두께 및 영역 등의 크기가 다소 과장되게 도시되었다.
본 발명은 금속 배선 형성에 관한 것으로서 특히 절연막 내에 금속을 매장하는 다마신 배선에 관한 것이다. 이하에서는 디램에서 데이터 라인으로 사용되는 비트라인을 일예로 다마신 금속 배선 형성 방법에 대하여 자세히 설명한다.
먼저 도 2a를 참조하면, 반도체 기판(200) 상에 소스/드레인 영역(204) 및 게이트 전극으로 이루어진 트랜지스터(202)가 통상적인 방법으로 형성된다. 이어서 다마신 공정으로 비트라인을 형성하기 위해 먼저 하부 절연막(206), 식각 정지막(208) 및 상부 절연막(210)이 차례로 상기 트랜지스터(202)가 형성된 반도체 기판(200) 전면에 형성된다. 상기 식각 정지막(208)은 상기 하부 및 상부 절연막들(206,210)에 대해서 식각 선택비를 가지는 물질로 형성된다.
다음, 도 2b를 참조하면, 상기 상부 절연막(210) 상에 상부 식각 마스크 패턴(212)이 형성된다. 상기 식각 마스크 패턴(212)은 통상적으로 감광성막인 포토레지스트막을 사용한다. 즉, 포토레지스트막을 스핀 코팅하고 원하는 배선 패턴이 정의된 레티클을 사용하여 노광 및 현상하여 형성한다. 그 결과 상기 포토레지스트 패턴(212)은 예를 들면 폭이 'a'인 일 방향으로 연장한 홈(214)을 가지게 된다. 상기 홈(214)은 일정한 폭을 가지며 지면 상하로 연장하여 형성되어 있다. 비록 도면에는 도시되지 않았으나, 다수의 홈이 동시에 더 형성되며, 사진 공정의 해상도가 허용하는 한 인접한 홈 사이의 간격은 최소가 되도록 한다. 이때, 상기 홈(214)의 폭('a')이 비트라인의 폭을 결정한다.
이어서 도 2c를 참조하면, 상기 상부 식각 마스크(212)를 사용하여 하부의 노출된 상부 절연막(210)을 식각하여 상기 상부 식각 마스크(212)에 정의된홈(214)에 대응하는 비트라인용 홈(214a)을 형성한다. 이때, 상기 식각 정지막(208)이 노출될 때까지, 즉 상기 상부 절연막(210)을 상기 식각 정지막(208)에 대하서 식각 선택비가 있는 조건으로 식각한다.
다음 공정은 상기 소스/드레인 영역(204)을 비트라인과 전기적으로 연결시키기 위한 콘택 공정이다. 즉, 상기 비트라인용 홈(214a)에서 연속하여 상기 소스/드레인 영역(204)에 이르는 콘택홀을 형성하는 공정이다. 먼저 상기 상부 식각 마스크(212)가 제거되고, 콘택홀을 한정하는 하부 식각 마스크(216)가 형성된다. 상기 하부 식각 마스크(216)는 통상적으로 감광성막인 포토레지스트막으로 형성하는데, 먼저 포토레지스트막을 스핀 코팅하고 소정의 콘택홀 패턴이 정의된 레티클을 사용하여 노광 및 현상하여 형성한다. 이에 따라 포토레지스트막에 콘택홀을 정의하는 일정한 크기를 가지는 개구부(opening, 218)가 형성되게 된다.
이때, 상기 하부 식각 마스크(216)에 의해 정의되는 개구부(218)의 직경('a')이 상기 상부 식각 마스크(212)가 정의하는 홈(214)의 폭과 동일한 크기로 형성된다. 이어서 상기 개구부(218)에 의해서 노출된 식각 정지막(208)을 식각한다. 이때 상기 하부 절연막(206)에 대해서 선택적으로 상기 식각 정지막(208)을 식각한다.
여기서, 인접한 비트라인 사이의 간격을 최소화하여 고집적화를 달성하기 위해, 상기 비트라인용 홈(214a)의 폭이 상기 콘택홀(220 참조)의 직경과 동일한 크기를 가지도록 형성된다. 따라서 상기 비트라인용 홈(214a)에 일치하도록 상기 하부 식각 마스크(216)를 정렬시키기는 다소 어려워 도 2d에 도시된 바와 같이 다소오정렬('d')이 발생할 수 있다. 즉 상기 하부 식각 마스크(216)가 정의하는 개구부(218)가 상기 비트라인용 홈(214a)의 일부만을 노출시키고(직경 'b') 일부는 상기 비트라인용 홈(214a)의 상부 가장자리의 상기 상부 절연막(210) 일부를 노출시키게 된다. 따라서 오정렬이 발생할 경우, 상기 노출된 상부 절연막을 식각하는 공정을 추가하는 것이 바람직하다.
즉, 도 2e에 도시된 바와 같이, 상기 하부 식각 마스크(216)에 의해 노출된 상부 절연막(210) 일부가 식각된다. 이때, 상기 식각 정지막(208)이 상기 하부 절연막(206)이 식각되는 것을 방지하는 식각 정지층으로서 작용한다. 다음 도 2f에 도시된 바와 같이 상기 노출된 식각 정지막(208)을 제거한다. 바람직하게는 식각 용액을 사용하여 제거한다.
다음 상기 하부 식각 마스크(216)를 사용하여, 상기 노출된 하부 절연막(206)을 식각하여 상기 소스/드레인 영역을 노출시키는 콘택홀(220)을 형성한다. 계속하여 상기 하부 식각 마스크(216)를 제거하고 상기 비트라인용 홈(214a) 및 콘택홀(220)을 도전물질로 채워 상기 소스/드레인 영역(204)에 전기적으로 접속하는 다마신 비트라인(222)을 형성한다. 즉, 비트라인 및 비트라인 콘택이 동시에 형성된다.
바람직한 실시예에 의거하여 본 발명이 기술되었지만, 본 발명의 범위는 여기에 한정되는 것은 아니다. 오히려, 다양한 변형 및 비슷한 배열들도 포함한다. 따라서 본 발명의 청구범위의 진정한 범위 및 사상은 다양한 변형 및 비슷한 배열을 포함할 수 있도록 가장 넓게 해석되어야 한다.
상술한 본 발명에 따르면, 다마신 배선을 형성함에 있어서, 배선 및 콘택 영역 사이에 오정렬이 발생하더라도, 콘택 영역의 과식각 없이 원하는 크기를 가지는 콘택홀을 형성할 수 있어 콘택 저항이 증가하는 것을 방지할 수 있다.
또한 배선의 폭이 일정하게 형성되기 때문에 인접한 배선사이의 거리를 최소화할 수 있어 고접적화에 유리하다.
Claims (6)
- 콘택 영역을 가지는 반도체 기판 상에 하부 절연막, 식각 정지막 및 상부 절연막을 순차적으로 형성하는 단계;상기 상부 절연막 상에 홈이 정의된 상부 식각 마스크를 형성하는 단계;상기 식각 정지막이 노출될 때까지 상기 상부 식각 마스크의 홈에 의해 노출된 상기 상부 절연막을 식각하여 배선용 홈을 형성하는 단계;상기 상부 식각 마스크를 제거하는 단계;상기 상부 식각 마스크 제거 후, 상기 배선용 홈이 형성된 결과의 반도체 기판 전면에 개구부가 정의된 하부 식각 마스크를 형성하는 단계;상기 하부 절연막이 노출될 때까지 상기 하부 식각 마스크의 개구부에 의해 노출된 상기 식각 정지막을 식각하는 단계;상기 하부 식각 마스크의 개구부에 의해 노출된 상기 하부 절연막을 식각하여 상기 콘택 영역을 노출시키는 콘택홀을 형성하는 단계;상기 하부 식각 마스크를 제거하는 단계; 및상기 배선용 홈 및 상기 콘택홀을 도전물질로 채워 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
- 제 1 항에 있어서,상기 상부 식각 마스크가 정의하는 홈의 폭과 상기 하부 식각 마스크가 정의하는 개구부의 직경이 동일한 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
- 제 1 항에 있어서,상기 하부 식각 마스크의 개구부에 의해 노출된 식각 정지막을 식각하기 전에, 상기 식각 정지막에 대해서 식각 선택비가 있는 조건으로 상기 상부 절연막을 선택적으로 식각하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
- 제 1 항에 있어서,상기 식각 정지막은 실리콘 질화막 또는 실리콘산화질화막이고, 상기 상부 및 하부 절연막은 실리콘 산화막인 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
- 제 2 항에 있어서,상기 하부 식각 마스크는 상기 상부 절연막에 형성된 배선용 홈의 폭 일부를 노출시키고 상기 배선용 홈의 상부 가장자리의 상기 상부 절연막 일부를 노출시키며,이때, 상기 식각 정지막을 식각하기 전에, 상기 하부 식각 마스크가 정의하는 개구부에 의해 노출된 상부 절연막 일부를 상기 식각 정지막에 대해서 선택적으로 식각하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
- 콘택 영역이 형성된 반도체 기판 상에 하부 산화막, 식각 정지 질화막 및 상부 산화막을 순차적으로 형성하는 단계;상기 상부 산화막 상에 상부 마스크막을 형성하는 단계;상기 식각 정지 질화막이 노출될 때까지 상기 상부 마스크막에 의해 노출된 상기 상부 산화막을 식각하여 배선용 홈을 형성하는 단계;상기 상부 마스크막을 제거한 후, 상기 상부 산화막 상에 하부 마스크막을 형성하는 단계;노출된 상부 산화막을 상기 식각 정지 질화막을 식각 정지층으로 사용하여 선택적으로 식각하는 단계;상기 하부 마스크막에 의해 노출된 상기 식각 정지 질화막 및 하부 산화막을 순차적으로 식각 하여 상기 배선용 홈에 연속하며 상기 콘택 영역을 노출시키는 콘택홀을 형성하는 단계를 포함하는 배선 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010014324A KR20020074551A (ko) | 2001-03-20 | 2001-03-20 | 반도체 장치의 배선 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010014324A KR20020074551A (ko) | 2001-03-20 | 2001-03-20 | 반도체 장치의 배선 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020074551A true KR20020074551A (ko) | 2002-10-04 |
Family
ID=27697984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010014324A KR20020074551A (ko) | 2001-03-20 | 2001-03-20 | 반도체 장치의 배선 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020074551A (ko) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100447977B1 (ko) * | 2002-03-13 | 2004-09-10 | 주식회사 하이닉스반도체 | 듀얼 다마신 공정을 이용한 반도체 소자의 금속 배선 형성방법 |
| KR100868098B1 (ko) * | 2007-03-27 | 2008-11-11 | 삼성전자주식회사 | 집적 회로 장치의 제조 방법, 반도체 소자의 제조 방법 및 그에 의해 제조된 반도체 소자 |
| US7781276B2 (en) | 2006-11-16 | 2010-08-24 | Samsung Electronics Co., Ltd. | Methods of forming CMOS integrated circuits that utilize insulating layers with high stress characteristics to improve NMOS and PMOS transistor carrier mobilities |
| US7785951B2 (en) | 2006-09-28 | 2010-08-31 | Samsung Electronics Co., Ltd. | Methods of forming integrated circuit devices having tensile and compressive stress layers therein and devices formed thereby |
| US7902082B2 (en) | 2007-09-20 | 2011-03-08 | Samsung Electronics Co., Ltd. | Method of forming field effect transistors using diluted hydrofluoric acid to remove sacrificial nitride spacers |
| US7923365B2 (en) | 2007-10-17 | 2011-04-12 | Samsung Electronics Co., Ltd. | Methods of forming field effect transistors having stress-inducing sidewall insulating spacers thereon |
-
2001
- 2001-03-20 KR KR1020010014324A patent/KR20020074551A/ko not_active Application Discontinuation
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100447977B1 (ko) * | 2002-03-13 | 2004-09-10 | 주식회사 하이닉스반도체 | 듀얼 다마신 공정을 이용한 반도체 소자의 금속 배선 형성방법 |
| US7785951B2 (en) | 2006-09-28 | 2010-08-31 | Samsung Electronics Co., Ltd. | Methods of forming integrated circuit devices having tensile and compressive stress layers therein and devices formed thereby |
| US7781276B2 (en) | 2006-11-16 | 2010-08-24 | Samsung Electronics Co., Ltd. | Methods of forming CMOS integrated circuits that utilize insulating layers with high stress characteristics to improve NMOS and PMOS transistor carrier mobilities |
| KR100868098B1 (ko) * | 2007-03-27 | 2008-11-11 | 삼성전자주식회사 | 집적 회로 장치의 제조 방법, 반도체 소자의 제조 방법 및 그에 의해 제조된 반도체 소자 |
| US7534678B2 (en) | 2007-03-27 | 2009-05-19 | Samsung Electronics Co., Ltd. | Methods of forming CMOS integrated circuit devices having stressed NMOS and PMOS channel regions therein and circuits formed thereby |
| US7800134B2 (en) | 2007-03-27 | 2010-09-21 | Samsung Electronics Co., Ltd. | CMOS integrated circuit devices having stressed NMOS and PMOS channel regions therein |
| US7902082B2 (en) | 2007-09-20 | 2011-03-08 | Samsung Electronics Co., Ltd. | Method of forming field effect transistors using diluted hydrofluoric acid to remove sacrificial nitride spacers |
| US7923365B2 (en) | 2007-10-17 | 2011-04-12 | Samsung Electronics Co., Ltd. | Methods of forming field effect transistors having stress-inducing sidewall insulating spacers thereon |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100280622B1 (ko) | 반도체 장치의 콘택 형성 방법 | |
| US6071799A (en) | Method of forming a contact of a semiconductor device | |
| KR100799021B1 (ko) | 낸드 플래시 메모리의 소오스 콘택 형성 방법 | |
| KR20020074551A (ko) | 반도체 장치의 배선 형성 방법 | |
| KR0183764B1 (ko) | 랜딩 패드 형성방법 | |
| KR100285698B1 (ko) | 반도체장치의제조방법 | |
| US6117757A (en) | Method of forming landing pads for bit line and node contact | |
| KR100596609B1 (ko) | 레지스트 매립 방법 및 반도체 장치의 제조 방법 | |
| KR100228352B1 (ko) | 반도체 소자 제조방법 | |
| KR100568789B1 (ko) | 반도체 소자 제조방법 | |
| KR100506050B1 (ko) | 반도체소자의 콘택 형성방법 | |
| KR100477839B1 (ko) | 자기정렬방식의전하저장전극콘택홀형성방법 | |
| KR100612554B1 (ko) | 반도체소자의 캐패시터 및 그의 제조방법 | |
| KR100470390B1 (ko) | 에스램소자 제조시 다마신을 이용한 국부배선 스페이스최소화방법 | |
| KR100307561B1 (ko) | 반도체소자의 금속배선 형성방법_ | |
| KR100248150B1 (ko) | 반도체소자의 콘택홀형성방법 | |
| KR100356482B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100230735B1 (ko) | 반도체 소자의 제조방법 | |
| KR100839527B1 (ko) | 반도체 소자의 자기 정렬 콘택홀 형성방법 | |
| KR20030058638A (ko) | 반도체소자의 제조방법 | |
| KR20030015703A (ko) | 다층 배선 절연막 구조체 및 그 형성 방법 | |
| KR19990074636A (ko) | 반도체소자의 콘택 형성방법 | |
| KR20020049373A (ko) | 반도체 소자의 제조방법 | |
| KR20020014241A (ko) | 반도체소자의 금속배선 형성 방법 | |
| KR19990000026A (ko) | 반도체장치의 단차부에 금속배선을 형성하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |