KR19980054458A - 반도체 소자의 금속 배선 형성방법 - Google Patents

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 비아 홀과 금속 배선을 형성하기 위해 이중 마스크 공정을 실시함으로써 제조 공정 중에 불필요한 공정이 추가됨으로 인해 생산성의 저해와 난해함을 유발시키는 문제점을 해결하기 위해 비아 홀과 금속 배선을 동시에 형성할 수 있는 마스크를 감광막의 이중 노출 공정을 통해 형성함으로써 비용 절감과 생산성을 향상할 수 있는 반도체 소자의 금속 배선 형성 방법이 제시된다.

Description

반도체 소자의 금속 배선 형성 방법

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 반도체 소자의 금속 배선 형성 방법에 관한 것이다.

첨부된 도면을 참조하여 종래 기술의 문제점을 설명하면 다음과 같다.

도 1a 내지 도 1d는 종래의 이중 다마신 공정에 의한 금속 배선 형성 방법을 설명하기 위해 순서적으로 도시한 단면도이다. 도 1a는 반도체 기판(11) 상부에 산화막(12)을 형성하고 감광막을 도포한 후 비아 홀 마스크(13)를 형성한 단면도이다.

도 1b는 비아 홀 마스크를 이용하여 산화막(12)을 식각하여 비아 홀(14)을 형성한 후 비아 홀 마스크를 제거한 단면도이다.

도 1c는 비아 홀(14)이 형성된 산화막(12) 상부에 감광막을 도포하고 금속 배선 마스크(15)를 형성한 단면도이다.

도 1d에 도시된 바와 같이 금속 배선 마스크를 이용하여 산화막(12)의 선택된 영역을 식각하여 금속 배선 패턴을 형성한 후 금속 배선 마스크를 제거한다. 형성된 금속 배선 및 비아 홀에 금속(16)이 충진될 수 있도록 충분히 도포한 후 산화막(12) 상부의 금속을 제거하여 산화막(12) 표면이 노출되도록 한다. 이때 비아 홀 및 금속 배선에 매립된 금속은 산화막 표면과 평형을 이룬다.

이상과 같이 다마신 공정(damascene process)에 의한 금속 배선 형성 방법은 비아 홀(via hole)과 그 위의 금속 배선이 형성될 패턴을 만들기 위해 비아 마스크와 금속 배선 마스크를 사용함으로써 제조 공정 중에 불필요한 공정이 추가됨으로 인해 생산성의 저해와 난해함을 유발시킨다.

따라서, 본 발명은 마스크를 한 번 사용하여 비아 홀과 금속 배선을 동시에 형성함으로서 생산성을 향상시킬 수 있는 금속 배선 형성 방법을 제공하는데 그 목적이 있다.

상술한 목적을 달성하기 위한 본 발명은 반도체 기판 상부에 산화막을 형성하고 감광막을 형성하는 단계와, 상기 감광막에 이중 노출 공정을 수행하여 비아홀 및 금속 배선에 이용할 마스크를 형성하는 단계와, 상기 마스크를 이용하여 산화막을 식각함으로써 비아 홀과 금속 배선 패턴을 동시에 형성하는 단계와, 상기 마스크로 사용된 감광막을 제거한 후 금속을 증착하여 비아 홀의 매립과 금속 배선을 동시에 형성하는 단계와, 상기 산화막 상부의 금속을 제거하는 단계로 이루어진 것을 특징으로 한다.

도 1a 내지 도 1d는 종래의 이중 다마신 공정에 의한 금속 배선 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.

도 2a 내지 도 2d는 본 발명에 따른 금속 배선 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.

*도면의 주요 부분에 대한 부호의 설명*

11, 21 : 반도체 기판12, 22 : 산화막

13 : 비아 홀 마스크14, 24 : 비아 홀

15 : 금속 배선 마스크16, 25 : 금속

23 : 비아 홀 및 금속 배선 마스크

첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.

도 2a 내지 도 2d는 본 발명에 따른 금속 배선 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.

도 2a에 도시된 바와 같이 반도체 기판(21) 상부에 산화막(22)을 형성하고 그 상부에 감광막을 형성한다. 감광막에 이중 노출 공정을 수행하여 비아 홀 및 금속 배선에 이용할 마스크(23)를 형성한다.

도 2b는 마스크를 이용하여 산화막(22)을 식각함으로써 비아 홀(24)과 금속 배선 패턴을 동시에 형성한 단면도이다.

도 2c는 마스크로 사용된 감광막을 제거한 후 금속(25)을 증착하여 비아 홀의 매립과 금속 배선을 형성한 단면도이다.

도 2d는 CMP 공정으로 산화막(22) 상부의 금속을 제거하여 산화막(22)을 노출시킨 단면도이다.

이상과 같이 이중의 마스크 작업을 통해 형성하던 비아 홀 및 금속 배선을 한 번의 마스크 작업을 통해 동시에 형성함으로써 공정을 단순화할 수 있다.

상술한 바와 같이 본 발명에 의하면 공정의 수를 줄여 비용을 절감할 수 있으며 생산성을 향상할 수 있는 효과가 있다.

Claims (1)

1. 반도체 기판 상부에 산화막을 형성하고 감광막을 형성하는 단계와,

   상기 감광막에 이중 노출 공정을 수행하여 비아 홀 및 금속 배선에 이용할 마스크를 형성하는 단계와,

   상기 마스크를 이용하여 산화막을 식각함으로써 비아 홀과 금속 배선 패턴을 동시에 형성하는 단계와,

   상기 마스크로 사용된 감광막을 제거한 후 금속을 증착하여 비아 홀의 매립과 금속 배선을 동시에 형성하는 단계와,

   상기 산화막 상부의 금속을 제거하는 단계로 이루어진 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.