KR20010009868A - 반도체소자의 홀 형성방법 - Google Patents

Abstract

공정을 단순화하시키고 캐패시턴스를 감소시켜서 인터콘택홀에 의한 RC지연 및 크로스토크의 영향을 감소시키기에 알맞은 반도체소자의 홀 형성방법을 제공하기 위한 것으로써, 이와 같은 목적을 달성하기 위한 반도체소자의 홀 형성방법은 반도체기판에 층간절연막을 증착하는 공정, 상기 층간절연막의 일영역내에 이온주입영역을 형성하는 공정, 상기 이온주입영역보다 넓은폭을 갖는 마스크 패턴을 형성하는 공정, 상기 마스크 패턴을 이용해서 상기 층간절연막을 서로다른 폭과 깊이를 갖는 이중의 제 1, 제 2 홀을 갖도록 동시에 식각하는 공정, 상기 마스크 패턴을 제거하는 공정, 상기 제 1, 제 2 홀내에 금속층을 형성하는 공정을 통하여 진행함을 특징으로 한다.

Description

반도체소자의 홀 형성방법{METHOD FOR FORMING HOLE OF SEMICONDUCTOR DEVICE}

본 발명은 반도체소자에 대한 것으로, 특히 이중의 홀을 갖는 반도체소자의 홀 형성방법에 관한 것이다.

첨부 도면을 참조하여 종래 반도체소자의 홀 형성방법에 대하여 설명하면 다음과 같다.

도 1a 내지 도 1f는 종래 반도체소자의 홀 형성방법을 나타낸 공정단면도이다.

종래 반도체소자의 홀 형성방법은 도 1a에 도시한 바와 같이 반도체기판(1)에 제 1 층간절연막(2)과 실리콘질화막(SiN)(3)을 차례로 증착한다. 이때 실리콘질화막(3)은 차후에 비아홀(via hole)을 형성할 때 식각 저지막 역할을 한다.

이후에 실리콘질화막(3)상에 제 1 감광막(4)을 도포한 후에 노광 및 현상공정으로 비아홀을 형성하기 위한 폭만큼 제 1 감광막(4)을 선택적으로 패터닝한다.

다음에 도 1b에 도시한 바와 같이 패터닝된 제 1 감광막(4)을 마스크로 제 1 층간절연막(2)이 드러나도록 실리콘질화막(3)을 식각한 후에 제 1 감광막(4)을 제거한다.

그리고 도 1c에 도시한 바와 같이 상기 실리콘질화막(3)을 포함한 전면에 제 2 층간절연막(5)을 증착한다.

이후에 도 1d에 도시한 바와 같이 제 2 층간절연막(5)상에 제 2 감광막(6)을 도포한 후에 인터콘택홀(intercontact hole)을 형성할 제 2 층간절연막(4)의 영역이 오픈되도록 노광 및 현상공정으로 제 2 감광막(6)을 선택적으로 패터닝한다.

그리고 도 1e에 도시한 바와 같이 상기 패터닝된 제 2 감광막(6)을 마스크로 상기 제 2 층간절연막(4)을 이방성 식각하여 인터콘택홀(7)을 형성함과 동시에 실리콘질화막(3)을 식각 저지막으로하여 노출된 제 1 층간절연막(2)을 식각해서 비아홀(8)을 형성한다.

이후에 도 1f에 도시한 바와 같이 상기 인터콘택홀(7)과 비아홀(8)을 포함한 제 2 층간절연막(4)상에 금속층(9)을 증착한 후에 화학적 기계적 연마공정으로 금속층(9)을 연마하여 상기 인터콘택홀(7)과 비아홀(8)내에 금속층(9)을 평탄하게 형성한다.

상기와 같은 종래 반도체소자의 홀 형성방법은 다음과 같은 문제가 있다.

첫째, 인터콘택홀을 형성하기 위해 실리콘질화막상에 제 2 층간절연막을 증착하고, 또한 식각저지막으로 실리콘질화막이 추가로 필요하며, 실리콘질화막을 식각하는 공정이 필요하므로 공정이 복잡해진다.

둘째, 인터콘택홀과 비아홀 사이에 식각저지막으로 실리콘질화막이 존재하므로 커플링 캐패시턴스가 증가해서 인터콘택홀내에서 RC지연이 증가하고 크로스토크(crosstalk)가 증가한다.

본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 공정을 단순화하시키고 캐패시턴스를 감소시켜서 인터콘택홀에 의한 RC지연 및 크로스토크의 영향을 감소시키기에 알맞은 반도체소자의 홀 형성방법을 제공하는데 그 목적이 있다.

도 1a 내지 도 1f는 종래 반도체소자의 홀 형성방법을 나타낸 공정단면도

도 2a 내지 도 2e는 본 발명 반도체소자의 홀 형성방법을 나타낸 공정단면도

도면의 주요 부분에 대한 부호의 설명

11 : 반도체기판 12 : 층간절연막

13 : 제 1 감광막 14 : 이온주입영역

15 : 제 2 감광막 16 : 인터콘택홀

17 : 비아홀 18 : 금속층

상기와 같은 목적을 달성하기 위한 본 발명 반도체소자의 홀 형성방법은 반도체기판에 층간절연막을 증착하는 공정, 상기 층간절연막의 일영역내에 이온주입영역을 형성하는 공정, 상기 이온주입영역보다 넓은폭을 갖는 마스크 패턴을 형성하는 공정, 상기 마스크 패턴을 이용해서 상기 층간절연막을 서로다른 폭과 깊이를 갖는 이중의 제 1, 제 2 홀을 갖도록 동시에 식각하는 공정, 상기 마스크 패턴을 제거하는 공정, 상기 제 1, 제 2 홀내에 금속층을 형성하는 공정을 통하여 진행함을 특징으로 한다.

첨부 도면을 참조하여 본 발명 반도체소자의 홀 형성방법에 대하여 설명하면 다음과 같다.

도 2a 내지 도 2e는 본 발명 반도체소자의 홀 형성방법을 나타낸 공정단면도이다.

본 발명 반도체소자의 홀 형성방법은 도 2a에 도시한 바와 같이 반도체기판(11)에 층간절연막(12)을 증착한다.

그리고 도 2b에 도시한 바와 같이 층간절연막(12)상에 제 1 감광막(13)을 도포한 후에 노광 및 현상공정으로 제 1 감광막(13)을 선택적으로 패터닝해서 층간절연막(12)의 소정부분이 드러나도록 한다. 이때 층간절연막(12)은 차후에 비아홀이 형성될 폭만큼 드러나도록 한다.

이후에 패터닝된 제 1 감광막(13)을 마스크로 노출된 층간절연막(12)내에 불순물이온을 주입해서 이온주입영역(14)을 형성한다. 상기와 같이 층간절연막(12)에 이온을 주입하므로써 층간절연막(12)이 열화되고, 이온주입된 부분과 이온주입되지 않은 부분에서의 식각선택비가 달라진다. 즉, 이온주입된 영역의 식각성이 더 높아진다.

이후에 제 1 감광막(13)을 제거한다.

그리고 도 2c에 도시한 바와 같이 이온주입영역(14)을 포함한 층간절연막(12)상에 제 2 감광막(15)을 도포한 후 상기 이온주입영역(14)의 폭보다 넓은폭을 갖도록 노광 및 현상공정으로 제 2 감광막(15)을 선택적으로 패터닝한다.

다음에 도 2d에 도시한 바와 같이 패터닝된 제 2 감광막(15)을 마스크로 서로다른 폭과 깊이를 갖는 이중의 홀 즉, 인터콘택홀(intercontact hole)(16)과 비아홀(via hole)(17)을 형성하도록 동시에 상기 층간절연막(12)을 이방성식각 형성한다.

이때 비아홀(17)은 이온주입영역(14)의 폭만큼 식각되고 이온주입영역(14) 하부의 반도체기판(11)이 노출될때까지 식각되어 형성된다. 그리고 인터콘택홀(16)은 패터닝된 제 2 감광막(15)을 마스크로 층간절연막(12)의 일정깊이가 식각되어 형성되는 것으로써 인터콘택홀(16)의 폭이 비아홀(17)의 폭보다 넓은 이중의 홀이 동시에형성되는 것이다.

다음에 도 2e에 도시한 바와 같이 제 2 감광막(15)을 제거한 후에 상기 인터콘택홀(16)과 비아홀(17)을 매우도록 금속층(18)을 증착한 후에 화학적 기계적 연마공정으로 금속층(18)을 평탄화시킨다. 이때 금속층(18)은 베리어메탈과 도전성 금속층의 다층으로 구성할 수 있다.

상기와 같은 본 발명 반도체소자의 홀 형성방법은 다음과 같은 효과가 있다.

첫째, 이중의 홀을 형성하기 위한 공정에서 고유전율의 식각 저지막으로써 실리콘질화막을 형성하지 않아도 되고, 이에 따라서 캐패시턴스를 감소시킬 수 있으므로 RC지연이나 크로스토크 영향을 감소시킬 수 있다.

둘째, 이중의 홀을 형성하기 위한 공정에서 이온주입에 의한 식각율의 차이를 이용하여 인터콘택홀과 비아홀을 동시에 형성하며, 식각저지막으로써 실리콘질화막을 형성하지 않아도 되므로 공정을 단순화시킬 수 있다.

Claims (3)

1. 반도체기판에 층간절연막을 증착하는 공정,

   상기 층간절연막의 일영역내에 이온주입영역을 형성하는 공정,

   상기 이온주입영역보다 넓은폭을 갖는 마스크 패턴을 형성하는 공정,

   상기 마스크 패턴을 이용해서 상기 층간절연막을 서로다른 폭과 깊이를 갖는 이중의 제 1, 제 2 홀을 갖도록 동시에 식각하는 공정,

   상기 마스크 패턴을 제거하는 공정,

   상기 제 1, 제 2 홀내에 금속층을 형성하는 공정을 통하여 진행함을 특징으로 하는 반도체소자의 홀 형성방법.
2. 제 1 항에 있어서, 상기 제 1 홀은 비아홀로써 상기 이온주입영역의 폭만큼 상기 반도체기판이 드러나도록 형성함을 특징으로 하는 반도체소자의 홀 형성방법.
3. 제 1 항에 있어서, 상기 제 2 홀은 인터콘택홀로써 상기 제 1 홀보다 넓은 폭을 갖도록 상기 층간절연막을 소정깊이 식각하여 형성함을 특징으로 하는 반도체소자의 홀 형성방법.