KR20030002081A - 이중 습식식각을 이용한 콘택홀 형성방법 - Google Patents

이중 습식식각을 이용한 콘택홀 형성방법 Download PDF

Info

Publication number
KR20030002081A
KR20030002081A KR1020010038819A KR20010038819A KR20030002081A KR 20030002081 A KR20030002081 A KR 20030002081A KR 1020010038819 A KR1020010038819 A KR 1020010038819A KR 20010038819 A KR20010038819 A KR 20010038819A KR 20030002081 A KR20030002081 A KR 20030002081A
Authority
KR
South Korea
Prior art keywords
wet etching
contact hole
barrier layer
wet
etching
Prior art date
Application number
KR1020010038819A
Other languages
English (en)
Inventor
정진기
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010038819A priority Critical patent/KR20030002081A/ko
Publication of KR20030002081A publication Critical patent/KR20030002081A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체기판상에 절연막을 형성하는 단계와, 상기 절연막상에 소정의 콘택홀 패턴으로 패터닝된 감광막 마스크를 형성하는 단계, 상기 마스크를 이용하여 상기 절연막을 소정의 식각타겟으로 1차 습식식각하는 단계, 상기 1차로 습식식각된 절연막 및 감광막 마스크 전면에 습식식각 장벽층을 소정의 두께로 증착하는 단계, 상기 감광막 마스크와 절연막이 노출될 때까지 상기 습식식각 장벽층을 건식식각하는 단계, 상기 남아 있는 습식식각 장벽층을 이용하여 예정된 타겟으로 상기 절연막을 2차 습식식각하는 단계, 상기 습식식각 장벽층을 제거하는 단계 및 나머지 남아 있는 절연막을 건식식각하여 콘택홀을 완성하는 단계를 포함하여 이루어지는 이중 습식식각을 이용한 콘택홀 형성방법을 제공한다. 본 발명에 의하면, 반도체 소자가 고집적화됨에 따라 필연적으로 수반되는 콘택홀 크기와 콘택홀들 간의 간격의 감소로 인한 종래기술의 문제점인 산화막의 습식식각 타겟 증가의 어려움과 후속 금속증착공정시 스텝 커버리지 불량 문제를 한꺼번에 해결할 수 있다.

Description

이중 습식식각을 이용한 콘택홀 형성방법{Method of forming contact hole using double wet etch}
본 발명은 반도체소자의 콘택홀 형성방법에 관한 것으로, 특히 이중 습식식각을 이용하여 콘택홀을 형성하는 방법에 관한 것이다.
종래의 반도체소자의 콘택홀 형성방법을 도1a 내지 도1c에 공정순서에 따라 나타내었다.
먼저, 도1a에 나타낸 바와 같이 반도체기판(1)상에 절연막으로서 예컨대, 산화막(2)을 형성하고, 이위에 감광막(3)을 도포한 후 리소그래피 작업을 행하여 콘택홀 마스크(3)를 형성한다.
이어서 도1b에 나타낸 바와 같이 상기 마스크(3)를 이용하여 예정된 타겟으로 상기 산화막(2)을 습식식각한다.
다음에 도1c에 나타낸 바와 같이 나머지 산화막(2)을 기판을 노출되도록 건식식각함으로써 콘택홀을 형성한다.
반도체소자가 고집적화됨에 따라 콘택홀의 크기가 감소됨과 더불어 콘택홀들 간의 간격이 좁아지고 깊이가 더욱 깊어지게 된다. 이에 따라 상술한 종래기술은 다음과 같은 문제를 초래하게 되었다.
즉, 콘택홀들 간의 간격이 좁아지므로 습식 식각 타겟을 증가시킬 수 없으며, 이로 인해 건식식각 타겟이 증가하게 되어 콘택홀의 애스펙트비가 증가한다. 따라서 식각 정지가 일어날 가능성이 커지며, 콘택홀이 완전히 뚫리더라도 후속의 도전물질 증착공정에서 스텝커버리지가 나빠질 가능성이 커진다.
본 발명은 상기 문제점을 해결하기 위한 것으로써, 습식식각 장벽층을 사용하여 2차에 걸쳐 습식 식각을 실시함으로써 습식 식각 타겟을 증가시킬 수 있는 반도체소자의 콘택홀 형성방법을 제공하는데 목적이 있다.
도1a 내지 도1c는 종래 기술에 의한 콘택홀 형성방법을 나타낸 공정순서도.
도2a 내지 도2e는 본 발명에 의한 콘택홀 형성방법을 나타낸 공정순서도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체기판 2 : 절연막(산화막)
3 : 감광막 4 : 습식식각 장벽층(폴리실리콘)
상기 목적을 달성하기 위한 본 발명의 콘택홀 형성방법은 반도체기판상에 절연막을 형성하는 단계와; 상기 절연막상에 소정의 콘택홀 패턴으로 패터닝된 감광막 마스크를 형성하는 단계; 상기 마스크를 이용하여 상기 절연막을 소정의 식각타겟으로 1차 습식식각하는 단계; 상기 1차로 습식식각된 절연막 및 감광막 마스크 전면에 습식식각 장벽층을 소정의 두께로 증착하는 단계; 상기 감광막 마스크와 절연막이 노출될 때까지 상기 습식식각 장벽층을 건식식각하는 단계; 상기 남아 있는 습식식각 장벽층을 이용하여 예정된 타겟으로 상기 절연막을 2차 습식식각하는 단계; 상기 습식식각 장벽층을 제거하는 단계; 및 나머지 남아 있는 절연막을 건식식각하여 콘택홀을 완성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도2a 내지 도2e에 본 발명에 의한 콘택홀 형성방법을 공정순서에 따라 도시하였다.
먼저, 종래방법과 동일한 공정으로 도1b의 공정까지 진행한 후, 도2a에 나타낸 바와 같이 감광막(3)이 견딜 수 있는 온도에서 스텝커버리지가 우수한 폴리실리콘(4)을 상기 일차로 습식식각된 산화막(2) 및 감광막 마스크(3)상에 소정의 두께로 증착한다. 상기 폴리실리콘 대신에 스텝커버리지 특성이 우수하고 후속공정인습식식각으로 제거가 가능한 물질, 예컨대 질화막 또는 금속 등도 사용할 수 있다.
이어서 도2b에 나타낸 봐와 같이 상기 감광막(3)과 산화막(2)이 노출될 때까지 폴리실리콘막(4)을 건식식각한다.
다음에 도2c에 나타낸 바와 같이 남아 있는 폴리실리콘막(4)을 습식식각 장벽층으로 이용하여 예정된 타겟으로 산화막(2)을 습식식각한다.
이어서 도2d에 나타낸 바와 같이 폴리실리콘막을 습식식각하여 제거한다. 이때, 폴리실리콘막을 플라즈마를 이용하여 건식식각할 수도 있다.
다음에 도2e에 나타낸 바와 같이 나머지 남아 있는 산화막을 건식식각함으로써 콘택홀을 형성한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명에 의하면, 반도체 소자가 고집적화됨에 따라 필연적으로 수반되는 콘택홀 크기와 콘택홀들 간의 간격의 감소로 인한 종래기술의 문제점인 산화막의 습식식각 타겟 증가의 어려움과 후속 금속증착공정시 스텝 커버리지 불량 문제를 한꺼번에 해결할 수 있다.

Claims (6)

  1. 반도체기판상에 절연막을 형성하는 단계;
    상기 절연막상에 콘택홀 패턴으로 패터닝된 감광막 마스크를 형성하는 단계;
    상기 마스크를 이용하여 상기 절연막을 1차 습식식각하는 단계;
    상기 1차로 습식식각된 절연막 및 감광막 마스크 전면에 습식식각 장벽층을 증착하는 단계;
    상기 감광막 마스크와 절연막이 노출될 때까지 상기 습식식각 장벽층을 건식식각하는 단계;
    상기 남아 있는 습식식각 장벽층을 이용하여 상기 절연막을 2차 습식식각하는 단계;
    상기 습식식각 장벽층을 제거하는 단계; 및
    나머지 남아 있는 절연막을 건식식각하여 콘택홀을 완성하는 단계
    를 포함하여 이루어지는 이중 습식식각을 이용한 콘택홀 형성방법.
  2. 제1항에 있어서,
    상기 습식식각 장벽층은 상기 감광막이 견딜 수 있는 온도에서 증착할 수 있는 물질로 형성하는 것을 특징으로 하는 이중 습식식각을 이용한 콘택홀 형성방법.
  3. 제1항에 있어서,
    상기 습식식각 장벽층은 스텝커버리지 특성이 우수하고 습식식각으로 제거가 가능한 물질로 형성하는 것을 특징으로 하는 이중 습식식각을 이용한 콘택홀 형성방법.
  4. 제1항에 있어서,
    상기 습식식각 장벽층은 폴리실리콘으로 형성하는 것을 특징으로 하는 이중 습식식각을 이용한 콘택홀 형성방법.
  5. 제1항에 있어서,
    상기 습식식각 장벽층은 질화막 또는 금속 등으로 형성하는 것을 특징으로 하는 이중 습식식각을 이용한 콘택홀 형성방법.
  6. 제1항에 있어서,
    상기 습식식각 장벽층은 습식식각 또는 플라즈마를 이용한 건식식각으로 제거하는 것을 특징으로 하는 이중 습식식각을 이용한 콘택홀 형성방법.
KR1020010038819A 2001-06-30 2001-06-30 이중 습식식각을 이용한 콘택홀 형성방법 KR20030002081A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010038819A KR20030002081A (ko) 2001-06-30 2001-06-30 이중 습식식각을 이용한 콘택홀 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010038819A KR20030002081A (ko) 2001-06-30 2001-06-30 이중 습식식각을 이용한 콘택홀 형성방법

Publications (1)

Publication Number Publication Date
KR20030002081A true KR20030002081A (ko) 2003-01-08

Family

ID=27712715

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010038819A KR20030002081A (ko) 2001-06-30 2001-06-30 이중 습식식각을 이용한 콘택홀 형성방법

Country Status (1)

Country Link
KR (1) KR20030002081A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010024501A1 (de) * 2010-06-21 2011-12-22 Areva Np Gmbh Dichtelementebefestigungssystem für einen Druckbehälter, insbesondere einen Reaktordruckbehälter

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010024501A1 (de) * 2010-06-21 2011-12-22 Areva Np Gmbh Dichtelementebefestigungssystem für einen Druckbehälter, insbesondere einen Reaktordruckbehälter
US8608010B2 (en) 2010-06-21 2013-12-17 Areva Gmbh Sealing element fastening system for a pressure vessel, in particular a reactor pressure vessel

Similar Documents

Publication Publication Date Title
KR20000042460A (ko) 반도체소자의 비트라인 콘택 형성방법
KR20030000592A (ko) Ｓｔｉ/ｄｔｉ 구조를 갖는 반도체 소자의 제조방법
KR20030002081A (ko) 이중 습식식각을 이용한 콘택홀 형성방법
KR100455723B1 (ko) 비트라인 형성방법
KR100333726B1 (ko) 반도체소자제조방법
KR20010058959A (ko) 반도체 소자의 제조 방법
KR0182176B1 (ko) 반도체 소자의 접촉부 제조 공정
KR100356478B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR100425935B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100529379B1 (ko) 반도체 캐패시터의 제조 방법
KR100396685B1 (ko) 반도체소자의배선및그제조방법
KR100256809B1 (ko) 반도체 소자의 콘택홀 형성방법
KR20010038381A (ko) 반도체소자의 컨택 형성방법
KR100338095B1 (ko) 반도체소자의콘택홀형성방법
KR100413043B1 (ko) 반도체 장치의 게이트 전극 형성 방법
KR100370132B1 (ko) 반도체 소자의 제조방법
KR100298427B1 (ko) 반도체장치의제조방법
KR100427718B1 (ko) 반도체 소자의 제조 방법
KR100223825B1 (ko) 반도체 소자의 격리영역 형성방법
KR100281147B1 (ko) 콘택홀 형성방법
KR100487629B1 (ko) 반도체 소자의 살리사이드막을 갖는 게이트 형성방법
KR20050002010A (ko) 반도체 소자의 콘택홀 형성방법
KR20030091452A (ko) 피팅 현상을 방지하는 패턴 형성 방법
KR20080062011A (ko) 반도체 소자의 제조방법
KR20000003342A (ko) 반도체 장치의 자기정렬 콘택홀 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination