KR100425935B1 - 반도체 소자의 콘택홀 형성 방법 - Google Patents

반도체 소자의 콘택홀 형성 방법 Download PDF

Info

Publication number
KR100425935B1
KR100425935B1 KR10-2001-0038414A KR20010038414A KR100425935B1 KR 100425935 B1 KR100425935 B1 KR 100425935B1 KR 20010038414 A KR20010038414 A KR 20010038414A KR 100425935 B1 KR100425935 B1 KR 100425935B1
Authority
KR
South Korea
Prior art keywords
contact hole
hard mask
region
forming
mask layer
Prior art date
Application number
KR10-2001-0038414A
Other languages
English (en)
Other versions
KR20030002714A (ko
Inventor
허상범
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0038414A priority Critical patent/KR100425935B1/ko
Publication of KR20030002714A publication Critical patent/KR20030002714A/ko
Application granted granted Critical
Publication of KR100425935B1 publication Critical patent/KR100425935B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명에 따른 반도체 소자의 콘택홀 형성 방법은, 단차를 가진 하부 구조가 형성되어 있는 반도체 기판의 층간 절연막 상에 하드 마스크층을 형성하는 단계; 딥 콘택홀이 형성될 영역을 노출시키도록 상기 하드 마스크층 패터닝하는 단계; 상기 패터닝된 하드 마스크층을 이용하여 상기 딥 콘택홀이 형성될 영역을 소정 깊이 만큼 1차 식각하는 단계; 상기 전체 구조 상부에 포토레지스트층을 도포한 후 쉘로우 콘택홀이 형성될 영역을 노출시키도록 패터닝하는 단계; 상기 노출된 영역의 하드 마스크층을 제거한 후 상기 포토레지스트층을 제거하는 단계; 및 상기 하드 마스크층을 마스크로 사용하여 반도체 기판 및 하부 구조까지 상기 층간 절연막을 동시에 2차 식각하여 딥 콘택홀 및 쉘로우 콘택홀을 형성하는 단계를 포함하여 이루어진다.

Description

반도체 소자의 콘택홀 형성 방법{Method for forming a contact hole in a semiconductor device}
본 발명은 콘택홀 형성 방법에 관한 것으로, 특히 단차가 다른 영역에서 딥(deep) 콘택홀과 쉘로우(shallow) 콘택홀을 동시에 형성하는 방법에 관한 것이다.
최근에, 반도체 소자의 집적도가 증가함에 따라 콘택(contact)을 서로 다른높낮이로 형성시켜야 하는 경우가 발생한다. 이 때, 깊은 딥(deep) 콘택홀과 상대적으로 얕은 쉘로우(shallow) 콘택홀을 형성시켜야 하는데, 이들을 동시에 형성시켜야 하는 경우에 문제가 발생하게 된다. 높은 단차를 기준으로 콘택홀을 형성하면 낮은 단차에서의 과도한 식각이 문제가 될 것이며, 낮은 단차를 기준으로 콘택홀을 형성하는 경우에는 높은 단차의 영역에서 콘택홀이 형성되지 않는다. 이 경우 낮은 단차 지역에서 과도하게 식각이 되더라도 문제가 되지 않도록 하지막의 두께를 증가시킨다던가, 선택비가 높은 물질을 하지막에 미리 증착시켜 두는 방법들이 사용되고 있으나 공정 조건이 매우 어렵고 불안정하여, 양산화 과정에서 수많은 문제점을 야기시킨다. 또한, 높은 단차 지역, 또는 낮은 단차 지역에서 먼저 콘택홀을 형성한 후 다른 단차 지역에서 콘택홀을 형성하고자 하는 시도는 콘택홀 내에 제거하기 어려운 감광제의 잔여물을 남긴다는 측면에서 바람직하지 못하다. 이러한 시도는 콘택 저항을 증가시키며, 이물질 발생을 촉진시켜 수율을 저하시키게 된다.
상기의 문제점을 해결하기 위하여, 본 발명의 목적은, 반도체 소자에서 단차가 다른 영역에 콘택홀을 형성할 때 딥 콘택홀이 형성될 영역을 먼저 소정 두께 만큼 1차 식각하고 쉘로우 콘택홀이 형성될 영역과 딥 콘택홀이 형성될 영역을 동시에 2차 식각하는 2단계의 식각 방법을 사용함으로써, 콘택홀 형성후 감광막의 잔여물을 남기지 않고 딥 콘택홀과 쉘로우 콘택홀을 동시에 양호하게 형성하는 데 있다.
도 1a 내지 1d는 본 발명에 따른 단차가 다른 영역에서의 콘택홀 형성 방법을 순차적으로 나타낸 단면도.
<도면의 주요 부분에 대한 부호의 설명>
100: 반도체 기판 110: 층간 절연막
120: 하드 마스크층 130: 포토레지스트층
상기 목적을 달성하기 위하여, 본 발명의 반도체 소자의 콘택홀 형성 방법은, 단차를 가진 하부 구조가 형성되어 있는 반도체 기판의 층간 절연막 상에 하드 마스크층을 형성하는 단계; 딥 콘택홀이 형성될 영역을 노출시키도록 상기 하드 마스크층 패터닝하는 단계; 상기 패터닝된 하드 마스크층을 이용하여 상기 딥 콘택홀이 형성될 영역을 소정 깊이 만큼 1차 식각하는 단계; 상기 전체 구조 상부에 포토레지스트층을 도포한 후 쉘로우 콘택홀이 형성될 영역을 노출시키도록 패터닝하는 단계; 상기 노출된 영역의 하드 마스크층을 제거한 후 상기 포토레지스트층을 제거하는 단계; 및 상기 하드 마스크층을 마스크로 사용하여 반도체 기판 및 하부 구조까지 상기 층간 절연막을 동시에 2차 식각하여 딥 콘택홀 및 쉘로우 콘택홀을 형성하는 단계를 포함하여 이루어진다.
이제 도 1a 내지 1d를 참조로 본 발명의 일 실시예를 상세히 설명한다.
먼저 도 1a를 참조하면, 단차를 가진 하부 구조가 형성되어 있는 반도체 기판(100)의 층간 절연막(110) 상에 하드 마스크층(120)을 형성한다. 여기서 "A"로 표시된 부분은 딥(deep) 콘택홀이 형성될 깊이이고 "B"로 표시된 부분은 쉘로우(shallow) 콘택홀이 형성될 깊이이다. 하드 마스크층(120)을 딥 콘택홀이 형성될 부분을 노출하도록 패터닝한다. 그 후 패터닝된 하드 마스크층(120)을 마스크로 사용하여 딥 콘택홀이 형성될 영역의 층간 절연막(110)을 딥 콘택홀의 깊이에서 쉘로우 콘택홀의 깊이 만큼을 뺀 깊이(즉, A-B)만큼 식각한다. 이때 공정 마진 확보를 위해 "A-B"의 깊이보다 약간 과식각(overetch)할 수도 있다. 하드 마스크층(120)은 그대로 둔채로 다음 단계를 진행한다.
이제 도 1b를 참조하면, 상기 하드 마스크층(120)를 포함한 전체 구조 상부에 포토레지스트층을 도포한다. 이 포토레지스트층을 노광하고 현상하여 쉘로우 콘택홀이 형성될 영역을 노출시키도록 패터닝하여 포토레지스트 패턴(130)을 형성한다.
도 1c를 참조하면, 포토레지스트 패턴을 마스크로 사용하여 하부의 노출된 하드 마스크층(120)을 식각한 후 포토레지스트 패턴을 제거한다. 그럼으로써 딥 콘택홀과 쉘로우 콘택홀을 동시에 식각할 수 있는 하드 마스크 패턴이 형성된다. 딥 콘택홀이 형성될 영역의 소정 깊이를 미리 제거하였으므로, 딥 콘택홀이 형성될 영역과 쉘로우 콘택홀이 형성될 영역의 동시에 식각할 깊이는 "B" 만큼의 동일한 깊이가 된다.
도 1d를 참조하면, 하드 마스크 패턴을 마스크로 사용하여 이용하여 층간 절연막을 식각하여 딥 콘택홀과 쉘로우 콘택홀을 형성한다. 그 후에, 하드 마스크층을 제거한다.
상기 설명한 바와 같이, 본 발명에 따르면, 반도체 소자에서 단차가 다른 영역에 콘택홀을 형성할 때 딥 콘택홀이 형성될 영역을 먼저 소정 두께 만큼 1차 식각하고 쉘로우 콘택홀이 형성될 영역과 딥 콘택홀이 형성될 영역을 동시에 2차 식각하는 2단계의 식각 방법을 사용함으로써, 콘택홀 형성후 감광막의 잔여물을 남기지 않고 딥 콘택홀과 쉘로우 콘택홀을 동시에 양호하게 형성할 수 있다.

Claims (2)

  1. 단차를 가진 하부 구조가 형성되어 있는 반도체 기판의 층간 절연막 상에 하드 마스크층을 형성하는 단계;
    딥 콘택홀이 형성될 영역을 노출시키도록 상기 하드 마스크층을 제 1 패터닝하는 단계;
    상기 패터닝된 하드 마스크층을 식각 마스크로 이용하여 상기 딥 콘택홀이 형성될 영역의 상기 층간 절연막을 소정 깊이만큼 1차 식각하는 단계;
    쉘로우 콘택홀이 형성될 영역을 노출시키도록 상기 하드 마스크층을 제 2 패터닝하여, 상기 딥 콘택홀과 상기 쉘로우 콘택홀을 동시에 식각할 수 있는 하드 마스크 패턴을 형성하는 단계; 및
    상기 하드 마스크 패턴을 식각 마스크로 이용하여 반도체 기판 및 하부 구조까지 상기 층간 절연막을 2차 식각하여 상기 딥 콘택홀 및 상기 쉘로우 콘택홀을 동시에 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법
  2. 제1항에 있어서, 상기 딥 콘택홀이 형성될 영역을 1차 식각하는 깊이는 상기 딥 콘택홀의 깊이에서 상기 쉘로우 콘택홀의 깊이 만큼을 뺀 깊이인 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
KR10-2001-0038414A 2001-06-29 2001-06-29 반도체 소자의 콘택홀 형성 방법 KR100425935B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0038414A KR100425935B1 (ko) 2001-06-29 2001-06-29 반도체 소자의 콘택홀 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0038414A KR100425935B1 (ko) 2001-06-29 2001-06-29 반도체 소자의 콘택홀 형성 방법

Publications (2)

Publication Number Publication Date
KR20030002714A KR20030002714A (ko) 2003-01-09
KR100425935B1 true KR100425935B1 (ko) 2004-04-03

Family

ID=27712413

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0038414A KR100425935B1 (ko) 2001-06-29 2001-06-29 반도체 소자의 콘택홀 형성 방법

Country Status (1)

Country Link
KR (1) KR100425935B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101132730B1 (ko) * 2006-12-14 2012-04-06 에스케이케미칼주식회사 위염 또는 위궤양 예방 및 치료에 유용한 모모르디카사포닌ｉ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0415938A (ja) * 1990-05-09 1992-01-21 Toshiba Corp コンタクトホールの形成方法
JPH0483336A (ja) * 1990-07-25 1992-03-17 Fujitsu Ltd 半導体装置の製造方法
US5444020A (en) * 1992-10-13 1995-08-22 Samsung Electronics Co., Ltd. Method for forming contact holes having different depths
KR970013032A (ko) * 1995-08-21 1997-03-29 김광호 고집적 반도체장치의 콘택트 형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0415938A (ja) * 1990-05-09 1992-01-21 Toshiba Corp コンタクトホールの形成方法
JPH0483336A (ja) * 1990-07-25 1992-03-17 Fujitsu Ltd 半導体装置の製造方法
US5444020A (en) * 1992-10-13 1995-08-22 Samsung Electronics Co., Ltd. Method for forming contact holes having different depths
KR970013032A (ko) * 1995-08-21 1997-03-29 김광호 고집적 반도체장치의 콘택트 형성방법

Also Published As

Publication number Publication date
KR20030002714A (ko) 2003-01-09

Similar Documents

Publication Publication Date Title
KR100471410B1 (ko) 반도체소자의 비트라인 콘택 형성방법
KR100425935B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100325600B1 (ko) 반도체 소자의 접촉구 형성 방법
KR100390941B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR100870332B1 (ko) 반도체 소자의 컨택트 홀 형성 방법
KR100796515B1 (ko) 반도체 소자 형성방법
KR100265340B1 (ko) 반도체소자 제조방법
KR100456421B1 (ko) 반도체 소자의 제조 방법
KR960026234A (ko) 반도체 소자의 텅스텐-플러그 형성방법
KR100419745B1 (ko) 반도체 소자의 제조 방법
KR100318269B1 (ko) 반도체 소자의 게이트 형성방법
KR20050074756A (ko) 반도체 소자의 초미세 콘택홀 형성방법
KR100284078B1 (ko) 반도체 소자의 제조방법
KR20030091452A (ko) 피팅 현상을 방지하는 패턴 형성 방법
KR100227635B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100607816B1 (ko) 반도체 소자의 이중 구조의 다마신 패턴 형성 방법
KR20050034029A (ko) 반도체소자의 금속배선 형성방법
KR20010061546A (ko) 강유전체 메모리 소자의 콘택식각 방법
KR970077208A (ko) 반도체 장치 및 그 제조 방법
KR20080060349A (ko) 반도체 소자의 미세 패턴 형성 방법
KR20030044338A (ko) 반도체 소자의 비아홀 형성방법
KR20030002054A (ko) 폴리실리콘 하드마스크를 이용한 반도체장치의 콘택형성방법
KR20030002081A (ko) 이중 습식식각을 이용한 콘택홀 형성방법
KR950004402A (ko) 콘택홀 경사식각에 의한 배선층 스텝커버리지 개선방법
KR20050067829A (ko) 반도체소자의 인덕터 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130225

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140218

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150223

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170216

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20180221

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20190218

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 17