KR20030002054A - 폴리실리콘 하드마스크를 이용한 반도체장치의 콘택형성방법 - Google Patents
폴리실리콘 하드마스크를 이용한 반도체장치의 콘택형성방법 Download PDFInfo
- Publication number
- KR20030002054A KR20030002054A KR1020010038790A KR20010038790A KR20030002054A KR 20030002054 A KR20030002054 A KR 20030002054A KR 1020010038790 A KR1020010038790 A KR 1020010038790A KR 20010038790 A KR20010038790 A KR 20010038790A KR 20030002054 A KR20030002054 A KR 20030002054A
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon
- contact
- semiconductor device
- hard mask
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 36
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 36
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 239000010410 layer Substances 0.000 claims abstract description 36
- 239000011229 interlayer Substances 0.000 claims abstract description 15
- 238000000059 patterning Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 239000002184 metal Substances 0.000 claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 238000001459 lithography Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 5
- 238000004140 cleaning Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 102000052666 B-Cell Lymphoma 3 Human genes 0.000 claims description 2
- 108700009171 B-Cell Lymphoma 3 Proteins 0.000 claims description 2
- 101150072667 Bcl3 gene Proteins 0.000 claims description 2
- 238000000206 photolithography Methods 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 하부 도전층이 형성된 반도체기판상에 층간절연막을 형성하는 단계와, 상기 층간절연막상에 폴리실리콘을 증착하는 단계, 상기 폴리실리콘층을 소정의 콘택패턴으로 패터닝하는 단계, 상기 폴리실리콘패턴을 이용하여 그 하부의 층간절연막을 식각하여 상기 하부도전층과 후에 형성될 상부 도전층을 연결시키기 위한 콘택을 형성하는 단계 및 상기 폴리실리콘패턴을 제거하는 단계를 포함하는 반도체장치의 콘택 형성방법을 제공한다. 본 발명은 리소그래피 마진이 거의 없는 초고집적 반도체소자의 콘택 형성공정에 하드마스크를 도입함으로써 콘택 패터닝공정의 마진을 향상시킬 수 있다. 또한, 포토레지스트 마진으로 인한 콘택의 상부부분의 손실을 줄여 후속 금속 플러깅 공정으로 인한 브릿지 유발 가능성을 감소시킴으로써 신뢰성 향상을 도모할 수 있다. 본 발명의 방법은 DRAM 뿐만 아니라 콘택공정을 필요로 하는 모든 소자의 제조공정에 적용할 수 있다.
Description
본 발명은 반도체장치의 콘택 형성방법에 관한 것으로, 특히 애스펙트비가 높은 70nm급 소자의 제2층 금속배선 콘택 형성을 위한 리소그래피공정시의 포토레지스트 선택비 마진을 향상시키기 위하여 폴리실리콘 하드마스크를 이용하여 금속배선간 비아콘택(via contact)을 형성하는 방법에 관한 것이다.
70nm급 반도체소자의 금속배선용 비아콘택(via contact)의 디자인 룰은 0.17㎛이고, 두께는 약 14000Å(라이너산화막 1000Å/HSQ 5000Å/SR산화막 8000Å) 정도로 애스펙트비가 8.2 정도로 증가할 예정이다. 앞으로도 비아콘택 디자인 룰은 공정 마진이 없는 방향으로 진행될 것으로 예상되며, 그중에서도 리소그래피 및 식각공정의 마진은 매우 줄어들 것으로 예상된다.
리소그래피공정의 마진을 향상시키기 위해서는 포토레지스트의 두께를 감소시키는 방향으로 연구가 진행될 것이다. 이에 따라서 콘택 식각공정의 포토레지스트 선택비가 문제가 되며, 이를 개선하기 위한 공정이 필요하게 된다.
본 발명은 상기 문제점을 해결하기 위한 것으로써, 리소그래피공정의 마진이 거의 없는 콘택 형성공정시 하드 마스크를 도입함으로써 패터닝공정의 마진을 향상시킬 수 있는 반도체소자의 제조방법을 제공하는데 목적이 있다.
도1 내지 도5는 본 발명에 의한 폴리실리콘 하드마스크를 이용한 반도체장치의 콘택 형성방법을 도시한 공정순서도.
* 도면의 주요부분에 대한 부호의 설명
1 : 하부 금속배선 2,3,4 : 층간절연막
5 : 폴리실리콘층 6 : 포토레지스트 패턴
7 : 비아콘택 패턴 8 : 비아콘택
상기 목적을 달성하기 위한 본 발명은, 하부 도전층이 형성된 반도체기판상에 층간절연막을 형성하는 단계와; 상기 층간절연막상에 폴리실리콘을 증착하는 단계; 상기 폴리실리콘층을 소정의 콘택패턴으로 패터닝하는 단계; 상기 폴리실리콘패턴을 이용하여 그 하부의 층간절연막을 식각하여 상기 하부도전층과 후에 형성될상부 도전층을 연결시키기 위한 콘택을 형성하는 단계; 및 상기 폴리실리콘패턴을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도1 내지 도5에 본 발명의 일실시예에 의한 반도체장치의 금속배선간 비아콘택 형성방법을 공정순서에 따라 도시하였다. 이를 참조하여 본 발명을 설명하면 다음과 같다.
먼저, 도1을 참조하면, 소정의 하부구조가 형성된 반도체기판(도시하지 않음)상에 제1층 금속배선(1)을 형성하고, 그 상부에 라이너 산화막(2)과 제1층간절연막(3) 및 제2층간절연막(4)을 차례로 형성한 후, 이위에 식각공정시 하드마스크로 사용할 폴리실리콘(5)을 증착한다. 이때, 폴리실리콘은 500-2000Å 두께로 증착하는 것이 바람직하다.
이어서 도2에 나타낸 바와 같이 상기 제1층 금속배선(1)과 후에 형성할 제2층 금속배선을 연결할 비아콘택을 형성하기 위한 리소그래피공정을 실시하여 포토레지스트(6)로 비아콘택 패턴(6)을 형성한다.
다음에 도3에 나타낸 바와 같이 상기 비아콘택 패턴(6)에 따라 상기 폴리실리콘층(5)을 패터닝하여 폴리실리콘층(5)에 비아콘택 패턴(7)을 전사시킨다. 이때, 폴리실리콘층(5)은 Cl2, BCL3, SF6등을 이용하여 패터닝한다.
이어서 도4에 나타낸 바와 같이 상기 포토레지스트패턴을 제거한 후, 폴리실리콘패턴을 하드마스크로 이용하여 그 하부의 층간절연막들(2,3,4)을 식각하여 상기 제1층 금속배선(1)을 노출시킨다. 이때, 상기 포토레지스트패턴을 제거하지 않은 채 층간절연막들을 식각할 수도 있다. 상기 층간절연막은 퍼플루로카본(perfluorocarbon)을 이용하여 식각할 수 있다.
다음에 도5에 나타낸 바와 같이 CF4, NF3, SF6등을 이용하여 상기 폴리실리콘층을 제거함으로써 금속배선층간 비아콘택(8)을 완성한다. 상기 폴리실리콘층을 제거한 후에 ACT936, EKC640, ST-200계열로 습식세정을 실시한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명은 리소그래피 마진이 거의 없는 초고집적 반도체소자의 콘택 형성공정에 하드마스크를 도입함으로써 콘택 패터닝공정의 마진을 향상시킬 수 있다. 또한, 포토레지스트 마진으로 인한 콘택의 상부부분의 손실을 줄여 후속 금속 플러깅 공정으로 인한 브릿지 유발 가능성을 감소시킴으로써 신뢰성 향상을 도모할 수 있다. 본 발명의 방법은 DRAM 뿐만 아니라 콘택공정을 필요로 하는 모든 소자의 제조공정에 적용할 수 있다.
Claims (8)
- 하부 도전층이 형성된 반도체기판상에 층간절연막을 형성하는 단계와;상기 층간절연막상에 폴리실리콘을 증착하는 단계;상기 폴리실리콘층을 소정의 콘택패턴으로 패터닝하는 단계;상기 폴리실리콘패턴을 이용하여 그 하부의 층간절연막을 식각하여 상기 하부도전층과 후에 형성될 상부 도전층을 연결시키기 위한 콘택을 형성하는 단계; 및상기 폴리실리콘패턴을 제거하는 단계;를 포함하여 이루어지는 폴리실리콘 하드마스크를 이용한 반도체장치의 콘택 형성방법.
- 제1항에 있어서,상기 하부도전층과 상부도전층은 각각 반도체장치의 하부 금속배선과 상부 금속배선인 것을 특징으로 하는 폴리실리콘 하드마스크를 이용한 반도체장치의 콘택 형성방법.
- 제1항에 있어서,상기 폴리실리콘을 500-2000Å 두께로 증착하는 것을 특징으로 하는 폴리실리콘 하드마스크를 이용한 반도체장치의 콘택 형성방법.
- 제1항에 있어서,상기 폴리실리콘층을 소정의 콘택패턴으로 패터닝하는 단계는 상기 폴리실리콘층상에 포토레지스트를 도포하고 리소그래피공정에 의해 이 포토레지스트를 상기 콘택패턴으로 패터닝한 후, 이 포토레지스트패턴을 이용하여 상기 폴리실리콘층을 패터닝하는 공정으로 이루어지는 것을 특징으로 하는 폴리실리콘 하드마스크를 이용한 반도체장치의 콘택 형성방법.
- 제1항에 있어서,상기 콘택은 반도체장치의 하부 금속배선과 상부 금속배선을 연결하는 비아콘택임을 특징으로 하는 폴리실리콘 하드마스크를 이용한 반도체장치의 콘택 형성방법.
- 제1항에 있어서,상기 폴리실리콘층은 Cl2, BCL3, SF6 중의 어느 하나를 이용하여 패터닝하는 것을 특징으로 하는 폴리실리콘 하드마스크를 이용한 반도체장치의 콘택 형성방법.
- 제1항에 있어서,상기 폴리실리콘층은 CF4, NF3, SF6 중의 어느 하나를 이용하여 제거하는 것을 특징으로 하는 폴리실리콘 하드마스크를 이용한 반도체장치의 콘택 형성방법.
- 제1항에 있어서,상기 폴리실리콘층을 제거하는 단계후에 습식세정을 실시하는 단계가 더 포함되는 것을 특징으로 하는 폴리실리콘 하드마스크를 이용한 반도체장치의 콘택 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010038790A KR20030002054A (ko) | 2001-06-30 | 2001-06-30 | 폴리실리콘 하드마스크를 이용한 반도체장치의 콘택형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010038790A KR20030002054A (ko) | 2001-06-30 | 2001-06-30 | 폴리실리콘 하드마스크를 이용한 반도체장치의 콘택형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030002054A true KR20030002054A (ko) | 2003-01-08 |
Family
ID=27712697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010038790A KR20030002054A (ko) | 2001-06-30 | 2001-06-30 | 폴리실리콘 하드마스크를 이용한 반도체장치의 콘택형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030002054A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100687878B1 (ko) * | 2005-06-29 | 2007-02-27 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 형성 방법 |
-
2001
- 2001-06-30 KR KR1020010038790A patent/KR20030002054A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100687878B1 (ko) * | 2005-06-29 | 2007-02-27 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6589880B2 (en) | Fine pattern formation method and semiconductor device or liquid crystal device manufacturing method employing this method | |
| KR100333382B1 (ko) | 반도체 장치의 다층금속배선 형성방법 | |
| US20030119329A1 (en) | Method for fabricating semiconductor device capable of improving process margin of self align contact | |
| KR20030002054A (ko) | 폴리실리콘 하드마스크를 이용한 반도체장치의 콘택형성방법 | |
| KR100367695B1 (ko) | 반도체소자의비아콘택형성방법 | |
| KR100333726B1 (ko) | 반도체소자제조방법 | |
| JPH1079426A (ja) | 層間コンタクトの形成方法及びその構造 | |
| KR100208450B1 (ko) | 반도체 소자의 다중 금속층 형성 방법 | |
| KR0174984B1 (ko) | 반도체장치의 콘택 형성방법 | |
| KR0124638B1 (ko) | 반도체장치의 다층배선 형성방법 | |
| KR100425935B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR100439771B1 (ko) | 반도체 소자의 하드마스크 손실 방지 방법 | |
| KR100440081B1 (ko) | 반도체소자의 도전배선 형성방법 | |
| KR19990060819A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100434710B1 (ko) | 반도체 소자의 비아홀 형성방법 | |
| KR100365745B1 (ko) | 반도체장치의콘택홀형성방법 | |
| KR100439027B1 (ko) | 셀프 얼라인 콘택형성방법 | |
| KR100365746B1 (ko) | 콘택저항개선을위한반도체소자제조방법 | |
| KR19990003924A (ko) | 콘택홀 형성을 위한 반도체 장치 제조 방법 | |
| KR19990081061A (ko) | 반도체장치의 미세 콘택홀 형성방법 | |
| KR19990055168A (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| JPH0481323B2 (ko) | ||
| KR20030061100A (ko) | 층간절연막 패턴 형성 방법 | |
| KR20010004275A (ko) | 반도체 소자의 제조 방법 | |
| KR20040001967A (ko) | 반도체 소자의 금속배선 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |