KR19990055168A - 반도체 소자의 콘택홀 형성 방법 - Google Patents

반도체 소자의 콘택홀 형성 방법 Download PDF

Info

Publication number
KR19990055168A
KR19990055168A KR1019970075080A KR19970075080A KR19990055168A KR 19990055168 A KR19990055168 A KR 19990055168A KR 1019970075080 A KR1019970075080 A KR 1019970075080A KR 19970075080 A KR19970075080 A KR 19970075080A KR 19990055168 A KR19990055168 A KR 19990055168A
Authority
KR
South Korea
Prior art keywords
contact hole
forming
film
semiconductor device
size
Prior art date
Application number
KR1019970075080A
Other languages
English (en)
Inventor
마상훈
김천수
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970075080A priority Critical patent/KR19990055168A/ko
Publication of KR19990055168A publication Critical patent/KR19990055168A/ko

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 소자의 전기적 연결을 위한 반도체 소자의 콘택홀 형성 방법에 관한것으로써, 콘택홀 형성을 위한 식각제와 식각되는 층간절연막의 화학반응으로 형성되는 폴리머 및 자연산화막의 형성을 억제하게 위하여, 두 번의 리소그라피 공정을 진행하는데, 제1리소그라피 공정으로는 제1BPSG막을 형성한후 제1BPSG막을 식각하여 제1크기의 오픈영역을 형성하고, 제2리소그라피 공정으로는, 전술한 제1BPSG막 상부로 질화막과 제2BPSG막을 형성하여 제1크기보다 작은 오픈영역을 형성함으로써, 최종 콘택홀 측벽이 질화막이 되도록 형성하여, 결과적으로는 폴리머 및 자연산화막의 형성을 억제할 수 있어 소자의 수율을 향상시킨다.

Description

반도체 소자의 콘택홀 형성 방법
본 발명은 반도체 소자의 제조 방법에 관한것으로, 특히 소자의 전기적 연결을 위한 반도체 소자의 콘택홀 형성 방법에 관한것이다.
잘 알려진 바와 같이, 소자가 고집적화되어 감에 따라 적층형 구조의 소자 형성 방법이 성행하고 있으며, 각각의 적층된 소자들의 절연을 위하여 층간절연막을 형성하고 있다. 그리고, 이러한 각각의 절연된 소자들의 전기적 연결은 층간절연막을 선택적 식각하여 형성되는 콘택홀을 통하여 그 하부의 전도막과 콘택 되도록 함으로써 각 적층된 소자들의 전기적 연결을 이룬다.
도1은 종래의 콘택홀 형성 방법으로 형성된 콘택홀 단면도로서, 실리콘 기판(11)상부에 층간절연막으로 BPSG(Borophsophor silicate glass)막(12)을 형성한 다음, 콘택홀 형성용 식각마스크를 사용하여 식각공정을 진행하는데, 일반적으로 콘택홀에 매립되는 물질의 단차피복성을 향상시키기 위하여 입구가 넓은 와인글래스형의 콘택홀을 형성한다. 이러한 와인글래스형 콘택홀은 먼저, 식각마스크를 사용한 습식식각 공정을 진행한 후, 같은 식각마스크를 사용하여 건식식각을 진행하여 형성한다.
전술한 바와 같이 이루어지는 콘택홀은 콘택홀용 마스크 형성 공정, 습식식각 및 건식식각 공정을 실시하여 이루어진다. 그러나 이러한 식각공정 진행시 CF4등의 식각제 및 식각되는 층간절연막 O2성분의 화학반응에 의하여 폴리머(A)가 잔류되고, 또한 02플라즈마를 이용한 포토레지스트 패턴의 제거시 콘택홀 측면으로 생성되는 자연산화막(A)의 형성은 피할 수 없는 문제점으로 대두되고 있다. 이러한 폴리머 및 자연산화막(A)을 제거하기 위하여 식각공정 진행후 클리닝 공정을 진행하는데, 이러한 클리닝 공정은 100:1로 희석된 HF의 BOE(Buffered Oxide Etch)를 적용하여 실시한다.
그러나, 이러한 클리닝 공정으로도 폴리머 및 자연산화막(A)의 제거가 완벽하게 이루어지지 않고, 콘택홀 크기가 미세할 경우는 콘택홀 측벽 및 콘택 접촉 부위까지 클리닝이 되지 않는다. 따라서, 콘택 저항 증가 및 소자의 신뢰도 저하를 유발하므로, 소자가 소규모화 됨에 따라 이러한 문제점 해결을 위한 반도체 소자의 콘택홀 형성 방법의 개발이 필요하게 되었다.
전술한 바와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 반도체 소자의 콘택홀 형성시, 콘택홀 형성을 위한 식각공정에 사용되는 식각제와 식각되는 층간절연막의 화학반응으로 형성되는 폴리머의 형성을 억제할 수 있는 반도체 소자의 콘택홀 형성 방법을 제공함을 그 목적으로 한다.
또한 본 발명의 다른 목적은, O2를 이용한 포토레지스트의 제거 공정시 형성되는 콘택홀 측벽의 자연산화막의 형성을 억제할 수 있는 반도체 소자의 콘택홀 형성 방법을 제공하는데 있다.
도1은 종래의 콘택홀 형성 방법으로 형성된 콘택홀 단면도.
도2a 내지 도2c는 본 발명의 일실시예에 따른 콘택홀 형성 방법을 나타내는 공정 단면도.
* 도면의 주요 부분에 대한 간단한 설명
21 : 실리콘 기판
22 : 제1BPSG막
23 : 질화막
24 : 제2BPSG막
상기와 같은 목적을 달성하기 위하여 본 발명의 반도체 소자의 콘택홀 형성 방법은, 전도층 상의 제1절연막을 선택 식각하는 것에 의하여 제1크기로 상기 기판의 제1오픈영역을 형성하는 제1단계; 상기 제1단계가 완료된 결과물 상부에 질화막 및 제2절연막을 차례로 형성하는 제2단계; 상기 제2절연막 상부에 상기 제1크기보다 작은 제2크기의 제2오픈영역을 갖는 식각마스크 패턴을 형성하되, 상기 제2오픈영역은 상기 제1오픈영역과 오버랩 되도록 형성하는 제3단계; 상기 식각마스크 패턴을 사용하여 상기 제2절연막을 습식식각하는 제4단계; 및 상기 식각마스크 패턴을 사용하여 건식 식각하여 상기 제1오픈영역을 노출시키는 제5단계를 포함하여 이루어진다.
그리고, 본 발명의 반도체 소자의 콘택홀 형성 방법은, 전도층 상의 제1절연막을 선택 식각하는 것에 의하여 제1크기로 상기 기판의 제1오픈영역을 형성하는 제1단계; 상기 제1단계가 완료된 결과물 상부에 질화막 및 제2절연막을 차례로 형성하는 제2단계; 상기 제2절연막 상부에 상기 제1크기보다 작은 제2크기의 제2오픈영역을 갖는 식각마스크 패턴을 형성하되, 상기 제2오픈영역은 상기 제1오픈영역과 오버랩 되도록 형성하는 제3단계; 상기 식각마스크 패턴을 사용한 건식식각 공정으로 상기 제1오픈영역을 노출시키는 제4단계를 포함하여 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도2a 내지 도2c는 본 발명의 일실시예에 따른 콘택홀 형성 방법을 나타내는 공정 단면도이다.
먼저, 도2a에 도시된 바와 같이, 실리콘 기판(21)상부에 3000Å 내지 4000Å의 두께를 갖는 제1BPSG막(22)을 형성한후, 제1BPSG막(22)의 선택 식각공정을 실시하여 실리콘 기판(21)을 제1크기로 노출시키는 실리콘 기판의 제1 오픈영역을 정의한다. 여기서, 제1오픈영역은 원하는 콘택홀의 크기보다 커야 한다.
다음으로, 도2b에 도시된 바와 같이, 전체 구조 상부에 전술한 공정으로 정의되는 실리콘 기판의 제1 오픈영역에 콘택 되도록 질화막(23)을 3000Å 내지 4000Å의 두께로 형성한다.
다음으로, 도2c에 도시된 바와 같이, 질화막(23) 상부에 3000Å 내지 4000Å두께의 제2BPSG막(24)을 형성한후, 그 상부에 콘택홀 형성을 위한 식각마스크 패턴(도시되지 않음)을 형성한다. 여기서 형성되는 식각마스크 패턴은 상기 제1크기보다 작은 제2크기의 오픈된 영역을 갖는 것을 특징으로 하며, 이러한 오픈된 영역은 제1BPSG막(22)의 선택 식각으로 오픈되는 실리콘 기판(21)의 제1 오픈영역과 오버랩 되도록 형성함에 유의해야 한다. 그리고, 본 발명에서의 식각마스크는 일반적으로 사용하는 포토레지스트를 사용한다.
이러한 식각마스크 패턴을 사용한 식각공정을 실시하여 콘택홀을 형성하는데, 우선, 노출된 제2BPSG막(24)을 습식식각하여 등방성 프로파일을 얻도록 하며, 제2BPSG막(24)의 습식 식각은 일부 두께만 식각 할수도 있고, 3000Å 내지 4000Å의 두께를 모두 식각할 수도 있다. 이어서, 식각마스크 패턴을 사용한 건식식각 공정을 실시하여, 실리콘 기판(21)의 제1오픈영역을 재 노출시키는 콘택홀을 형성함으로써 실리콘 기판(21)의 제2오픈영역을 정의한다. 계속해서 식각마스크 패턴을 제거한다.
전술한 공정으로 형성되는 콘택홀의 측면은 질화막(23)으로 이루어짐으로써 폴리머의 형성을 방지하며, 후속 공정으로 진행되는 식각마스크의 제거시 자연산화막의 형성을 방지할 수 있다.
본 발명은 와인글래스형의 콘택홀 형성방법을 예로하여 설명하였으나 이러한 콘택홀 형성 방법은 비등방성 프로파일을 갖는 콘택홀 형성 방법에도 적용될수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은, 반도체 소자의 콘택홀 형성시, 두 번의 리소그라피 공정을 진행하는데, 제1리소그라피 공정으로는 제1BPSG막을 형성한후 제1BPSG막을 식각하여 제1크기의 오픈영역을 형성하고, 제2리소그라피 공정으로는, 전술한 제1BPSG막 상부로 질화막과 제2BPSG막을 형성하여 제1크기보다 작은 오픈영역을 형성함으로써, 최종 콘택홀 측벽이 질화막이 되도록 형성하여, 폴리머 및 자연산화막의 형성을 억제할 수 있어 소자의 수율을 향상시킨다.

Claims (6)

  1. 전도층 상의 제1절연막을 선택 식각하는 것에 의하여 제1크기로 상기 기판의 제1오픈영역을 형성하는 제1단계;
    상기 제1단계가 완료된 결과물 상부에 질화막 및 제2절연막을 차례로 형성하는 제2단계;
    상기 제2절연막 상부에 상기 제1크기보다 작은 제2크기의 제2오픈영역을 갖는 식각마스크 패턴을 형성하되, 상기 제2오픈영역은 상기 제1오픈영역과 오버랩 되도록 형성하는 제3단계;
    상기 식각마스크 패턴을 사용하여 상기 제2절연막을 습식식각하는 제4단계; 및
    상기 식각마스크 패턴을 사용하여 건식 식각하여 상기 제1오픈영역을 노출시키는 제5단계
    를 포함하여 이루어지는 반도체 소자의 콘택홀 형성 방법.
  2. 제1항에 있어서,
    상기 제1 및 제2절연막, 상기 질화막이 3000Å 내지 4000Å의 두께인 반도체 소자의 콘택홀 형성 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 및 제2절연막이 BPSG막인 반도체 소자의 콘택홀 형성 방법.
  4. 전도층 상의 제1절연막을 선택 식각하는 것에 의하여 제1크기로 상기 기판의 제1오픈영역을 형성하는 제1단계;
    상기 제1단계가 완료된 결과물 상부에 질화막 및 제2절연막을 차례로 형성하는 제2단계;
    상기 제2절연막 상부에 상기 제1크기보다 작은 제2크기의 제2오픈영역을 갖는 식각마스크 패턴을 형성하되, 상기 제2오픈영역은 상기 제1오픈영역과 오버랩 되도록 형성하는 제3단계; 및
    상기 식각마스크 패턴을 사용한 건식식각 공정으로 상기 제1오픈영역을 노출시키는 제4단계
    를 포함하여 이루어지는 반도체 소자의 콘택홀 형성 방법.
  5. 제4항에 있어서,
    상기 제1 및 제2절연막, 상기 질화막이 3000Å 내지 4000Å의 두께인 반도체 소자의 콘택홀 형성 방법.
  6. 제4항 또는 제5항에 있어서,
    상기 제1 및 제2절연막이 BPSG막인 반도체 소자의 콘택홀 형성 방법.
KR1019970075080A 1997-12-27 1997-12-27 반도체 소자의 콘택홀 형성 방법 KR19990055168A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970075080A KR19990055168A (ko) 1997-12-27 1997-12-27 반도체 소자의 콘택홀 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970075080A KR19990055168A (ko) 1997-12-27 1997-12-27 반도체 소자의 콘택홀 형성 방법

Publications (1)

Publication Number Publication Date
KR19990055168A true KR19990055168A (ko) 1999-07-15

Family

ID=66171466

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970075080A KR19990055168A (ko) 1997-12-27 1997-12-27 반도체 소자의 콘택홀 형성 방법

Country Status (1)

Country Link
KR (1) KR19990055168A (ko)

Similar Documents

Publication Publication Date Title
KR100459724B1 (ko) 저온 원자층증착에 의한 질화막을 식각저지층으로이용하는 반도체 소자 및 그 제조방법
JPH01290236A (ja) 幅の広いトレンチを平坦化する方法
KR100367695B1 (ko) 반도체소자의비아콘택형성방법
KR19990055168A (ko) 반도체 소자의 콘택홀 형성 방법
KR100587036B1 (ko) 반도체소자의 컨택 형성방법
KR100208450B1 (ko) 반도체 소자의 다중 금속층 형성 방법
KR0140733B1 (ko) 반도체소자의 미세콘택 형성방법
US6284645B1 (en) Controlling improvement of critical dimension of dual damasceue process using spin-on-glass process
KR100338115B1 (ko) 반도체소자의금속층형성방법
KR20000015122A (ko) 반도체 소자의 바이어 컨택 형성 방법
KR100338605B1 (ko) 반도체디바이스의콘택홀형성방법
KR100532981B1 (ko) 반도체소자 식각방법
KR100529379B1 (ko) 반도체 캐패시터의 제조 방법
KR0168358B1 (ko) 반도체 장치의 미세 접촉창 형성 방법
KR100265828B1 (ko) 반도체소자 제조방법
KR100209279B1 (ko) 반도체 소자의 콘택홀 형성방법
KR19980054485A (ko) 반도체 장치의 금속배선 형성방법
JPH0481323B2 (ko)
KR20030002054A (ko) 폴리실리콘 하드마스크를 이용한 반도체장치의 콘택형성방법
KR20050069575A (ko) 반도체 소자의 게이트 전극 형성방법
KR20030044338A (ko) 반도체 소자의 비아홀 형성방법
KR20030002714A (ko) 반도체 소자의 콘택홀 형성 방법
KR20010064074A (ko) 반도체 소자의 자기정렬 콘택홀 형성방법
KR20050064251A (ko) 반도체 소자의 타원형 스토리지노드 콘택 형성방법
KR20050010272A (ko) 반도체소자의 샐리사이드 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination