JPH1079426A - 層間コンタクトの形成方法及びその構造 - Google Patents
層間コンタクトの形成方法及びその構造Info
- Publication number
- JPH1079426A JPH1079426A JP9153379A JP15337997A JPH1079426A JP H1079426 A JPH1079426 A JP H1079426A JP 9153379 A JP9153379 A JP 9153379A JP 15337997 A JP15337997 A JP 15337997A JP H1079426 A JPH1079426 A JP H1079426A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- contact hole
- forming
- contact
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 導電層にコンタクト用のマージン部分を設け
ずにすみ、レイアウト面積を縮小させられて更なる高集
積化に対応可能な層間コンタクトの形成方法を提供す
る。 【解決手段】 下部導電層５０１の形成後にエッチ防止
膜５０２を設けてからその上に絶縁層５０３を形成し、
該絶縁層５０３をエッチしてコンタクトホール５０５を
形成した後に該コンタクトホール５０５内のエッチ防止
膜５０２を除去し、そしてこのコンタクトホール５０５
により下部導電層５０１へ接続する上部導電層５０６を
形成する。
ずにすみ、レイアウト面積を縮小させられて更なる高集
積化に対応可能な層間コンタクトの形成方法を提供す
る。 【解決手段】 下部導電層５０１の形成後にエッチ防止
膜５０２を設けてからその上に絶縁層５０３を形成し、
該絶縁層５０３をエッチしてコンタクトホール５０５を
形成した後に該コンタクトホール５０５内のエッチ防止
膜５０２を除去し、そしてこのコンタクトホール５０５
により下部導電層５０１へ接続する上部導電層５０６を
形成する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製法及
び構造に関し、特に、２つの導電層を接続する層間コン
タクトの形成方法及び構造に関する。
び構造に関し、特に、２つの導電層を接続する層間コン
タクトの形成方法及び構造に関する。
【０００２】
【従来の技術】半導体装置では、集積度が高くなるにつ
れて単位素子が小さくなるので、これに合わせて素子間
をつなぐ金属やポリシリコンの配線の間隔及び線幅も狭
くなり、また配線など導電層の多層化も進むことにな
る。そこで、導電層間のコンタクト手法が重要になって
くる。
れて単位素子が小さくなるので、これに合わせて素子間
をつなぐ金属やポリシリコンの配線の間隔及び線幅も狭
くなり、また配線など導電層の多層化も進むことにな
る。そこで、導電層間のコンタクト手法が重要になって
くる。
【０００３】図１Ａ，Ｂに、異なる層の導電層を接続す
る層間コンタクトの形成方法について工程順に示してあ
る。まず、下部導電層１０１の上に絶縁層１０２が形成
され、そして絶縁層１０２の上に、コンタクトホール形
成部分に開口パターンをもつフォトリソ用の感光マスク
１０３が形成される。次いで、異方性エッチをかけるこ
とで下部導電層１０１を露出させるコンタクトホール１
０４が形成され、これに上部導電層１０５を形成してパ
ターニングすれば、コンタクトホール１０４を介し下部
導電層１０１に接続する上部導電層１０５が形成され
る。
る層間コンタクトの形成方法について工程順に示してあ
る。まず、下部導電層１０１の上に絶縁層１０２が形成
され、そして絶縁層１０２の上に、コンタクトホール形
成部分に開口パターンをもつフォトリソ用の感光マスク
１０３が形成される。次いで、異方性エッチをかけるこ
とで下部導電層１０１を露出させるコンタクトホール１
０４が形成され、これに上部導電層１０５を形成してパ
ターニングすれば、コンタクトホール１０４を介し下部
導電層１０１に接続する上部導電層１０５が形成され
る。
【０００４】
【発明が解決しようとする課題】従来の層間コンタクト
形成方法では、コンタクトホール１０４を形成するとき
にアライメントミスが発生して下部導電層１０１の幅を
少しでも外れると、オーバーエッチ(over-etch) による
他の層との短絡など不良原因となるので、これを考慮し
なければならない。従って、図１Ｂ中に示すように、下
部導電層１０１の線幅をコンタクトホール１０４のホー
ル径よりも大きくしたマージンＢを予め設計してある。
形成方法では、コンタクトホール１０４を形成するとき
にアライメントミスが発生して下部導電層１０１の幅を
少しでも外れると、オーバーエッチ(over-etch) による
他の層との短絡など不良原因となるので、これを考慮し
なければならない。従って、図１Ｂ中に示すように、下
部導電層１０１の線幅をコンタクトホール１０４のホー
ル径よりも大きくしたマージンＢを予め設計してある。
【０００５】図２に示すように、線間隔Ｃ及び配線ピッ
チＤが十分にあり下部導電層１０１の線幅が広い設計の
うちは、ホール径Ａに対しマージンＢをとっても特に問
題はなかった。一方、図３に示すように、集積化が進ん
で下部導電層１０１の線幅Ｅが狭くなってくると、コン
タクトホール１０４の部分にマージンＧは必ず必要であ
るために、この部分はマージンＧの大きさほど線幅Ｅよ
りも広くせざるを得ない。従って配線ピッチＨは、その
コンタクト部分の間隔Ｆのために図２の場合に比べてさ
ほど小さくすることはできない。
チＤが十分にあり下部導電層１０１の線幅が広い設計の
うちは、ホール径Ａに対しマージンＢをとっても特に問
題はなかった。一方、図３に示すように、集積化が進ん
で下部導電層１０１の線幅Ｅが狭くなってくると、コン
タクトホール１０４の部分にマージンＧは必ず必要であ
るために、この部分はマージンＧの大きさほど線幅Ｅよ
りも広くせざるを得ない。従って配線ピッチＨは、その
コンタクト部分の間隔Ｆのために図２の場合に比べてさ
ほど小さくすることはできない。
【０００６】そこで図４に示すように、コンタクトホー
ル１０４の形成位置をずらすようにした構造も提案され
ているが、マージンＩのための広さは確保しなければな
らないので、これにも限界が見えはじめている。
ル１０４の形成位置をずらすようにした構造も提案され
ているが、マージンＩのための広さは確保しなければな
らないので、これにも限界が見えはじめている。
【０００７】以上のような従来技術に着目して本発明の
目的は、導電層にコンタクト用のマージン部分を設けず
にすみ、レイアウト面積を縮小させられて更なる高集積
化に対応可能な層間コンタクトの形成方法及びコンタク
ト構造を提供するものである。
目的は、導電層にコンタクト用のマージン部分を設けず
にすみ、レイアウト面積を縮小させられて更なる高集積
化に対応可能な層間コンタクトの形成方法及びコンタク
ト構造を提供するものである。
【０００８】
【課題を解決するための手段】この目的のために本発明
では、半導体装置における層間コンタクトの形成方法に
おいて、下部導電層の形成後にエッチ防止膜を設けてか
らその上に絶縁層を形成し、該絶縁層をエッチしてコン
タクトホールを形成した後に該コンタクトホール内の前
記エッチ防止膜を除去し、そしてこのコンタクトホール
により前記下部導電層へ接続する上部導電層を形成する
ことを特徴とする。
では、半導体装置における層間コンタクトの形成方法に
おいて、下部導電層の形成後にエッチ防止膜を設けてか
らその上に絶縁層を形成し、該絶縁層をエッチしてコン
タクトホールを形成した後に該コンタクトホール内の前
記エッチ防止膜を除去し、そしてこのコンタクトホール
により前記下部導電層へ接続する上部導電層を形成する
ことを特徴とする。
【０００９】エッチ防止膜は、絶縁層とはエッチ選択比
の異なるものとし、絶縁層が酸化膜あるいはシリコン系
絶縁膜からなるものであれば、窒化膜かポリシリコンに
よるものとすることができる。コンタクトホールのホー
ル径は、下部導電層の線幅に等しいか、或いは下部導電
層の線幅よりも大きくすることができる。
の異なるものとし、絶縁層が酸化膜あるいはシリコン系
絶縁膜からなるものであれば、窒化膜かポリシリコンに
よるものとすることができる。コンタクトホールのホー
ル径は、下部導電層の線幅に等しいか、或いは下部導電
層の線幅よりも大きくすることができる。
【００１０】即ち本発明によれば、下部導電層と、コン
タクトホール内を除いて形成されたエッチ防止膜と、該
エッチ防止膜上に形成され前記コンタクトホールを備え
た絶縁層と、該絶縁層上に形成され前記コンタクトホー
ルにより前記下部導電層へ接続する上部導電層と、をも
つ半導体装置の層間コンタクト構造が提供される。
タクトホール内を除いて形成されたエッチ防止膜と、該
エッチ防止膜上に形成され前記コンタクトホールを備え
た絶縁層と、該絶縁層上に形成され前記コンタクトホー
ルにより前記下部導電層へ接続する上部導電層と、をも
つ半導体装置の層間コンタクト構造が提供される。
【００１１】
【発明の実施の形態】以下、本発明の実施形態につき添
付図面を参照して説明する。
付図面を参照して説明する。
【００１２】図５Ａ〜Ｄに、層間コンタクトの形成工程
について順を追って要部断面図により示してある。本例
の層間コンタクトは、半導体基板上に製造される素子間
の配線などにはばひろく適用可能である。
について順を追って要部断面図により示してある。本例
の層間コンタクトは、半導体基板上に製造される素子間
の配線などにはばひろく適用可能である。
【００１３】まず図５Ａでは、フォトリソグラフィによ
るパターニングで下部導電層５０１を形成した後、エッ
チ防止膜５０２を全面的に形成する。次いでその上に絶
縁層５０３を形成し、そして感光マスク５０４を被せて
コンタクトホール部位だけを露出させる。このときのコ
ンタクトホール部位の開口パターンは、下部導電層５０
１の線幅よりも大きいものとしてある。
るパターニングで下部導電層５０１を形成した後、エッ
チ防止膜５０２を全面的に形成する。次いでその上に絶
縁層５０３を形成し、そして感光マスク５０４を被せて
コンタクトホール部位だけを露出させる。このときのコ
ンタクトホール部位の開口パターンは、下部導電層５０
１の線幅よりも大きいものとしてある。
【００１４】続けて図５Ｂでは、異方性エッチにより絶
縁層５０３をエッチしてコンタクトホール５０５を形成
する。これにより、下部導電層５０１の線幅よりもホー
ル径の大きいコンタクトホール５０５が形成される。そ
の際、エッチ防止膜５０２があるので、オーバーエッチ
は防止される。
縁層５０３をエッチしてコンタクトホール５０５を形成
する。これにより、下部導電層５０１の線幅よりもホー
ル径の大きいコンタクトホール５０５が形成される。そ
の際、エッチ防止膜５０２があるので、オーバーエッチ
は防止される。
【００１５】更に図５Ｃへ進むと、開けられたコンタク
トホール５０５内に臨んでいるエッチ防止膜５０２だけ
を除去し、そして図５Ｄの工程で、コンタクトホール５
０５を通じて下部導電層５０１へ接続する上部導電層５
０６を、絶縁層５０３上に形成する。
トホール５０５内に臨んでいるエッチ防止膜５０２だけ
を除去し、そして図５Ｄの工程で、コンタクトホール５
０５を通じて下部導電層５０１へ接続する上部導電層５
０６を、絶縁層５０３上に形成する。
【００１６】この工程において、エッチ防止膜５０２
は、絶縁層５０３との選択エッチが容易である必要があ
る。例えば、絶縁層５０３がＳｉＯ2 によるものであれ
ば、エッチ防止膜５０２は、Ｓｉ3 Ｎ4 又は多結晶（ポ
リ）シリコンを使用する。絶縁層５０３が酸化膜以外の
材質である場合は、エッチ防止膜５０２もそれとは異な
るエッチ選択比の材質のものを使用すればよい。
は、絶縁層５０３との選択エッチが容易である必要があ
る。例えば、絶縁層５０３がＳｉＯ2 によるものであれ
ば、エッチ防止膜５０２は、Ｓｉ3 Ｎ4 又は多結晶（ポ
リ）シリコンを使用する。絶縁層５０３が酸化膜以外の
材質である場合は、エッチ防止膜５０２もそれとは異な
るエッチ選択比の材質のものを使用すればよい。
【００１７】図５の工程による層間コンタクト構造で
は、下部導電層５０１に、コンタクトホール５０５に対
するマージンを必要としない。即ち、絶縁層５０３にコ
ンタクトホール５０５を開けるエッチ時にはエッチ防止
膜５０２が存在するので、コンタクトホール５０５の形
成位置にずれがあったとしてもオーバーエッチが起こる
心配はない。従って、図６に示すように、下部導電層５
０１は一定の線幅Ｍで形成すればよい。この例では、多
少のアライメントズレがあっても十分なコンタクトをと
れるように、コンタクトホール５０５のホール径Ｌを線
幅Ｍよりも大きくしてあるので、配線間隔Ｊ及び配線ピ
ッチＫはそのホール径Ｌを考慮して決めればすむ。そし
て図示のように、コンタクトホール５０５の位置を配線
ごとにずらしておけば、マージンがない分、従来よりも
間隔Ｊをつめて配線ピッチＫを縮めることが可能で、更
なる高集積化が可能である。
は、下部導電層５０１に、コンタクトホール５０５に対
するマージンを必要としない。即ち、絶縁層５０３にコ
ンタクトホール５０５を開けるエッチ時にはエッチ防止
膜５０２が存在するので、コンタクトホール５０５の形
成位置にずれがあったとしてもオーバーエッチが起こる
心配はない。従って、図６に示すように、下部導電層５
０１は一定の線幅Ｍで形成すればよい。この例では、多
少のアライメントズレがあっても十分なコンタクトをと
れるように、コンタクトホール５０５のホール径Ｌを線
幅Ｍよりも大きくしてあるので、配線間隔Ｊ及び配線ピ
ッチＫはそのホール径Ｌを考慮して決めればすむ。そし
て図示のように、コンタクトホール５０５の位置を配線
ごとにずらしておけば、マージンがない分、従来よりも
間隔Ｊをつめて配線ピッチＫを縮めることが可能で、更
なる高集積化が可能である。
【００１８】図７Ａ〜Ｄは、別の工程例を示した断面図
で、この場合のレイアウトを図８に示してある。この例
では、コンタクトホール７０１のホール径Ｌを下部導電
層５０１の線幅Ｍに一致するものとし、上部導電層７０
２を接続している。アライメントをとる上で図５の工程
よりも難しい一面があるものの、集積性の点では、線幅
Ｍのみを考えて配線間隔Ｊをつめ配線ピッチＫを縮める
ことができるので、非常に優れている。
で、この場合のレイアウトを図８に示してある。この例
では、コンタクトホール７０１のホール径Ｌを下部導電
層５０１の線幅Ｍに一致するものとし、上部導電層７０
２を接続している。アライメントをとる上で図５の工程
よりも難しい一面があるものの、集積性の点では、線幅
Ｍのみを考えて配線間隔Ｊをつめ配線ピッチＫを縮める
ことができるので、非常に優れている。
【００１９】上記の他にも、コンタクトホールのホール
径を線幅よりも小さくすることも可能であるなど、各種
の形態が可能である。
径を線幅よりも小さくすることも可能であるなど、各種
の形態が可能である。
【００２０】
【発明の効果】本発明によれば、導電層にコンタクト用
のマージンを考慮する必要がなくなるので、従来よりい
っそう配線のレイアウト面積を縮小させることが可能と
なり、半導体装置の高集積化に大きく貢献する。
のマージンを考慮する必要がなくなるので、従来よりい
っそう配線のレイアウト面積を縮小させることが可能と
なり、半導体装置の高集積化に大きく貢献する。
【図１】従来における層間コンタクト形成方法を説明す
る工程図。
る工程図。
【図２】従来における配線形状を示したレイアウト図。
【図３】従来における配線形状の他の例を示したレイア
ウト図。
ウト図。
【図４】従来における配線形状の更に他の例を示したレ
イアウト図。
イアウト図。
【図５】本発明による層間コンタクト形成方法を説明す
る工程図。
る工程図。
【図６】図５の形成方法による配線形状を示したレイア
ウト図。
ウト図。
【図７】本発明による層間コンタクト形成方法の他の例
を説明する工程図。
を説明する工程図。
【図８】図７の形成方法による配線形状を示したレイア
ウト図。
ウト図。
５０１ 下部導電層 ５０２ エッチ防止膜 ５０３ 絶縁層 ５０４ 感光マスク ５０５，７０１ コンタクトホール ５０６，７０２ 上部導電層
Claims (8)
- 【請求項１】 半導体装置における層間コンタクトの形
成方法において、下部導電層の形成後にエッチ防止膜を
設けてからその上に絶縁層を形成し、該絶縁層をエッチ
してコンタクトホールを形成した後に該コンタクトホー
ル内の前記エッチ防止膜を除去し、そしてこのコンタク
トホールにより前記下部導電層へ接続する上部導電層を
形成するようにしたことを特徴とする層間コンタクトの
形成方法。 - 【請求項２】 エッチ防止膜が、絶縁層とはエッチ選択
比の異なるものである請求項１記載の層間コンタクトの
形成方法。 - 【請求項３】 絶縁層が酸化膜あるいはシリコン系絶縁
膜からなるものである請求項２記載の層間コンタクトの
形成方法。 - 【請求項４】 エッチ防止膜が窒化膜からなるものであ
る請求項３記載の層間コンタクトの形成方法。 - 【請求項５】 エッチ防止膜がポリシリコンからなるも
のである請求項３記載の層間コンタクトの形成方法。 - 【請求項６】 コンタクトホールのホール径が下部導電
層の線幅に等しい請求項１〜５のいずれか１項に記載の
層間コンタクトの形成方法。 - 【請求項７】 コンタクトホールのホール径が下部導電
層の線幅よりも大きい請求項１〜５のいずれか１項に記
載の層間コンタクトの形成方法。 - 【請求項８】 下部導電層と、コンタクトホール内を除
いて形成されたエッチ防止膜と、該エッチ防止膜上に形
成され前記コンタクトホールを備えた絶縁層と、該絶縁
層上に形成され前記コンタクトホールにより前記下部導
電層へ接続する上部導電層と、をもつ半導体装置の層間
コンタクト構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960033071A KR100192589B1 (ko) | 1996-08-08 | 1996-08-08 | 반도체 장치 및 그 제조방법 |
| KR1996P33071 | 1996-08-08 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1079426A true JPH1079426A (ja) | 1998-03-24 |
Family
ID=19469133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9153379A Pending JPH1079426A (ja) | 1996-08-08 | 1997-06-11 | 層間コンタクトの形成方法及びその構造 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6133141A (ja) |
| JP (1) | JPH1079426A (ja) |
| KR (1) | KR100192589B1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6909487B2 (en) | 2002-05-22 | 2005-06-21 | Seiko Epson Corporation | Electro-optical device and semiconductor device |
| JP2005317580A (ja) * | 2004-04-27 | 2005-11-10 | Fujitsu Ltd | 半導体装置 |
| JP2006156657A (ja) * | 2004-11-29 | 2006-06-15 | Renesas Technology Corp | 半導体装置及び半導体記憶装置の製造方法 |
| JP2010186833A (ja) * | 2009-02-10 | 2010-08-26 | Toshiba Corp | 半導体記憶装置 |
| JP2010251767A (ja) * | 2010-05-18 | 2010-11-04 | Fujitsu Semiconductor Ltd | 半導体装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5110712A (en) * | 1987-06-12 | 1992-05-05 | Hewlett-Packard Company | Incorporation of dielectric layers in a semiconductor |
| US4966870A (en) * | 1988-04-14 | 1990-10-30 | International Business Machines Corporation | Method for making borderless contacts |
| US4944682A (en) * | 1988-10-07 | 1990-07-31 | International Business Machines Corporation | Method of forming borderless contacts |
| US5291058A (en) * | 1989-04-19 | 1994-03-01 | Kabushiki Kaisha Toshiba | Semiconductor device silicon via fill formed in multiple dielectric layers |
| US5347100A (en) * | 1991-03-29 | 1994-09-13 | Hitachi, Ltd. | Semiconductor device, process for the production thereof and apparatus for microwave plasma treatment |
| KR100218726B1 (ko) * | 1992-12-30 | 1999-09-01 | 김영환 | 고집적 반도체 소자의 접속장치 및 그 제조방법 |
| US5451543A (en) * | 1994-04-25 | 1995-09-19 | Motorola, Inc. | Straight sidewall profile contact opening to underlying interconnect and method for making the same |
| US5565384A (en) * | 1994-04-28 | 1996-10-15 | Texas Instruments Inc | Self-aligned via using low permittivity dielectric |
| US5472913A (en) * | 1994-08-05 | 1995-12-05 | Texas Instruments Incorporated | Method of fabricating porous dielectric material with a passivation layer for electronics applications |
| US5534462A (en) * | 1995-02-24 | 1996-07-09 | Motorola, Inc. | Method for forming a plug and semiconductor device having the same |
-
1996
- 1996-08-08 KR KR1019960033071A patent/KR100192589B1/ko not_active IP Right Cessation
-
1997
- 1997-06-11 JP JP9153379A patent/JPH1079426A/ja active Pending
-
1999
- 1999-01-27 US US09/238,384 patent/US6133141A/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6909487B2 (en) | 2002-05-22 | 2005-06-21 | Seiko Epson Corporation | Electro-optical device and semiconductor device |
| JP2005317580A (ja) * | 2004-04-27 | 2005-11-10 | Fujitsu Ltd | 半導体装置 |
| JP2006156657A (ja) * | 2004-11-29 | 2006-06-15 | Renesas Technology Corp | 半導体装置及び半導体記憶装置の製造方法 |
| JP2010186833A (ja) * | 2009-02-10 | 2010-08-26 | Toshiba Corp | 半導体記憶装置 |
| JP2010251767A (ja) * | 2010-05-18 | 2010-11-04 | Fujitsu Semiconductor Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6133141A (en) | 2000-10-17 |
| KR100192589B1 (ko) | 1999-06-15 |
| KR19980014210A (ko) | 1998-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4536949A (en) | Method for fabricating an integrated circuit with multi-layer wiring having opening for fuse | |
| JPH1187502A (ja) | 半導体装置の製造方法 | |
| US6589880B2 (en) | Fine pattern formation method and semiconductor device or liquid crystal device manufacturing method employing this method | |
| KR900001834B1 (ko) | 반도체장치의 제조방법 | |
| CN100527353C (zh) | 半导体器件的制造方法 | |
| JPH1079426A (ja) | 層間コンタクトの形成方法及びその構造 | |
| JP2006245198A (ja) | 半導体装置の製造方法 | |
| JP2005354046A (ja) | 半導体装置の製造方法 | |
| JPH10163200A (ja) | 半導体装置 | |
| JPH10326864A (ja) | アナログ半導体装置の製造方法 | |
| JPH10340953A (ja) | 半導体装置 | |
| JP4415898B2 (ja) | 半導体装置の製造方法 | |
| JPH05347360A (ja) | 多層配線構造およびその製造方法 | |
| JP3028279B2 (ja) | 半導体素子のビアコンタクト形成方法 | |
| JPH0541454A (ja) | 半導体装置 | |
| JP2770653B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH08153795A (ja) | コンタクト孔の形成方法 | |
| JP3607022B2 (ja) | 半導体装置の製造方法 | |
| JP2649940B2 (ja) | Ｍｉｓ型電界効果半導体装置の製造方法 | |
| KR100333652B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR20030002054A (ko) | 폴리실리콘 하드마스크를 이용한 반도체장치의 콘택형성방법 | |
| JPH0481323B2 (ja) | ||
| JPH05291174A (ja) | 半導体装置の製造方法 | |
| JPH113939A (ja) | 接続孔の形成方法 | |
| JP2002118166A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040511 |