JP2770653B2 - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JP2770653B2 JP2770653B2 JP4134554A JP13455492A JP2770653B2 JP 2770653 B2 JP2770653 B2 JP 2770653B2 JP 4134554 A JP4134554 A JP 4134554A JP 13455492 A JP13455492 A JP 13455492A JP 2770653 B2 JP2770653 B2 JP 2770653B2
- Authority
- JP
- Japan
- Prior art keywords
- gold
- wiring
- film
- silicon
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置の
製造方法に係わり、特に金配線上の絶縁膜の形成方法に
関する。
製造方法に係わり、特に金配線上の絶縁膜の形成方法に
関する。
【０００２】
【従来の技術】近年、半導体集積回路装置の配線材料と
して金を用いることが多くなってきている。これは、金
配線が従来から使用されているアルミ配線に比べエレク
トロマイグレーション耐性やストレスマイグレーション
耐性にすぐれていることや、その抵抗率が小さいため配
線抵抗を低減できることによる。また金配線はメッキ技
術を用いて形成できるため、スパッタ法で形成するアル
ミ配線に比べ段差被覆性の良好な信頼性の高い配線を施
すことができるという利点も有している。これらの利点
により将来の半導体集積回路装置の高集積化に伴う配線
の微細化、配線の多層化に伴う下地段差の増大に対応す
る為に金配線技術は最も有用な配線技術であると言え
る。
して金を用いることが多くなってきている。これは、金
配線が従来から使用されているアルミ配線に比べエレク
トロマイグレーション耐性やストレスマイグレーション
耐性にすぐれていることや、その抵抗率が小さいため配
線抵抗を低減できることによる。また金配線はメッキ技
術を用いて形成できるため、スパッタ法で形成するアル
ミ配線に比べ段差被覆性の良好な信頼性の高い配線を施
すことができるという利点も有している。これらの利点
により将来の半導体集積回路装置の高集積化に伴う配線
の微細化、配線の多層化に伴う下地段差の増大に対応す
る為に金配線技術は最も有用な配線技術であると言え
る。
【０００３】しかし金は一般に絶縁膜として用いられて
いるシリコン酸化膜やシリコン窒化膜等との密着性が悪
く絶縁膜を形成する際には金配線上に絶縁膜との密着性
のよい密着層を設けなければ絶縁膜が剥れるという不良
が発生する問題がある。
いるシリコン酸化膜やシリコン窒化膜等との密着性が悪
く絶縁膜を形成する際には金配線上に絶縁膜との密着性
のよい密着層を設けなければ絶縁膜が剥れるという不良
が発生する問題がある。
【０００４】ここで、従来の半導体集積回路装置の製造
方法における金配線上への絶縁膜形成方法を図３に示
す。
方法における金配線上への絶縁膜形成方法を図３に示
す。
【０００５】まず図３（ａ）に示すように半導体基板３
１上のシリコン酸化膜３２上にパターニング形成された
チタンタングステン膜３３ａ，３３ｂ上に金配線３４
ａ，３４ｂが形成されている。
１上のシリコン酸化膜３２上にパターニング形成された
チタンタングステン膜３３ａ，３３ｂ上に金配線３４
ａ，３４ｂが形成されている。
【０００６】次にこの金配線３４ａ，３４ｂ上に絶縁膜
を形成する方法として、図３（ｂ）に示すようにまずチ
タンタングステン膜３５をスパッタ法により被着し、そ
の後フォトリソグラフィ技術を用いて金配線３４ａ，３
４ｂ上にのみフォトレジスト３６ａ，３６ｂを残し、フ
ォトレジスト３６ａ，３６ｂをマスクにチタンタングス
テン膜３５をエッチングする。
を形成する方法として、図３（ｂ）に示すようにまずチ
タンタングステン膜３５をスパッタ法により被着し、そ
の後フォトリソグラフィ技術を用いて金配線３４ａ，３
４ｂ上にのみフォトレジスト３６ａ，３６ｂを残し、フ
ォトレジスト３６ａ，３６ｂをマスクにチタンタングス
テン膜３５をエッチングする。
【０００７】次に図３（ｃ）に示すように上記エッチン
グにより得られたチタンタングステン膜のパターン３５
ａ，３５ｂ上のフォトレジスト３６ａ，３６ｂを剥離し
た後プラズマＣＶＤ法を用いてシリコン酸化膜３７を形
成する。
グにより得られたチタンタングステン膜のパターン３５
ａ，３５ｂ上のフォトレジスト３６ａ，３６ｂを剥離し
た後プラズマＣＶＤ法を用いてシリコン酸化膜３７を形
成する。
【０００８】
【発明が解決しようとする課題】この従来の半導体集積
回路装置の製造方法では、金配線と配線上の絶縁膜との
間にフォトリソグラフィ技術を用いてパターニング形成
したチタンタングステン膜を密着層として形成すること
で金配線と絶縁膜との密着性を確保している。現在、こ
の密着層を省略すると絶縁膜はがれの不良が発生するこ
とが確認されている。しかし、密着層形成のためにはチ
タンタングステン膜のスパッタとフォトリソグラフィ及
びエッチングという工程を必要とし工程数増大と工期，
コストの増大という問題があった。多層配線においても
これらの工程は各配線層毎に必要であり、今後配線の多
層化が進むとこの問題が更に深刻になるのは明らかであ
る。
回路装置の製造方法では、金配線と配線上の絶縁膜との
間にフォトリソグラフィ技術を用いてパターニング形成
したチタンタングステン膜を密着層として形成すること
で金配線と絶縁膜との密着性を確保している。現在、こ
の密着層を省略すると絶縁膜はがれの不良が発生するこ
とが確認されている。しかし、密着層形成のためにはチ
タンタングステン膜のスパッタとフォトリソグラフィ及
びエッチングという工程を必要とし工程数増大と工期，
コストの増大という問題があった。多層配線においても
これらの工程は各配線層毎に必要であり、今後配線の多
層化が進むとこの問題が更に深刻になるのは明らかであ
る。
【０００９】
【課題を解決するための手段】本発明の半導体集積回路
装置の製造方法は、所望の半導体素子を形成した半導体
基板上に金を主材料とする配線を形成した後、半導体ウ
エハ表面全体にシリコン膜を被着させ、その上にプラズ
マＣＶＤ法による絶縁膜を形成する工程の初期において
堆積性の原料ガスを導入しないで該配線表面に金とシリ
コンの合金層を形成した後、堆積性のガスを導入して絶
縁膜を形成することを特徴とする。
装置の製造方法は、所望の半導体素子を形成した半導体
基板上に金を主材料とする配線を形成した後、半導体ウ
エハ表面全体にシリコン膜を被着させ、その上にプラズ
マＣＶＤ法による絶縁膜を形成する工程の初期において
堆積性の原料ガスを導入しないで該配線表面に金とシリ
コンの合金層を形成した後、堆積性のガスを導入して絶
縁膜を形成することを特徴とする。
【００１０】このシリコン膜をスパッタ法または蒸着法
またはＣＶＤ法を用いて形成することができる。
またはＣＶＤ法を用いて形成することができる。
【００１１】又、合金層を形成する上記プラズマＣＶＤ
工程においてＮ2 ＯあるいはＯ2 等の酸化性ガスを初期
に流す工程を有し、上記配線の金と反応しなかった上記
シリコン膜を酸化する工程を有することができる。
工程においてＮ2 ＯあるいはＯ2 等の酸化性ガスを初期
に流す工程を有し、上記配線の金と反応しなかった上記
シリコン膜を酸化する工程を有することができる。
【００１２】
【００１３】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００１４】図１は本発明の実施例の半導体集積回路装
置の製造方法を示す半導体チップの要部断面図である。
置の製造方法を示す半導体チップの要部断面図である。
【００１５】まず図１（ａ）は金配線１４ａ，１４ｂが
形成された状態である。金配線１４ａ，１４ｂは半導体
基板１１上のシリコン酸化膜１２上にパターニング形成
されたチタンタングステン膜１３ａ，ｂ上に形成されて
いる。
形成された状態である。金配線１４ａ，１４ｂは半導体
基板１１上のシリコン酸化膜１２上にパターニング形成
されたチタンタングステン膜１３ａ，ｂ上に形成されて
いる。
【００１６】次に図１（ｂ）に示すように、シリコン膜
１５をスパッタ法を用いて５〜６ｎｍ（ナノメータ）の
厚さで半導体ウェハ全面に被着する。
１５をスパッタ法を用いて５〜６ｎｍ（ナノメータ）の
厚さで半導体ウェハ全面に被着する。
【００１７】その後図１（ｃ）に示すように、プラズマ
ＣＶＤ法を用いてシリコン酸化膜１２を形成するのであ
るが、半導体ウェハをプラズマＣＶＤの反応炉に入れて
反応を始める際、まず最初にＮ2 Ｏガスなどの酸化性ガ
スを流す。半導体基板温度の上昇と共に金と接触してい
るシリコンは金とシリコンの合金を形成し、金と接触し
ていないシリコンは膜厚が５〜６ｎｍと非常に薄いため
酸化されシリコン酸化膜１７となる。この後シランやＴ
ＥＯＳ等のガスを流し通常のプラズマＣＶＤによるシリ
コン酸化膜１８を形成する。こうして金配線１４ａ，１
４ｂの表面だけに金とシリコンの合金層１６ａ，１６ｂ
が形成されこの合金層が金配線１４ａ，１４ｂとシリコ
ン酸化膜１８との密着層として働く。
ＣＶＤ法を用いてシリコン酸化膜１２を形成するのであ
るが、半導体ウェハをプラズマＣＶＤの反応炉に入れて
反応を始める際、まず最初にＮ2 Ｏガスなどの酸化性ガ
スを流す。半導体基板温度の上昇と共に金と接触してい
るシリコンは金とシリコンの合金を形成し、金と接触し
ていないシリコンは膜厚が５〜６ｎｍと非常に薄いため
酸化されシリコン酸化膜１７となる。この後シランやＴ
ＥＯＳ等のガスを流し通常のプラズマＣＶＤによるシリ
コン酸化膜１８を形成する。こうして金配線１４ａ，１
４ｂの表面だけに金とシリコンの合金層１６ａ，１６ｂ
が形成されこの合金層が金配線１４ａ，１４ｂとシリコ
ン酸化膜１８との密着層として働く。
【００１８】次に、本発明に関連する技術について図面
を参照して説明する。
を参照して説明する。
【００１９】図２は本発明に関連する技術の半導体集積
回路装置の製造方法を示す半導体チップの要部断面図で
ある。
回路装置の製造方法を示す半導体チップの要部断面図で
ある。
【００２０】図２（ａ）は図１（ａ）と同様に、半導体
基板２１上のシリコン酸化膜２２の上に、金配線２４
ａ，２４ｂが下地のチタンタングステン膜２３ａ，２３
ｂ上にパターニング形成されている状態を示している。
基板２１上のシリコン酸化膜２２の上に、金配線２４
ａ，２４ｂが下地のチタンタングステン膜２３ａ，２３
ｂ上にパターニング形成されている状態を示している。
【００２１】次に、図２（ｂ）に示すように、シリコン
膜２５をスパッタ法を用いて形成し、窒素雰囲気中で３
００℃程度の熱処理を施すと金と接触しているシリコン
は金とシリコンの合金層２６ａ，２６ｂを形成する。こ
の後、合金とならなかったシリコン膜は弗硝酸系のシリ
コンエッチング液でエッチングする。
膜２５をスパッタ法を用いて形成し、窒素雰囲気中で３
００℃程度の熱処理を施すと金と接触しているシリコン
は金とシリコンの合金層２６ａ，２６ｂを形成する。こ
の後、合金とならなかったシリコン膜は弗硝酸系のシリ
コンエッチング液でエッチングする。
【００２２】そして図２（ｃ）に示すようにプラズマＣ
ＶＤを用いてシリコン酸化膜２８を形成する。
ＶＤを用いてシリコン酸化膜２８を形成する。
【００２３】
【発明の効果】以上説明したように本発明は、半導体集
積回路装置の金配線上にシリコン膜を被着することによ
り、その後のプラズマＣＶＤ工程または、熱処理工程に
おいて金配線の表面だけに選択的に金とシリコンの合金
層を形成する。これにより金配線と絶縁膜との密着性を
向上することができ、従来フォトリソグラフィ工程を必
要としていた密着層形成の工程を非常に簡略化すること
ができたという効果を有する。
積回路装置の金配線上にシリコン膜を被着することによ
り、その後のプラズマＣＶＤ工程または、熱処理工程に
おいて金配線の表面だけに選択的に金とシリコンの合金
層を形成する。これにより金配線と絶縁膜との密着性を
向上することができ、従来フォトリソグラフィ工程を必
要としていた密着層形成の工程を非常に簡略化すること
ができたという効果を有する。
【００２４】なお金配線上以外に被着したシリコン膜を
プラズマＣＶＤ工程で完全に酸化する為にはシリコン膜
は充分薄くなければならず膜厚１０ｎｍ以下程度にする
のが望ましい。
プラズマＣＶＤ工程で完全に酸化する為にはシリコン膜
は充分薄くなければならず膜厚１０ｎｍ以下程度にする
のが望ましい。
【図１】本発明の実施例の要部を示す断面図である。
【図２】本発明に関連する技術の要部を示す断面図であ
る。
る。
【図３】従来技術の要部を示す断面図である。
１１，２１，３１ 半導体基板 １２，２２，３２，１７，１８，２８，３７ シリコ
ン酸化膜 １３，２３，３３，３５ チタンタングステン膜 １４，２４，３４ 金配線 １５，２５ シリコン膜 １６，２６ 金−シリコン合金膜 ３６ フォトレジスト
ン酸化膜 １３，２３，３３，３５ チタンタングステン膜 １４，２４，３４ 金配線 １５，２５ シリコン膜 １６，２６ 金−シリコン合金膜 ３６ フォトレジスト
Claims (3)
- 【請求項１】 所望の半導体素子を形成した半導体基板
上に金を主材料とする配線を形成した後、半導体ウエハ
表面全体にシリコン膜を被着させ、その上にプラズマＣ
ＶＤ法による絶縁膜を形成する工程の初期において堆積
性の原料ガスを導入しないで該配線表面に金とシリコン
の合金層を形成した後、堆積性のガスを導入して絶縁膜
を形成することを特徴とする半導体集積回路装置の製造
方法。 - 【請求項２】 前記シリコン膜をスパッタ法または蒸着
法またはＣＶＤ法を用いて形成したことを特徴とする請
求項１に記載の半導体集積回路装置の製造方法。 - 【請求項３】 前記工程の初期において、酸化性ガスを
流すことにより前記配線の金と反応しなかった前記シリ
コン膜の部分を酸化することを特徴とする請求項１に記
載の半導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4134554A JP2770653B2 (ja) | 1992-05-27 | 1992-05-27 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4134554A JP2770653B2 (ja) | 1992-05-27 | 1992-05-27 | 半導体集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0684905A JPH0684905A (ja) | 1994-03-25 |
| JP2770653B2 true JP2770653B2 (ja) | 1998-07-02 |
Family
ID=15131040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4134554A Expired - Lifetime JP2770653B2 (ja) | 1992-05-27 | 1992-05-27 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2770653B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11335594B2 (en) * | 2019-03-25 | 2022-05-17 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor device and semiconductor device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0260128A (ja) * | 1988-08-25 | 1990-02-28 | Nec Corp | 半導体装置 |
-
1992
- 1992-05-27 JP JP4134554A patent/JP2770653B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0684905A (ja) | 1994-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060166482A1 (en) | Semiconductor device manufacturing device | |
| US5953628A (en) | Method for forming wiring for a semiconductor device | |
| JP2770653B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2570953B2 (ja) | 半導体装置の製造方法 | |
| JPH07201851A (ja) | 半導体装置の製造方法 | |
| JPH11111842A (ja) | 多層配線構造およびその製造方法 | |
| JPH1079426A (ja) | 層間コンタクトの形成方法及びその構造 | |
| JP2637726B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3168629B2 (ja) | 半導体装置の製造方法 | |
| JP3323264B2 (ja) | 半導体装置の製造方法 | |
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| JPH02151052A (ja) | 半導体装置の製造方法 | |
| JP3099381B2 (ja) | 半導体装置及びその製造方法 | |
| JP2753098B2 (ja) | 半導体装置の製造方法 | |
| JPH11186269A (ja) | 半導体集積回路およびその製造方法 | |
| JPH05109721A (ja) | 半導体集積回路 | |
| JP2734881B2 (ja) | 半導体装置の製造方法 | |
| JP2998719B2 (ja) | 半導体装置 | |
| JP2001085517A (ja) | 半導体装置およびその製造方法 | |
| JP2000232156A (ja) | 半導体装置の製造方法 | |
| JPH05152444A (ja) | 半導体装置の製造方法 | |
| JPH0222844A (ja) | 半導体集積回路 | |
| JPH06349828A (ja) | 集積回路装置の製造方法 | |
| JPH04356944A (ja) | 半導体装置およびその製造方法 | |
| JP2000277522A (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980317 |