JPH05152444A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05152444A JPH05152444A JP31469991A JP31469991A JPH05152444A JP H05152444 A JPH05152444 A JP H05152444A JP 31469991 A JP31469991 A JP 31469991A JP 31469991 A JP31469991 A JP 31469991A JP H05152444 A JPH05152444 A JP H05152444A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- film
- alumina
- aluminum wiring
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 ボイル処理を行うことにより、簡便、安価に
アルミナ膜を形成し、ヒロックを防止する。 【構成】 基板（１１）上にアルミの堆積とパターニン
グにより第１の配線層（１３）を形成する。このウェハ
ーを約１００℃の純水に数分間浸すことによって、第１
のアルミ配線層（１３）の表面にアルミナ（Ａｌ2Ｏ3）
膜（１４）を形成する。その後、層間絶縁膜（１５）の
形成と第２のアルミ配線層（１６）の形成を行う。
アルミナ膜を形成し、ヒロックを防止する。 【構成】 基板（１１）上にアルミの堆積とパターニン
グにより第１の配線層（１３）を形成する。このウェハ
ーを約１００℃の純水に数分間浸すことによって、第１
のアルミ配線層（１３）の表面にアルミナ（Ａｌ2Ｏ3）
膜（１４）を形成する。その後、層間絶縁膜（１５）の
形成と第２のアルミ配線層（１６）の形成を行う。
Description
【０００１】
【産業上の利用分野】本発明はアルミ配線を有する半導
体装置の、ヒロック防止技術に関する。
体装置の、ヒロック防止技術に関する。
【０００２】
【従来の技術】半導体装置（ＩＣ，ＬＳＩ）において
は、アルミ（Ａｌ）またはアルミ・シリコン（Ａｌ−Ｓ
ｉ）から成る電極配線によって各素子間の電気接続を行
っている。近年の高集積化に伴って、各配線間の距離は
短くなる一方であり、また、配線を２層，３層に形成す
る多層配線技術も多用されている。
は、アルミ（Ａｌ）またはアルミ・シリコン（Ａｌ−Ｓ
ｉ）から成る電極配線によって各素子間の電気接続を行
っている。近年の高集積化に伴って、各配線間の距離は
短くなる一方であり、また、配線を２層，３層に形成す
る多層配線技術も多用されている。
【０００３】これらのアルミ配線を形成した半導体装置
は、アルミ配線形成後に３５０〜４００℃のアロイ工程
を受ける他、各種膜の形成や加工工程、及び半導体チッ
プの組立工程で３００〜４００℃の熱処理を受けること
が多々ある。アルミは４００℃程度の温度では溶融する
には至らないものの、この温度になるとアルミ原子が動
き始めてアルミ配線に突起（ヒロック）や陥没を発生さ
せ、図２に示すように横方向にヒロック（１）が生じた
場合は配線間リークの要因、図３に示すように縦方向に
ヒロック（１）が生じた場合は層間リークの要因とな
る。
は、アルミ配線形成後に３５０〜４００℃のアロイ工程
を受ける他、各種膜の形成や加工工程、及び半導体チッ
プの組立工程で３００〜４００℃の熱処理を受けること
が多々ある。アルミは４００℃程度の温度では溶融する
には至らないものの、この温度になるとアルミ原子が動
き始めてアルミ配線に突起（ヒロック）や陥没を発生さ
せ、図２に示すように横方向にヒロック（１）が生じた
場合は配線間リークの要因、図３に示すように縦方向に
ヒロック（１）が生じた場合は層間リークの要因とな
る。
【０００４】上記の問題を解決するために、アルミ配線
を形成した後にアルミを酸化してアルミ表面をち密なア
ルミナ（Ａｌ2Ｏ3）膜で被覆する技術が特開昭６２−３
６８４３号公報に記載されている。手法は、層間絶縁膜
としてのＰＳＧ膜を形成するプラズマＣＶＤ装置内にお
いて、先ず酸素プラズマ処理によってアルミ表面にアル
ミナ膜を形成し、次いでＰＳＧ膜の堆積を行う、という
ものである。
を形成した後にアルミを酸化してアルミ表面をち密なア
ルミナ（Ａｌ2Ｏ3）膜で被覆する技術が特開昭６２−３
６８４３号公報に記載されている。手法は、層間絶縁膜
としてのＰＳＧ膜を形成するプラズマＣＶＤ装置内にお
いて、先ず酸素プラズマ処理によってアルミ表面にアル
ミナ膜を形成し、次いでＰＳＧ膜の堆積を行う、という
ものである。
【０００５】
【発明が解決しようとする課題】しかしながら、層間絶
縁膜に利用される絶縁膜は何もＰＳＧ膜に限られるもの
ではなく、装置もＰＳＧ膜に限られたものではない。よ
って上記組合わせによって製造する場合は上記手法は簡
便な手法と言えるが、それ以外の手法ではアルミナ形成
の為に特別な工程を要することになり、逆に工程が煩雑
になるので量産化に不向きである欠点があった。
縁膜に利用される絶縁膜は何もＰＳＧ膜に限られるもの
ではなく、装置もＰＳＧ膜に限られたものではない。よ
って上記組合わせによって製造する場合は上記手法は簡
便な手法と言えるが、それ以外の手法ではアルミナ形成
の為に特別な工程を要することになり、逆に工程が煩雑
になるので量産化に不向きである欠点があった。
【０００６】
【課題を解決するための手段】本発明は上述した従来の
欠点に鑑み成されたもので、パターニングした電極配線
を具備する半導体ウェハーを、ボイル処理してアルミ表
面にアルミナ膜を形成することにより、安価で量産化に
適した半導体装置の製造方法を提供するものである。
欠点に鑑み成されたもので、パターニングした電極配線
を具備する半導体ウェハーを、ボイル処理してアルミ表
面にアルミナ膜を形成することにより、安価で量産化に
適した半導体装置の製造方法を提供するものである。
【０００７】
【作用】本発明によれば、ウェハーをボイル処理するこ
とによってアルミナ形成を行うので、ウェハーを多数枚
同時的に、しかも短時間で処理することができる。
とによってアルミナ形成を行うので、ウェハーを多数枚
同時的に、しかも短時間で処理することができる。
【０００８】
【実施例】以下に本発明の一実施例を図面を参照しなが
ら詳細に説明する。図１（ａ）を参照して、バイポーラ
素子又はＭＯＳ型素子の形成を終えたシリコン基板（１
１）の酸化膜（１２）上に、スパッタ又は蒸着法によっ
て膜厚１．０μ程のアルミ（Ａｌ）またはアルミ・シリ
コン（Ａｌ−Ｓｉ）を堆積し、これを通常のホトリソグ
ラフィー技術によってパターニングして第１層アルミ配
線層（１３）を形成する。第１層アルミ配線層（１３）
は絶縁膜（１２）のコンタクトホールを通して基板（１
１）表面に形成された各拡散領域にオーミックコンタク
トし、絶縁膜（１２）上を延在して素子間の電気接続を
行っている。
ら詳細に説明する。図１（ａ）を参照して、バイポーラ
素子又はＭＯＳ型素子の形成を終えたシリコン基板（１
１）の酸化膜（１２）上に、スパッタ又は蒸着法によっ
て膜厚１．０μ程のアルミ（Ａｌ）またはアルミ・シリ
コン（Ａｌ−Ｓｉ）を堆積し、これを通常のホトリソグ
ラフィー技術によってパターニングして第１層アルミ配
線層（１３）を形成する。第１層アルミ配線層（１３）
は絶縁膜（１２）のコンタクトホールを通して基板（１
１）表面に形成された各拡散領域にオーミックコンタク
トし、絶縁膜（１２）上を延在して素子間の電気接続を
行っている。
【０００９】次に図１（ｂ）を参照して、第１のアルミ
配線層（１３）を形成した半導体ウェハーを約１００℃
の純水に浸してボイル（熱湯）処理を行い、第１のアル
ミ配線層（１３）の表面と側面を酸化してアルミナ（Ａ
ｌ2Ｏ3）膜（１４）を形成する。約５分間のボイル処理
で、表面に５００〜１０００Åのアルミナ膜（１４）を
形成できる。
配線層（１３）を形成した半導体ウェハーを約１００℃
の純水に浸してボイル（熱湯）処理を行い、第１のアル
ミ配線層（１３）の表面と側面を酸化してアルミナ（Ａ
ｌ2Ｏ3）膜（１４）を形成する。約５分間のボイル処理
で、表面に５００〜１０００Åのアルミナ膜（１４）を
形成できる。
【００１０】続いて図１（ｃ）を参照して、第１のアル
ミ配線層（１３）を被覆する層間絶縁膜（１５）を形成
する。層間絶縁膜（１５）には、プラズマＣＶＤ法によ
るＳｉＯの他、スピンオンコートによるＳＯＧ、常圧Ｃ
ＶＤ法によるＰＳＧ、又はスピンオンコートによるポリ
イミド系絶縁膜等である。この時、およびこの後の工程
においても、第１のアルミ配線層（１３）の表面がアル
ミナ膜（１４）で覆われているので、熱処理が加わって
もアルミ原子は移動できず、従来例のようなヒロックは
発生しない。
ミ配線層（１３）を被覆する層間絶縁膜（１５）を形成
する。層間絶縁膜（１５）には、プラズマＣＶＤ法によ
るＳｉＯの他、スピンオンコートによるＳＯＧ、常圧Ｃ
ＶＤ法によるＰＳＧ、又はスピンオンコートによるポリ
イミド系絶縁膜等である。この時、およびこの後の工程
においても、第１のアルミ配線層（１３）の表面がアル
ミナ膜（１４）で覆われているので、熱処理が加わって
もアルミ原子は移動できず、従来例のようなヒロックは
発生しない。
【００１１】そして図１（ｄ）を参照して、層間絶縁膜
（１５）に通常のホトリソグラフィー技術によってスル
ーホールを形成し、次いで通常のウェットエッチャント
によってアルミナ膜（１４）を部分的に除去し、その後
アルミ材料の堆積とホトエッチングにより第２のアルミ
配線層（１６）を形成する。この上にさらに上層の配線
層を形成する場合や、第２のアルミ配線層（１６）の横
方向のヒロックを防止するならば、図１（ｂ）の工程と
同様に第２のアルミ配線層（１６）もボイル処理を行う
ことによって表面を酸化する。
（１５）に通常のホトリソグラフィー技術によってスル
ーホールを形成し、次いで通常のウェットエッチャント
によってアルミナ膜（１４）を部分的に除去し、その後
アルミ材料の堆積とホトエッチングにより第２のアルミ
配線層（１６）を形成する。この上にさらに上層の配線
層を形成する場合や、第２のアルミ配線層（１６）の横
方向のヒロックを防止するならば、図１（ｂ）の工程と
同様に第２のアルミ配線層（１６）もボイル処理を行う
ことによって表面を酸化する。
【００１２】このように本発明の製造方法によれば、ボ
イル処理を行うという最も安価、且つ簡便な手法でアル
ミナ膜（１４）の形成を行うので、層間絶縁膜（１５）
としてどの様な装置を利用する材料であっても、工程を
簡素化できる。また、ウェハーを数十枚、数百枚という
ウェハーカセット単位で一括処理できるので、大量処理
が可能である。さらに、酸化処理の為に化学薬品を使用
する場合に比べ、純水を利用するのでその取扱いが極め
て容易であり、環境保全の点からも有利である。
イル処理を行うという最も安価、且つ簡便な手法でアル
ミナ膜（１４）の形成を行うので、層間絶縁膜（１５）
としてどの様な装置を利用する材料であっても、工程を
簡素化できる。また、ウェハーを数十枚、数百枚という
ウェハーカセット単位で一括処理できるので、大量処理
が可能である。さらに、酸化処理の為に化学薬品を使用
する場合に比べ、純水を利用するのでその取扱いが極め
て容易であり、環境保全の点からも有利である。
【００１３】
【発明の効果】以上に説明した通り、本発明によれば、
ボイル処理でアルミナ膜（１４）を形成することによっ
て、簡便に、且つ安価に処理できる利点を有する。しか
もウェハーをカセット単位で処理できることから、大量
処理が可能であり、量産化に適する利点をも有する。
ボイル処理でアルミナ膜（１４）を形成することによっ
て、簡便に、且つ安価に処理できる利点を有する。しか
もウェハーをカセット単位で処理できることから、大量
処理が可能であり、量産化に適する利点をも有する。
【図１】本発明を説明するための断面図。
【図２】従来例を説明するための断面図。
【図３】従来例を説明するための断面図。
Claims (2)
- 【請求項１】 半導体基板の上にアルミ材料を堆積し、
パターニングして第１層アルミ配線を形成する工程と、 前記半導体基板をボイルして前記第１層アルミ配線の表
面にアルミナ膜を形成する工程と、 前記第１層アルミ配線を被覆する層間絶縁膜を形成する
工程と、 前記層間絶縁膜にスルーホールを形成し、前記第１層ア
ルミ配線のアルミナ膜を部分的に除去する工程と、 前記層間絶縁膜の上にアルミ材料を堆積し、パターニン
グして第２層アルミ配線を形成する工程と、を具備する
ことを特徴とする半導体装置の製造方法。 - 【請求項２】 前記ボイル処理を１００℃前後の純水で
行うことを特徴とする請求項１記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31469991A JPH05152444A (ja) | 1991-11-28 | 1991-11-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31469991A JPH05152444A (ja) | 1991-11-28 | 1991-11-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05152444A true JPH05152444A (ja) | 1993-06-18 |
Family
ID=18056490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31469991A Pending JPH05152444A (ja) | 1991-11-28 | 1991-11-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05152444A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016024787A1 (ko) * | 2014-08-11 | 2016-02-18 | 주식회사 엘지화학 | 알루미늄 패턴 및 이의 제조 방법 |
-
1991
- 1991-11-28 JP JP31469991A patent/JPH05152444A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016024787A1 (ko) * | 2014-08-11 | 2016-02-18 | 주식회사 엘지화학 | 알루미늄 패턴 및 이의 제조 방법 |
| CN106575546A (zh) * | 2014-08-11 | 2017-04-19 | 株式会社Lg化学 | 铝图案及其制备方法 |
| US10796817B2 (en) | 2014-08-11 | 2020-10-06 | Lg Chem, Ltd. | Aluminum pattern and method for manufacturing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2518435B2 (ja) | 多層配線形成法 | |
| JPH05235184A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JPH05152444A (ja) | 半導体装置の製造方法 | |
| JPH10247686A (ja) | 多層配線形成法 | |
| JPH04127454A (ja) | 半導体装置 | |
| JPH0330992B2 (ja) | ||
| JP2770653B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH06310597A (ja) | 半導体装置 | |
| JPS62137853A (ja) | 多層配線の形成方法 | |
| JPS6027187B2 (ja) | 半導体装置の製造方法 | |
| JPS5932153A (ja) | 半導体装置の製造方法 | |
| JPH06112265A (ja) | 半導体装置のボンディングパッド構造およびその形成方法 | |
| JPH0590425A (ja) | 多層配線形成法 | |
| JPS63262856A (ja) | 半導体装置の製造方法 | |
| JPH0684901A (ja) | 半導体装置の製造方法 | |
| JPH04356944A (ja) | 半導体装置およびその製造方法 | |
| JPS60175439A (ja) | 多層配線形成方法 | |
| JPS63226041A (ja) | 半導体集積回路装置の製造方法 | |
| JPH04326553A (ja) | 半導体装置の製造方法 | |
| JPH02151052A (ja) | 半導体装置の製造方法 | |
| JPS6015948A (ja) | 半導体装置の製造法 | |
| JPS62296443A (ja) | 半導体装置及びその製造方法 | |
| JPS58110055A (ja) | 半導体装置 | |
| JPS62245641A (ja) | 半導体装置のパツド部構造 | |
| JPH02174250A (ja) | 半導体装置 |