JPH04326553A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04326553A JPH04326553A JP9650591A JP9650591A JPH04326553A JP H04326553 A JPH04326553 A JP H04326553A JP 9650591 A JP9650591 A JP 9650591A JP 9650591 A JP9650591 A JP 9650591A JP H04326553 A JPH04326553 A JP H04326553A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring
- hole
- interlayer insulating
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000000034 method Methods 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 9
- 125000006850 spacer group Chemical group 0.000 claims abstract description 9
- 239000011229 interlayer Substances 0.000 claims description 34
- 150000003377 silicon compounds Chemical class 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 229920001721 polyimide Polymers 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に多層配線間のスルーホールの形成方法に関す
る。
関し、特に多層配線間のスルーホールの形成方法に関す
る。
【０００２】
【従来の技術】近年、配線の段差を低減するために、層
間絶縁膜に塗布絶縁膜が多く用いられている。層間絶縁
膜が塗布絶縁膜としてシリコン化合物を含む溶液から成
膜される酸化シリコン膜（スピン・オン・グラス膜，以
下ＳＯＧ膜と記す）を含んで構成されている場合のスル
ーホールの形成方法を、図３を用いて説明する。
間絶縁膜に塗布絶縁膜が多く用いられている。層間絶縁
膜が塗布絶縁膜としてシリコン化合物を含む溶液から成
膜される酸化シリコン膜（スピン・オン・グラス膜，以
下ＳＯＧ膜と記す）を含んで構成されている場合のスル
ーホールの形成方法を、図３を用いて説明する。
【０００３】まず、半導体基板１上に第１の層間絶縁膜
２が形成され、第１の層間絶縁膜２上に第１の配線３が
パターニングされる。全面に第２の層間絶縁膜４を堆積
し、第１の配線３を覆う。第１の配線３による段差を緩
和するために、第２の層間絶縁膜４上に、例えばシリコ
ン化合物を含む溶液等の塗布絶縁膜を回転塗布法による
塗布し，熱処理を行ない、シリコン酸化膜からなるＳＯ
Ｇ膜５を成膜する。ＳＯＧ膜５上に第３の層間絶縁膜９
を形成する〔図１（ａ）〕。次に、選択的に第３の層間
絶縁膜６，第２の層間絶縁膜５を順次エッチングするこ
とにより、第１の配線３上部に開口されるスルーホール
７を形成する〔図３（ｂ）〕。続いて、第２の配線８を
、スルーホール７を介して第１の配線３に接続されるよ
うにパターニング形成する〔図３（ｃ）〕。
２が形成され、第１の層間絶縁膜２上に第１の配線３が
パターニングされる。全面に第２の層間絶縁膜４を堆積
し、第１の配線３を覆う。第１の配線３による段差を緩
和するために、第２の層間絶縁膜４上に、例えばシリコ
ン化合物を含む溶液等の塗布絶縁膜を回転塗布法による
塗布し，熱処理を行ない、シリコン酸化膜からなるＳＯ
Ｇ膜５を成膜する。ＳＯＧ膜５上に第３の層間絶縁膜９
を形成する〔図１（ａ）〕。次に、選択的に第３の層間
絶縁膜６，第２の層間絶縁膜５を順次エッチングするこ
とにより、第１の配線３上部に開口されるスルーホール
７を形成する〔図３（ｂ）〕。続いて、第２の配線８を
、スルーホール７を介して第１の配線３に接続されるよ
うにパターニング形成する〔図３（ｃ）〕。
【０００４】ここで、ＳＯＧ膜５が、第２の層間絶縁膜
４，および第３の層間絶縁膜６により挟まれた構造にな
っているのは、以下の理由による。一般に、ＳＯＧ膜は
吸水性が高く，配線との密着性が悪いため、ＳＯＧ膜と
配線とを直接接触しないようにする。
４，および第３の層間絶縁膜６により挟まれた構造にな
っているのは、以下の理由による。一般に、ＳＯＧ膜は
吸水性が高く，配線との密着性が悪いため、ＳＯＧ膜と
配線とを直接接触しないようにする。
【０００５】
【発明が解決しようとする課題】多層配線間の層間絶縁
膜がＳＯＧ膜を含む場合、前述したスルーホールの形成
方法では、スルーホールの側壁にＳＯＧ膜が露出した領
域が、できる。一般に、配線を構成する膜を成膜する際
には、３００〜４００℃程度の熱履歴を経る。第２の配
線の成膜の際に経る熱履歴により、スルーホール側壁に
露出したＳＯＧ膜より吸着されていた水分等がガスとな
って放出され、第１の配線の上面などに再付着する。第
１の配線と第２の配線との接触界面に再付着した水分等
の不純物は、第１の配線と第２の配線との密着性の低下
，接触抵抗の増大の原因になるという問題点があった。
膜がＳＯＧ膜を含む場合、前述したスルーホールの形成
方法では、スルーホールの側壁にＳＯＧ膜が露出した領
域が、できる。一般に、配線を構成する膜を成膜する際
には、３００〜４００℃程度の熱履歴を経る。第２の配
線の成膜の際に経る熱履歴により、スルーホール側壁に
露出したＳＯＧ膜より吸着されていた水分等がガスとな
って放出され、第１の配線の上面などに再付着する。第
１の配線と第２の配線との接触界面に再付着した水分等
の不純物は、第１の配線と第２の配線との密着性の低下
，接触抵抗の増大の原因になるという問題点があった。
【０００６】
【課題を解決するための手段】本発明によるスルーホー
ルの形成方法は、第１の配線上部に塗布絶縁膜を含む層
間絶縁膜を形成した後、前記層間絶縁膜を選択的にエッ
チングして第１の配線に至るスルーホールを開口し、全
面を覆う絶縁膜を堆積し、前記絶縁膜を異方性エッチン
グすることによりスルーホールの側壁にのみ前記絶縁膜
からなるスペーサを形成する。これにより、スルーホー
ル側壁に層間絶縁膜を構成するＳＯＧ膜が露出すること
はない。
ルの形成方法は、第１の配線上部に塗布絶縁膜を含む層
間絶縁膜を形成した後、前記層間絶縁膜を選択的にエッ
チングして第１の配線に至るスルーホールを開口し、全
面を覆う絶縁膜を堆積し、前記絶縁膜を異方性エッチン
グすることによりスルーホールの側壁にのみ前記絶縁膜
からなるスペーサを形成する。これにより、スルーホー
ル側壁に層間絶縁膜を構成するＳＯＧ膜が露出すること
はない。
【０００７】
【実施例】次に本発明について図面を参照して説明する
。図１は本発明の第１の実施例を説明するための断面図
である。
。図１は本発明の第１の実施例を説明するための断面図
である。
【０００８】まず、半導体基板１上に第１の層間絶縁膜
２が形成され、第１の層間絶縁膜２上に第１の配線３が
パターニングされる。全面に第２の層間絶縁膜４を堆積
し、第１の配線３を覆う。第１の配線３による段差を緩
和するために、第２の層間絶縁膜４上に、例えばシリコ
ン化合物を含む溶液等の塗布絶縁膜を回転塗布法による
塗布し，熱処理を行ない、シリコン酸化膜からなるＳＯ
Ｇ膜５を成膜する。なお、シリコン化合物を含む溶液等
の塗布絶縁膜の代りにポリイミド膜等の有機絶縁膜から
なる塗布絶縁膜を用いてもよい。ＳＯＧ膜５上に第３の
層間絶縁膜９を形成する。次に、選択的に第３の層間絶
縁膜６，第２の層間絶縁膜５を順次エッチングすること
により、第１の配線３上部に開口されるスルーホール７
を形成する〔図１（ａ）〕。続いて、全面に絶縁膜９を
堆積し〔図１（ｂ）〕、異方性の高いエッチング法で全
面エッチングを行ない、スルーホール７の側壁にのみ前
記絶縁膜９から構成されたスペーサ１０が形成される〔
図１（ｃ）〕。引き続いて、第２の配線８が、スルーホ
ール７を介して第１の配線３に接続されるようにパター
ニング形成される〔図１（ｄ）〕。
２が形成され、第１の層間絶縁膜２上に第１の配線３が
パターニングされる。全面に第２の層間絶縁膜４を堆積
し、第１の配線３を覆う。第１の配線３による段差を緩
和するために、第２の層間絶縁膜４上に、例えばシリコ
ン化合物を含む溶液等の塗布絶縁膜を回転塗布法による
塗布し，熱処理を行ない、シリコン酸化膜からなるＳＯ
Ｇ膜５を成膜する。なお、シリコン化合物を含む溶液等
の塗布絶縁膜の代りにポリイミド膜等の有機絶縁膜から
なる塗布絶縁膜を用いてもよい。ＳＯＧ膜５上に第３の
層間絶縁膜９を形成する。次に、選択的に第３の層間絶
縁膜６，第２の層間絶縁膜５を順次エッチングすること
により、第１の配線３上部に開口されるスルーホール７
を形成する〔図１（ａ）〕。続いて、全面に絶縁膜９を
堆積し〔図１（ｂ）〕、異方性の高いエッチング法で全
面エッチングを行ない、スルーホール７の側壁にのみ前
記絶縁膜９から構成されたスペーサ１０が形成される〔
図１（ｃ）〕。引き続いて、第２の配線８が、スルーホ
ール７を介して第１の配線３に接続されるようにパター
ニング形成される〔図１（ｄ）〕。
【０００９】ここで、スルーホール７の側壁はスペーサ
１０により囲まれているため、ＳＯＧ膜５が露出してい
る部分はない。従って、第２の配線８を形成するに際し
て、高温の熱履歴を経ても、ＳＯＧ膜５から揮発物が生
じて第１の配線３と第２の配線８との接続に障害の生じ
ることはない。
１０により囲まれているため、ＳＯＧ膜５が露出してい
る部分はない。従って、第２の配線８を形成するに際し
て、高温の熱履歴を経ても、ＳＯＧ膜５から揮発物が生
じて第１の配線３と第２の配線８との接続に障害の生じ
ることはない。
【００１０】図２は本発明の第２の実施例を説明するた
めの断面図である。まず、第１の実施例と同様の方法に
より、スペーサ１０までを形成する〔図２（ａ）〕。次
に、導電性物質１１をスルーホール７内に埋設する〔図
２（ｂ）〕。続いて、第２の配線８が、スルーホール７
を介して第１の配線３に接続されるようにパターニング
形成される〔図２（ｃ）〕。
めの断面図である。まず、第１の実施例と同様の方法に
より、スペーサ１０までを形成する〔図２（ａ）〕。次
に、導電性物質１１をスルーホール７内に埋設する〔図
２（ｂ）〕。続いて、第２の配線８が、スルーホール７
を介して第１の配線３に接続されるようにパターニング
形成される〔図２（ｃ）〕。
【００１１】ここで、導電性物質１１は第２の配線８の
スルーホール７部分における段差被覆性を向上させ、第
１の配線３との接続を確実にする効果がある。
スルーホール７部分における段差被覆性を向上させ、第
１の配線３との接続を確実にする効果がある。
【００１２】
【発明の効果】以上説明したように本発明は、多層配線
の層間絶縁膜が塗布絶縁膜を含む層間絶縁膜から形成さ
れ、前記層間絶縁膜に対するスルーホールの形成方法に
おいて、第１の配線上部に塗布絶縁膜を含む層間絶縁膜
を形成した後、前記層間絶縁膜を選択的にエッチングし
て第１の配線に至るスルーホールを開口し、全面を覆う
絶縁膜を堆積し、前記絶縁膜を異方性エッチングするこ
とによりスルーホールの側壁にのみ前記絶縁膜からなる
スペーサを形成する。これにより、スルーホール側壁に
層間絶縁膜を構成する塗布絶縁膜が露出することはない
。
の層間絶縁膜が塗布絶縁膜を含む層間絶縁膜から形成さ
れ、前記層間絶縁膜に対するスルーホールの形成方法に
おいて、第１の配線上部に塗布絶縁膜を含む層間絶縁膜
を形成した後、前記層間絶縁膜を選択的にエッチングし
て第１の配線に至るスルーホールを開口し、全面を覆う
絶縁膜を堆積し、前記絶縁膜を異方性エッチングするこ
とによりスルーホールの側壁にのみ前記絶縁膜からなる
スペーサを形成する。これにより、スルーホール側壁に
層間絶縁膜を構成する塗布絶縁膜が露出することはない
。
【００１３】このため、第２の配線を形成するに際して
、比較的高温の熱履歴を経ても、塗布絶縁膜から水分等
の不純物が揮発してスルーホール周辺に再付着するとい
うことはなく、第１の配線と第２の配線との密着性の低
下，接触抵抗の増大等は発生せず、スルーホールにおい
て第１の配線と第２の配線との間を高い信頼性で接続す
ることができる。
、比較的高温の熱履歴を経ても、塗布絶縁膜から水分等
の不純物が揮発してスルーホール周辺に再付着するとい
うことはなく、第１の配線と第２の配線との密着性の低
下，接触抵抗の増大等は発生せず、スルーホールにおい
て第１の配線と第２の配線との間を高い信頼性で接続す
ることができる。
【図１】本発明の第１の実施例を説明するための断面図
である。
である。
【図２】本発明の第２の実施例を説明するための断面図
である。
である。
【図３】従来の技術を説明するための断面図である。
１ 半導体基板
２ 第１の層間絶縁膜
３ 第１の配線
４ 第２の層間絶縁膜
５ ＳＯＧ膜
６ 第３の層間絶縁膜
７ スルーホール
８ 第２の配線
９ 絶縁膜
１０ スペーサ
１１ 導電性物質
Claims (4)
- 【請求項１】 層間絶縁膜が塗布絶縁膜を含む絶縁膜
で構成される半導体装置の製造方法において、第１の配
線上に、前記塗布絶縁膜を含んで構成された前記層間絶
縁膜を形成する工程と、前記層間絶縁膜を選択的にエッ
チングして、前記第１の配線に至るスルーホールを開口
する工程と、全面を覆う絶縁膜を堆積する工程と、異方
性エッチングにより、前記絶縁膜からなるスペーサを前
記スルーホールの側壁に自己整合的に形成する工程と、
前記スルーホールを介して前記第１の配線に接続する第
２の配線を形成する工程と、を有することを特徴とする
半導体装置の製造方法。 - 【請求項２】 前記塗布絶縁膜がシリコン化合物を含
む溶液から成膜されるシリコン酸化膜であることを特徴
とする請求項１記載の半導体装置の製造方法。 - 【請求項３】 前記塗布絶縁膜がポリイミド膜である
ことを特徴とする請求項１記載の半導体装置の製造方法
。 - 【請求項４】 前記スペーサを形成した後、前記スル
ーホール内に導電性物質を埋設する工程と、を有するこ
とを特徴とする請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9650591A JPH04326553A (ja) | 1991-04-26 | 1991-04-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9650591A JPH04326553A (ja) | 1991-04-26 | 1991-04-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04326553A true JPH04326553A (ja) | 1992-11-16 |
Family
ID=14166975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9650591A Pending JPH04326553A (ja) | 1991-04-26 | 1991-04-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04326553A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10509285A (ja) * | 1995-09-14 | 1998-09-08 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 縮小したフィーチャーサイズのためのダマスクプロセス |
| US6649503B2 (en) * | 2000-11-30 | 2003-11-18 | Samsung Electronics Co., Ltd. | Methods of fabricating integrated circuit devices having spin on glass (SOG) insulating layers and integrated circuit devices fabricated thereby |
-
1991
- 1991-04-26 JP JP9650591A patent/JPH04326553A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10509285A (ja) * | 1995-09-14 | 1998-09-08 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 縮小したフィーチャーサイズのためのダマスクプロセス |
| US6649503B2 (en) * | 2000-11-30 | 2003-11-18 | Samsung Electronics Co., Ltd. | Methods of fabricating integrated circuit devices having spin on glass (SOG) insulating layers and integrated circuit devices fabricated thereby |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2518435B2 (ja) | 多層配線形成法 | |
| JPH08501904A (ja) | 通気性エッチ停止層を有するチップ相互接続部 | |
| JP3240725B2 (ja) | 配線構造とその製法 | |
| JPS62295437A (ja) | 多層配線形成法 | |
| JPH04326553A (ja) | 半導体装置の製造方法 | |
| JPH06267943A (ja) | 半導体装置の製造方法 | |
| JP3064575B2 (ja) | 多層配線形成法 | |
| JP2805840B2 (ja) | 半導体装置及びその多層配線形成方法 | |
| JPS63157443A (ja) | 半導体装置の製造方法 | |
| JP2000269328A (ja) | 半導体装置及びその製造方法 | |
| JPH10214892A (ja) | 半導体装置の製造方法 | |
| JP3189399B2 (ja) | 半導体装置の製造方法 | |
| JPH05121560A (ja) | 半導体装置の製造方法 | |
| JPH04356944A (ja) | 半導体装置およびその製造方法 | |
| JPH0337857B2 (ja) | ||
| JPH043962A (ja) | 半導体装置およびその製造方法 | |
| JPH03248533A (ja) | 半導体集積回路装置 | |
| JPS62166547A (ja) | 多層配線構造体の形成方法 | |
| JPH0485954A (ja) | 半導体装置の製造方法 | |
| JPH08139185A (ja) | 半導体装置の製造方法 | |
| JPH06236931A (ja) | 配線構造及びその製造方法 | |
| JPH05152444A (ja) | 半導体装置の製造方法 | |
| JPS63226041A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0464235A (ja) | 半導体装置及びその製造方法 | |
| JPH04352455A (ja) | 半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000328 |