JPH0464235A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0464235A JPH0464235A JP17900690A JP17900690A JPH0464235A JP H0464235 A JPH0464235 A JP H0464235A JP 17900690 A JP17900690 A JP 17900690A JP 17900690 A JP17900690 A JP 17900690A JP H0464235 A JPH0464235 A JP H0464235A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- film
- insulating film
- oxide film
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 238000005530 etching Methods 0.000 claims abstract description 9
- 238000009792 diffusion process Methods 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 27
- 239000012535 impurity Substances 0.000 claims description 20
- 239000011521 glass Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 40
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 39
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 241000257465 Echinoidea Species 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置及びその製造方法に関し、
高集積化及び平坦化しつつＳＯＧを上層の配線層と接触
し難くすることができ、下層の配線層と上層の配線層間
にＳＯＧからのガスの混入をほとんどなくすことができ
、上層の配線層と下層の配線層とのコンタクト抵抗を安
定にすることができる半導体装置及びその製造方法を提
供することを目的とし、 基板上に第１の絶縁膜と該第１の絶縁膜よりも膜厚の大
きい第２の絶縁膜が形成され、該第１の絶縁膜下の該基
板に不純物拡散層が形成され、該不純物拡散層が露出す
る第１のコンタクトホールを有し、かつ該第１、第２の
絶縁膜を覆うように第３の絶縁膜が形成され、該第１の
コンタクトホールを介して該不純物拡散層とコンタクト
され、かつ該第２の絶縁膜上の領域の該第３の絶縁膜を
覆うように第１の配線層が形成され、該第１の配線層段
差部を平坦化するようにスピンオングラス膜が形成され
、該第１の配線層が露出する第２のコンタクトホールを
該第２の絶縁膜上の領域に有し、かつ該第１の配線層及
び該スピンオングラス膜を覆うように第４の絶縁膜が形
成され、該第２のコンタクトホールを介して第１の配線
層とコンタクトするように第２の配線層が形成されてい
るように構成し、又は基板上に第１の絶縁膜及び該第１
の絶縁膜よりも膜厚の大きい第２の絶縁膜を形成する工
程と、該第１の絶縁膜下の該基板に不純物拡散層を形成
する工程と、該第１、第２の絶縁膜を覆うように第３の
絶縁膜を形成する工程と、該第３の絶縁膜に該不純物拡
散層が露出する第１のコンタクトホールを形成する工程
と、該第１のコンタクトホールを介して該不純物拡散層
とコンタクトするように、かつ該第２の絶縁膜上の領域
の該第３の絶縁膜を覆うように第１の配線層を形成する
工程と、該第１の配線層段差部を覆うようにスピンオン
グラス膜を形成する工程と、該スピンオングラス膜をエ
ソチパ、７りして該第１の配線層段差部のみに該スピン
オングラス膜を埋め込んで平坦化する工程と、該第１の
配線層及び該スピンオングラス膜を覆うように第４の絶
縁膜を形成する工程と、該第２の絶縁膜上の領域の該第
４の絶縁膜に該第１の配線層が露出する第２のコンタク
トホールを形成する工程と、該第２のコンタクトホール
を介して該第１の配線層とコンタクトするように第２の
配線層を形成する工程とを含むように構成する。
し難くすることができ、下層の配線層と上層の配線層間
にＳＯＧからのガスの混入をほとんどなくすことができ
、上層の配線層と下層の配線層とのコンタクト抵抗を安
定にすることができる半導体装置及びその製造方法を提
供することを目的とし、 基板上に第１の絶縁膜と該第１の絶縁膜よりも膜厚の大
きい第２の絶縁膜が形成され、該第１の絶縁膜下の該基
板に不純物拡散層が形成され、該不純物拡散層が露出す
る第１のコンタクトホールを有し、かつ該第１、第２の
絶縁膜を覆うように第３の絶縁膜が形成され、該第１の
コンタクトホールを介して該不純物拡散層とコンタクト
され、かつ該第２の絶縁膜上の領域の該第３の絶縁膜を
覆うように第１の配線層が形成され、該第１の配線層段
差部を平坦化するようにスピンオングラス膜が形成され
、該第１の配線層が露出する第２のコンタクトホールを
該第２の絶縁膜上の領域に有し、かつ該第１の配線層及
び該スピンオングラス膜を覆うように第４の絶縁膜が形
成され、該第２のコンタクトホールを介して第１の配線
層とコンタクトするように第２の配線層が形成されてい
るように構成し、又は基板上に第１の絶縁膜及び該第１
の絶縁膜よりも膜厚の大きい第２の絶縁膜を形成する工
程と、該第１の絶縁膜下の該基板に不純物拡散層を形成
する工程と、該第１、第２の絶縁膜を覆うように第３の
絶縁膜を形成する工程と、該第３の絶縁膜に該不純物拡
散層が露出する第１のコンタクトホールを形成する工程
と、該第１のコンタクトホールを介して該不純物拡散層
とコンタクトするように、かつ該第２の絶縁膜上の領域
の該第３の絶縁膜を覆うように第１の配線層を形成する
工程と、該第１の配線層段差部を覆うようにスピンオン
グラス膜を形成する工程と、該スピンオングラス膜をエ
ソチパ、７りして該第１の配線層段差部のみに該スピン
オングラス膜を埋め込んで平坦化する工程と、該第１の
配線層及び該スピンオングラス膜を覆うように第４の絶
縁膜を形成する工程と、該第２の絶縁膜上の領域の該第
４の絶縁膜に該第１の配線層が露出する第２のコンタク
トホールを形成する工程と、該第２のコンタクトホール
を介して該第１の配線層とコンタクトするように第２の
配線層を形成する工程とを含むように構成する。
本発明は、特に積層構造を有する多層配線のコンタクト
部における半導体装置及びその製造方法に関する。
部における半導体装置及びその製造方法に関する。
近年、半導体装置の高集積化に伴い、下層の配線と上層
の配線同志をコンタクトするのにコンタクト部で積層構
造が使用されているが、下層の配線と上層の配線とをコ
ンタクトする場合、コンタクト抵抗を安定にすることが
できる半導体装置及びその製造方法が要求されている。
の配線同志をコンタクトするのにコンタクト部で積層構
造が使用されているが、下層の配線と上層の配線とをコ
ンタクトする場合、コンタクト抵抗を安定にすることが
できる半導体装置及びその製造方法が要求されている。
第３図及び第４図は従来の半導体装置及びその製造方法
を説明する図であり、第３図（ａ）、（ｂ）は従来例の
構造を示す断面図、第４図（ａ）〜（ｇ）は従来例の製
造方法を説明する図である。
を説明する図であり、第３図（ａ）、（ｂ）は従来例の
構造を示す断面図、第４図（ａ）〜（ｇ）は従来例の製
造方法を説明する図である。
なお、第３図（ｂ）は第３図（ａ）に示すＸ１Ｘ２方向
の断面図である。これらの図において、３１はＳｉ等か
らなる基板、３２はＳｉＯ□等からなるシリコン酸化膜
、３３はＳ ｉ３ Ｎａ等からなるマスク層、３４はＳ
ｒ Ｏｚ等からなるフィールド酸化膜、３５は５ｉＯ
ｚ等からなるゲート酸化膜、３６はソース／ドレイン拡
散層、３７はＳｉＯ□等からなるシリコン酸化膜、３８
はシリコン酸化膜３７及びゲート酸化膜３５に形成され
たコンタクトホール、３９はＡＩ！等からなる配線層、
４０は５ｉｎ２等からなるシリコン酸化膜、４１はＳＯ
Ｇ膜、４２はＳｉＣ２等からなるシリコン酸化膜、４３
はシリコン酸化膜４２．４０に形成されたコンタクトホ
ール、４４はコンタクトホール４３を介して配線層３９
とコンタクトされるＡ１等からなる配線層、４５はＡ１
等からなる配線層である。
の断面図である。これらの図において、３１はＳｉ等か
らなる基板、３２はＳｉＯ□等からなるシリコン酸化膜
、３３はＳ ｉ３ Ｎａ等からなるマスク層、３４はＳ
ｒ Ｏｚ等からなるフィールド酸化膜、３５は５ｉＯ
ｚ等からなるゲート酸化膜、３６はソース／ドレイン拡
散層、３７はＳｉＯ□等からなるシリコン酸化膜、３８
はシリコン酸化膜３７及びゲート酸化膜３５に形成され
たコンタクトホール、３９はＡＩ！等からなる配線層、
４０は５ｉｎ２等からなるシリコン酸化膜、４１はＳＯ
Ｇ膜、４２はＳｉＣ２等からなるシリコン酸化膜、４３
はシリコン酸化膜４２．４０に形成されたコンタクトホ
ール、４４はコンタクトホール４３を介して配線層３９
とコンタクトされるＡ１等からなる配線層、４５はＡ１
等からなる配線層である。
次に、その製造方法について説明する。なお、ここでは
第３図（ａ）に示す方向の断面図に対応する第４図を用
いて説明する。
第３図（ａ）に示す方向の断面図に対応する第４図を用
いて説明する。
まず、第４図（ａ）に示すように、例えば熱酸化膜によ
り基板３１を酸化してシリコン酸化膜３２を形成し、例
えばＣＶＤ法によりシリコン酸化膜３２上にＳｉ３Ｎ４
を堆積した後、例えばウェットエツチングによりＳｉ、
Ｎ４を選択的にエツチングしてマスク層３３を形成する
。
り基板３１を酸化してシリコン酸化膜３２を形成し、例
えばＣＶＤ法によりシリコン酸化膜３２上にＳｉ３Ｎ４
を堆積した後、例えばウェットエツチングによりＳｉ、
Ｎ４を選択的にエツチングしてマスク層３３を形成する
。
次に、第４図（ｂ）に示すように、熱酸化によりマスク
層３３を用い、基板３１を選択的に酸化してフィールド
酸化膜３４を形成し、例えばウェットエツチングにより
マスク層３３及びシリコン酸化膜３２を除去し基板３Ｉ
を露出させて素子頭載を形成した後、例えば熱酸化によ
り基板３１を酸化してゲート酸化膜３５を形成する。
層３３を用い、基板３１を選択的に酸化してフィールド
酸化膜３４を形成し、例えばウェットエツチングにより
マスク層３３及びシリコン酸化膜３２を除去し基板３Ｉ
を露出させて素子頭載を形成した後、例えば熱酸化によ
り基板３１を酸化してゲート酸化膜３５を形成する。
次に、第４図（ｃ）に示すように、例えばイオン注入に
よりゲート酸化膜３５をスルーさせ基板３１に不純物を
導入してソース／ドレイン拡散層３６を形成し、例えば
ＣＶＤ法により全面に５Ｉｏ２を堆積してシリコン酸化
膜３７を形成した後、ソース／ドレイン拡散層３６活性
化及びシリコン酸化膜３７リフローのための熱処理を行
う。
よりゲート酸化膜３５をスルーさせ基板３１に不純物を
導入してソース／ドレイン拡散層３６を形成し、例えば
ＣＶＤ法により全面に５Ｉｏ２を堆積してシリコン酸化
膜３７を形成した後、ソース／ドレイン拡散層３６活性
化及びシリコン酸化膜３７リフローのための熱処理を行
う。
次に、第４図（ｄ）に示すように、例えばウニ・ノドエ
ツチングによりシリコン酸化膜３７及びゲート酸化膜３
５を選択的にエツチングしてコンタクトホール３８ヲ形
成するとともに、コンタクトホール３８内にソース／ド
レイン拡散層３６が形成された基板３１を露出させる。
ツチングによりシリコン酸化膜３７及びゲート酸化膜３
５を選択的にエツチングしてコンタクトホール３８ヲ形
成するとともに、コンタクトホール３８内にソース／ド
レイン拡散層３６が形成された基板３１を露出させる。
次に、第４図（ｅ）に示すように、例えばスバンタ法に
よりコンタクトホール３８内を覆うようにＡ！！を堆積
した後、例えばＲＩＥによりＡｌを選択的にエツチング
して配線層３９を形成する。
よりコンタクトホール３８内を覆うようにＡ！！を堆積
した後、例えばＲＩＥによりＡｌを選択的にエツチング
して配線層３９を形成する。
次に、第４図（ｆ）に示すように、例えばＣＶＤ法によ
り配線層３９を覆うように全面に５ｉｎ２を堆積してシ
リコン酸化膜４０を形成した後、表面が平坦になるよう
に全面にＳＯＧを塗布してＳ○Ｇ膜４１を形成する。
り配線層３９を覆うように全面に５ｉｎ２を堆積してシ
リコン酸化膜４０を形成した後、表面が平坦になるよう
に全面にＳＯＧを塗布してＳ○Ｇ膜４１を形成する。
次に、第４図（ｇ）に示すように、例えばＲｒＥにより
シリコン酸化膜４０が露出するまてＳＯＧ膜４１をエッ
チバックして表面を平坦化した後、例えばＣＶＤ法によ
り全面に３１０２を堆積してシリコン酸化膜４２を形成
する。
シリコン酸化膜４０が露出するまてＳＯＧ膜４１をエッ
チバックして表面を平坦化した後、例えばＣＶＤ法によ
り全面に３１０２を堆積してシリコン酸化膜４２を形成
する。
そして、シリコン酸化膜４２．４０にコンタクトホール
４３を形成した後、このコンタクトホール４３を介して
配線層３９とコンタクトを取るように配線層４４を形成
することにより、第３図（ａ）、（ｂ）に示すような半
導体装置を得ることができる。
４３を形成した後、このコンタクトホール４３を介して
配線層３９とコンタクトを取るように配線層４４を形成
することにより、第３図（ａ）、（ｂ）に示すような半
導体装置を得ることができる。
上記した従来の半導体装置では、下層の配線層３９に上
層の配線層４４を積層する積層構造が使用されているが
、配線層３９によって生しる段差部を平坦化するために
、ＳＯＧを全面塗布、エッチバックにより段差部の低い
部分のみに埋め込んで平坦化を行っていた。
層の配線層４４を積層する積層構造が使用されているが
、配線層３９によって生しる段差部を平坦化するために
、ＳＯＧを全面塗布、エッチバックにより段差部の低い
部分のみに埋め込んで平坦化を行っていた。
上記した第４図（ａ）、（ｂ）に示す半導体装置では、
下層の配線層３９と上層の配線層４４とのコンタクト部
が薄いゲート酸化膜３５領域上に形成されており、別の
配線層４５間が比較的大きく離れて低集度の場合であっ
たため、ＳＯＧを上層の配線層４４と接触することなく
配線層３９によって生しる段差部の低い部分のみに埋め
込むことができ、平坦化を実現することができた。しか
しながら、第５図（ａ）、（ｂ）に示すように、更に配
線密度等の高集積化が進み配線層４５間が近くなってく
ると、配線層３９下のシリコン酸化膜３７の形状が熱処
理を行っても湾曲化するため、ＳＯＣ膜４膜外１層の配
線層３９上に残り易くなり上層の配線層４４と接触し易
かった。このため、熱処理が入ると配線層４４と接触し
ているＳＯＧによって配線層３９と配線層４４間にＳＯ
Ｃから発生するガスが混入して配線層３９と配線層４４
とのコンタクト抵抗が不安定になるといった問題が生じ
ていた。
下層の配線層３９と上層の配線層４４とのコンタクト部
が薄いゲート酸化膜３５領域上に形成されており、別の
配線層４５間が比較的大きく離れて低集度の場合であっ
たため、ＳＯＧを上層の配線層４４と接触することなく
配線層３９によって生しる段差部の低い部分のみに埋め
込むことができ、平坦化を実現することができた。しか
しながら、第５図（ａ）、（ｂ）に示すように、更に配
線密度等の高集積化が進み配線層４５間が近くなってく
ると、配線層３９下のシリコン酸化膜３７の形状が熱処
理を行っても湾曲化するため、ＳＯＣ膜４膜外１層の配
線層３９上に残り易くなり上層の配線層４４と接触し易
かった。このため、熱処理が入ると配線層４４と接触し
ているＳＯＧによって配線層３９と配線層４４間にＳＯ
Ｃから発生するガスが混入して配線層３９と配線層４４
とのコンタクト抵抗が不安定になるといった問題が生じ
ていた。
そこで、本発明は、高集積化及び平坦化しつつＳＯＧを
上層の配線層と接触し難くすることができ、下層の配線
層と上層の配線層間にＳＯＣからのガスの混入をほとん
どなくすことができ、上層の配線層と下層の配線層との
コンタクト抵抗を安定にすることができる半導体装置及
びその製造方法を提供することを目的としている。
上層の配線層と接触し難くすることができ、下層の配線
層と上層の配線層間にＳＯＣからのガスの混入をほとん
どなくすことができ、上層の配線層と下層の配線層との
コンタクト抵抗を安定にすることができる半導体装置及
びその製造方法を提供することを目的としている。
〔課題を解決するための手段つ
本発明による半導体装置は上記目的達成のため、基板上
に第１の絶縁膜と該第１の絶縁膜よりも膜厚の大きい第
２の絶縁膜が形成され、該第１の絶縁膜下の該基板に不
純物拡散層が形成され、該不純物拡散層が露出する第１
のコンタクトホールを有し、かつ該第１、第２の絶縁膜
を覆うように第３の絶縁膜が形成され、該第１のコンタ
クトホールを介して該不純物拡散層とコンタクトされ、
かつ該第２の絶縁膜上の領域の該第３の絶縁膜を覆うよ
うに第１の配線層が形成され、該第１の配線層段差部を
平坦化するようにスピンオングラス膜が形成され、該第
１の配線層が露出する第２０コンタクトホールを該第２
の絶縁膜上の領域に有し、かつ該第１の配線層及び該ス
ピンオングラス膜を覆うように第４の絶縁膜が形成され
、該第２のコンタクトホールを介して第１の配線層とコ
ンタクトするように、第２の配線層が形成されているも
のである。
に第１の絶縁膜と該第１の絶縁膜よりも膜厚の大きい第
２の絶縁膜が形成され、該第１の絶縁膜下の該基板に不
純物拡散層が形成され、該不純物拡散層が露出する第１
のコンタクトホールを有し、かつ該第１、第２の絶縁膜
を覆うように第３の絶縁膜が形成され、該第１のコンタ
クトホールを介して該不純物拡散層とコンタクトされ、
かつ該第２の絶縁膜上の領域の該第３の絶縁膜を覆うよ
うに第１の配線層が形成され、該第１の配線層段差部を
平坦化するようにスピンオングラス膜が形成され、該第
１の配線層が露出する第２０コンタクトホールを該第２
の絶縁膜上の領域に有し、かつ該第１の配線層及び該ス
ピンオングラス膜を覆うように第４の絶縁膜が形成され
、該第２のコンタクトホールを介して第１の配線層とコ
ンタクトするように、第２の配線層が形成されているも
のである。
本発明による半導体装置の製造方法は上記目的達成のた
め、基板上に第１の絶縁膜及び該第１の絶縁膜よりも膜
厚の大きい第２の絶縁膜を形成する工程と、該第１の絶
縁膜下の該基板に不純物拡散層を形成する工程と、該第
１、第２の絶縁膜を覆うように第３の絶縁膜を形成する
工程と、該第３の絶縁膜に該不純物拡散層が露出する第
１のコンタクトホールを形成する工程と、該第１のコン
タクトホールを介して該不純物拡散層とコンタクトする
ように、かつ該第２の絶縁膜上の領域の該第３の絶縁膜
を覆うように第１の配線層を形成する工程と、該第１の
配線層段差部を覆うようにスピンオングラス膜を形成す
る工程と、該スピンオングラス膜をエッチバックして該
第１の配線層段差部のみに該スピンオングラス膜を埋め
込んで平坦化する工程と、該第１の配線層及び該スピン
オングラス膜を覆うように第４の絶縁膜を形成する工程
と、該第２の絶縁膜上の領域の該第４の絶縁膜に該第１
の配線層が露出する第２のコンタクトホールを形成する
工程と、該第２のコンタクトホールを介して該第１の配
線層とコンタクトするように第２の配線層を形成する工
程とを含むものである。
め、基板上に第１の絶縁膜及び該第１の絶縁膜よりも膜
厚の大きい第２の絶縁膜を形成する工程と、該第１の絶
縁膜下の該基板に不純物拡散層を形成する工程と、該第
１、第２の絶縁膜を覆うように第３の絶縁膜を形成する
工程と、該第３の絶縁膜に該不純物拡散層が露出する第
１のコンタクトホールを形成する工程と、該第１のコン
タクトホールを介して該不純物拡散層とコンタクトする
ように、かつ該第２の絶縁膜上の領域の該第３の絶縁膜
を覆うように第１の配線層を形成する工程と、該第１の
配線層段差部を覆うようにスピンオングラス膜を形成す
る工程と、該スピンオングラス膜をエッチバックして該
第１の配線層段差部のみに該スピンオングラス膜を埋め
込んで平坦化する工程と、該第１の配線層及び該スピン
オングラス膜を覆うように第４の絶縁膜を形成する工程
と、該第２の絶縁膜上の領域の該第４の絶縁膜に該第１
の配線層が露出する第２のコンタクトホールを形成する
工程と、該第２のコンタクトホールを介して該第１の配
線層とコンタクトするように第２の配線層を形成する工
程とを含むものである。
（作用〕
本発明では、第１図（ａ）、（ｂ）に示すように、配線
層９と配線層１４をコンタクトするコンタクトホール１
３をゲート酸化膜５よりも膜厚の大きいフィールド酸化
膜４上の領域の配１層９上に形成するようにしている。
層９と配線層１４をコンタクトするコンタクトホール１
３をゲート酸化膜５よりも膜厚の大きいフィールド酸化
膜４上の領域の配１層９上に形成するようにしている。
このため、従来のゲート酸化膜上の領域にコンタクトホ
ールを形成している場合よりも２０００〜３０００人分
（第５図（ａ）に示す膜圧分Ａ）コンタクトホール１３
を上に持ち上げることができ、しかも従来と同じエツチ
ング量でＳＯＧ膜１１をエッチバンクしているため、更
に配線密度等の高集積化が進み配線層１５間が近くなっ
てきてもＳＯＧを下層の配線層９上に残り難くすること
ができ、上層の配線層１４と接触し難くすることができ
る。
ールを形成している場合よりも２０００〜３０００人分
（第５図（ａ）に示す膜圧分Ａ）コンタクトホール１３
を上に持ち上げることができ、しかも従来と同じエツチ
ング量でＳＯＧ膜１１をエッチバンクしているため、更
に配線密度等の高集積化が進み配線層１５間が近くなっ
てきてもＳＯＧを下層の配線層９上に残り難くすること
ができ、上層の配線層１４と接触し難くすることができ
る。
〔実施例］
以下、本発明を図面に基づいて説明する。
第１図及び第２図は本発明に係る半導体装置及びその製
造方法の一実施例を説明する図であり、第１図（ａ）、
（ｂ）は一実施例の構造を示す断面図、第２図＜ａ＞〜
（ｇ）は一実施例の製造方法を説明する図である。なお
、第１図（ｂ）は第１図（ａ）に示すＹｌ−Ｙ２方向の
断面図である。
造方法の一実施例を説明する図であり、第１図（ａ）、
（ｂ）は一実施例の構造を示す断面図、第２図＜ａ＞〜
（ｇ）は一実施例の製造方法を説明する図である。なお
、第１図（ｂ）は第１図（ａ）に示すＹｌ−Ｙ２方向の
断面図である。
これらの図において、１はＳｉ等からなる基板、２はＳ
ｉｎ、等からなるシリコン酸化膜、３はＳｉ３Ｎ４等か
らなるマスク層、４はＳｉＯ□等からなるフィールド酸
化膜、５はＳｉＯ□等からなるゲート酸化膜、６はソー
ス／ドレイン拡散層、７はＳｉＯ□等からなるシリコン
酸化膜、８はシリコン酸化膜７及びゲート酸化膜５に形
成されたコンタクトホール、９はＡＩ！、等からなる配
線層、１０はＳ ｉ Ｏｚ等からなるシリコン酸化膜、
１１はＳＯＧ膜、１２はＳｉｎ、等からなるシリコン酸
化膜、１３はシリコン酸化膜１２．１０に形成されたコ
ンタクトホール、１４はコンタクトホール１３を介して
配線層９とコンタクトされるＡｆｆ等からなる配線層、
１５はＡ２等からなる配線層である。
ｉｎ、等からなるシリコン酸化膜、３はＳｉ３Ｎ４等か
らなるマスク層、４はＳｉＯ□等からなるフィールド酸
化膜、５はＳｉＯ□等からなるゲート酸化膜、６はソー
ス／ドレイン拡散層、７はＳｉＯ□等からなるシリコン
酸化膜、８はシリコン酸化膜７及びゲート酸化膜５に形
成されたコンタクトホール、９はＡＩ！、等からなる配
線層、１０はＳ ｉ Ｏｚ等からなるシリコン酸化膜、
１１はＳＯＧ膜、１２はＳｉｎ、等からなるシリコン酸
化膜、１３はシリコン酸化膜１２．１０に形成されたコ
ンタクトホール、１４はコンタクトホール１３を介して
配線層９とコンタクトされるＡｆｆ等からなる配線層、
１５はＡ２等からなる配線層である。
次に、その製造方法について説明する。なお、ここでの
第１図（ａ）に示す方向の断面図に対応する第２図を用
いて説明する。
第１図（ａ）に示す方向の断面図に対応する第２図を用
いて説明する。
まず、第２図（ａ）に示すように、例えば熱酸化により
基板１を酸化して膜厚が例えば２００〜３００人のシリ
コン酸化膜２を形成し、例えばＣＶＤ法によりシリコン
酸化膜２上に５ｉｚＮ４を膜厚が例えば４０００人で堆
積した後、例えばウェットエンチングにより５ｉ３Ｎ４
を選択的にエツチングしてマスク層３を形成する。
基板１を酸化して膜厚が例えば２００〜３００人のシリ
コン酸化膜２を形成し、例えばＣＶＤ法によりシリコン
酸化膜２上に５ｉｚＮ４を膜厚が例えば４０００人で堆
積した後、例えばウェットエンチングにより５ｉ３Ｎ４
を選択的にエツチングしてマスク層３を形成する。
次に、第１図（ｂ）に示すように、熱酸化によりマスク
層３を用い、基板１を選択的に酸化して膜厚が例えば５
０００人のフィールド酸化膜４を形成し、例えばウェッ
トエツチングによりマスク層３及びシリコン酸化膜２を
除去し基板１を露出させて素子領域を形成した後、例え
ば熱酸化により基板１を酸化して膜厚が例えば２００〜
３００人のゲート酸化膜５を形成する。
層３を用い、基板１を選択的に酸化して膜厚が例えば５
０００人のフィールド酸化膜４を形成し、例えばウェッ
トエツチングによりマスク層３及びシリコン酸化膜２を
除去し基板１を露出させて素子領域を形成した後、例え
ば熱酸化により基板１を酸化して膜厚が例えば２００〜
３００人のゲート酸化膜５を形成する。
次に、第１図（ｃ）に示すように、例えばイオン注入に
よりゲート酸化膜５をスルーさせ基板１に不純物を導入
してソース／ドレイン拡散層６を形成し、例えばＣＶＤ
法により全面にＳｉＣ２を堆積して膜厚が例えば４００
０人のシリコン酸化膜７を形成した後、ソース／ドレイ
ン拡散層６活性化及びシリコン酸化膜７リフローのため
の熱処理を行う。
よりゲート酸化膜５をスルーさせ基板１に不純物を導入
してソース／ドレイン拡散層６を形成し、例えばＣＶＤ
法により全面にＳｉＣ２を堆積して膜厚が例えば４００
０人のシリコン酸化膜７を形成した後、ソース／ドレイ
ン拡散層６活性化及びシリコン酸化膜７リフローのため
の熱処理を行う。
次に、第１図（ｄ）に示すように、例えばウェットエツ
チングによりシリコン酸化膜７及びゲート酸化膜５を選
択的にエツチングしてコンタクトホール８を形成すると
ともに、コンタクトホール８内にソース／ドレイン拡散
層６が形成された基板１を露出させる。
チングによりシリコン酸化膜７及びゲート酸化膜５を選
択的にエツチングしてコンタクトホール８を形成すると
ともに、コンタクトホール８内にソース／ドレイン拡散
層６が形成された基板１を露出させる。
次に、第１図（ｅ）に示すように、例えばスパッタ法に
よりコンタクトホール８内を覆うようにＡｌを膜厚が例
えば５０００人で堆積した後、例えばＲＩＥによりＡＪ
を選択的にエツチングして配線層９を形成する。
よりコンタクトホール８内を覆うようにＡｌを膜厚が例
えば５０００人で堆積した後、例えばＲＩＥによりＡＪ
を選択的にエツチングして配線層９を形成する。
次に、第１図（ｆ）に示すように、例えばＣＶＤ法によ
り配線層９を覆うように全面に５ｉＯｚを堆積して膜厚
が例えば３０００人のシリコン酸化膜１０を形成した後
、表面が平坦になるように全面にＳＯＧを塗布して膜厚
が例えば５０００人のＳＯＧ膜１１を形成する。この時
、配線層９によって生した段差部がＳＯＧ膜１１によっ
て覆われる。
り配線層９を覆うように全面に５ｉＯｚを堆積して膜厚
が例えば３０００人のシリコン酸化膜１０を形成した後
、表面が平坦になるように全面にＳＯＧを塗布して膜厚
が例えば５０００人のＳＯＧ膜１１を形成する。この時
、配線層９によって生した段差部がＳＯＧ膜１１によっ
て覆われる。
次に、第１図（ｇ＞に示すように、例えばＲＩＥにより
シリコン酸化膜１０が露出するまでＳＯＧ膜１１をエッ
チバックし配線層９段差部のみにＳ○Ｇ膜１１を埋め込
んで表面を平坦化した後、例えばＣＶＤ法により全面に
５ｉＯｚを堆積して膜厚が例えば４０００人のシリコン
酸化膜１２を形成する。
シリコン酸化膜１０が露出するまでＳＯＧ膜１１をエッ
チバックし配線層９段差部のみにＳ○Ｇ膜１１を埋め込
んで表面を平坦化した後、例えばＣＶＤ法により全面に
５ｉＯｚを堆積して膜厚が例えば４０００人のシリコン
酸化膜１２を形成する。
そして、フィールド酸化膜４上の領域のシリコン酸化膜
１２．１０に配線層９が露出するコンタクトホール１３
を形成した後、このコンタクトホール１３を介して配線
層９とコンタクトを取るようにＡＡ等からなる配線層Ｉ
４を形成することにより、第１図（ａ）、（ｂ）に示す
ような半導体装置を得ることができる。
１２．１０に配線層９が露出するコンタクトホール１３
を形成した後、このコンタクトホール１３を介して配線
層９とコンタクトを取るようにＡＡ等からなる配線層Ｉ
４を形成することにより、第１図（ａ）、（ｂ）に示す
ような半導体装置を得ることができる。
すなわち、上記実施例では、下層の配線層９と上層の配
線層１４をコンタクトするコンタクトホール１３をゲー
ト酸化膜５よりも膜厚の大きいフィールド酸化膜４上の
領域の配線層９上に形成するようにしている。このため
、従来のゲートａ化膜の領域にコンクトホールを形成し
ている場合よりも２０００〜３０００人分（第５図（ａ
）に示す膜厚分Ａ）コンタクトホール】３を上に持ち上
げることができ、しかも従来と同しエツチング量でＳＯ
Ｇをエンチハンクしているため、更に配線密度等の高集
積化が進み配線層１５間が近くなってきてもＳＯＧ膜１
１を下層の配線層９上に残り難くすることができ、上層
の配線層１４と接触し難くすることができる。
線層１４をコンタクトするコンタクトホール１３をゲー
ト酸化膜５よりも膜厚の大きいフィールド酸化膜４上の
領域の配線層９上に形成するようにしている。このため
、従来のゲートａ化膜の領域にコンクトホールを形成し
ている場合よりも２０００〜３０００人分（第５図（ａ
）に示す膜厚分Ａ）コンタクトホール】３を上に持ち上
げることができ、しかも従来と同しエツチング量でＳＯ
Ｇをエンチハンクしているため、更に配線密度等の高集
積化が進み配線層１５間が近くなってきてもＳＯＧ膜１
１を下層の配線層９上に残り難くすることができ、上層
の配線層１４と接触し難くすることができる。
したがって、下層の配線層９と上層の配線層１４間にＳ
ＯＧからのガスの混入をほとんどなくすことができ、下
層の配線層９と上層の配線層１４とのコンタクト抵抗を
安定にすることができる。
ＯＧからのガスの混入をほとんどなくすことができ、下
層の配線層９と上層の配線層１４とのコンタクト抵抗を
安定にすることができる。
Ｃ発明の効果〕
本発明によれば、高集積化及び平坦化しっつＳＯＧを上
層の配線層と接触し難くすることができ、下層の配線層
と上層の配線層間にＳＯＧからのガスの混入をほとんど
なくすことができ、上層の配線層と下層の配線層とのコ
ンタクト抵抗を安定にすることがでるという効果がある
。
層の配線層と接触し難くすることができ、下層の配線層
と上層の配線層間にＳＯＧからのガスの混入をほとんど
なくすことができ、上層の配線層と下層の配線層とのコ
ンタクト抵抗を安定にすることがでるという効果がある
。
第１図及び第２図は本発明に係る半導体装置及びその製
造方法の一実施例を説明する図であり、第１図は一実施
例の構造を示す断面図、第２図は一実施例の製造方法を
説明する図、第３図及び第４図は従来の半導体装置及び
その製造方法を説明する図であり、 第３図は従来例の構造を示す断面図、 第４図は従来例の製造方法を説明する図、第５図は従来
例の課題を説明する図である。 １・・・・・・基板、 ４・・・・・・フィールド酸化膜、 ５・・・・・・ゲート酸化膜、 ６・・・・・・ソース／ドレイン拡散層、７・・・・・
・シリコン酸化膜、 ８・・・・−・コンタクトホール、 ９−・−・・・配線層、 １１・・−・・・ＳＯＧ膜、 １２・・・・・・シリコン酸化膜、 １３・・・・・・コンタクトホール、 １４・・・・・・配線層。 一実施例の製造方法を説明する図 第２図 一実施例の製造方法を説明する図 第２図 ／４４ ×２ （ｂ） 従来例の構造を示す断面図 第 図 従来例の製造方法を説明する図 第 図 従来例の製造方法を説明する図
造方法の一実施例を説明する図であり、第１図は一実施
例の構造を示す断面図、第２図は一実施例の製造方法を
説明する図、第３図及び第４図は従来の半導体装置及び
その製造方法を説明する図であり、 第３図は従来例の構造を示す断面図、 第４図は従来例の製造方法を説明する図、第５図は従来
例の課題を説明する図である。 １・・・・・・基板、 ４・・・・・・フィールド酸化膜、 ５・・・・・・ゲート酸化膜、 ６・・・・・・ソース／ドレイン拡散層、７・・・・・
・シリコン酸化膜、 ８・・・・−・コンタクトホール、 ９−・−・・・配線層、 １１・・−・・・ＳＯＧ膜、 １２・・・・・・シリコン酸化膜、 １３・・・・・・コンタクトホール、 １４・・・・・・配線層。 一実施例の製造方法を説明する図 第２図 一実施例の製造方法を説明する図 第２図 ／４４ ×２ （ｂ） 従来例の構造を示す断面図 第 図 従来例の製造方法を説明する図 第 図 従来例の製造方法を説明する図
Claims (2)
- （１）基板（１）上に第１の絶縁膜（５）と該第１の絶
縁膜（５）よりも膜厚の大きい第２の絶縁膜（４）が形
成され、 該第１の絶縁膜（５）下の該基板（１）に不純物拡散層
（６）が形成され、 該不純物拡散層（６）が露出する第１のコンタクトホー
ル（８）を有し、かつ該第１、第２の絶縁膜（５、４）
を覆うように第３の絶縁膜（７）が形成され、 該第１のコンタクトホール（８）を介して該不純物拡散
層（６）とコンタクトされ、かつ該第２の絶縁膜（４）
上の領域の該第３の絶縁膜（７）を覆うように第１の配
線層（９）が形成され、 該第１の配線層（９）段差部を平坦化するようにスピン
オングラス膜（１１）が形成され、該第１の配線層（９
）が露出する第２のコンタクトホール（１３）を該第２
の絶縁膜（４）上の領域に有し、かつ該第１の配線層（
９）及び該スピンオングラス膜（１１）を覆うように第
４の絶縁膜（１２）が形成され、 該第２のコンタクトホール（１３）を介して第１の配線
層（９）とコンタクトするように第２の配線層（１４）
が形成されていることを特徴とする半導体装置。 - （２）基板（１）上に第１の絶縁膜（５）及び該第１の
絶縁膜（５）よりも膜厚の大きい第２の絶縁膜（４）を
形成する工程と、 該第１の絶縁膜（５）下の該基板（１）に不純物拡散層
（６）を形成する工程と、 該第１、第２の絶縁膜（５、４）を覆うように第３の絶
縁膜（７）を形成する工程と、 該第３の絶縁膜（７）に該不純物拡散層（６）が露出す
る第１のコンタクトホール（８）を形成する工程と、 該第１のコンタクトホール（８）を介して該不純物拡散
層（６）とコンタクトするように、かつ該第２の絶縁膜
（４）上の領域の該第３の絶縁膜（７）を覆うように第
１の配線層（９）を形成する工程と、 該第１の配線層（９）段差部を覆うようにスピンオング
ラス膜（１１）を形成する工程と、該スピンオングラス
膜（１１）をエッチバックして該第１の配線層（９）段
差部のみに該スピンオングラス膜（１１）を埋め込んで
平坦化する工程と、 該第１の配線層（９）及び該スピンオングラス膜（１１
）を覆うように第４の絶縁膜（１２）を形成する工程と
、 該第２の絶縁膜（４）上の領域の該第４の絶縁膜（１２
）に該第１の配線層（９）が露出する第２のコンタクト
ホール（１３）を形成する工程と、 該第２のコンタクトホール（１３）を介して該第１の配
線層（９）とコンタクトするように第２の配線層（１４
）を形成する工程とを含むことを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17900690A JPH0464235A (ja) | 1990-07-04 | 1990-07-04 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17900690A JPH0464235A (ja) | 1990-07-04 | 1990-07-04 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0464235A true JPH0464235A (ja) | 1992-02-28 |
Family
ID=16058469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17900690A Pending JPH0464235A (ja) | 1990-07-04 | 1990-07-04 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0464235A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7312515B2 (en) | 2003-06-11 | 2007-12-25 | Ricoh Company, Ltd. | Semiconductor apparatus including a thin-metal-film resistor element and a method of manufacturing the same |
| US7358592B2 (en) | 2004-03-02 | 2008-04-15 | Ricoh Company, Ltd. | Semiconductor device |
-
1990
- 1990-07-04 JP JP17900690A patent/JPH0464235A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7312515B2 (en) | 2003-06-11 | 2007-12-25 | Ricoh Company, Ltd. | Semiconductor apparatus including a thin-metal-film resistor element and a method of manufacturing the same |
| US7718502B2 (en) | 2003-06-11 | 2010-05-18 | Ricoh Company, Ltd. | Semiconductor apparatus including a thin-metal-film resistor element and a method of manufacturing the same |
| US7358592B2 (en) | 2004-03-02 | 2008-04-15 | Ricoh Company, Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0878519A (ja) | 半導体装置およびその製造方法 | |
| US5077238A (en) | Method of manufacturing a semiconductor device with a planar interlayer insulating film | |
| US6194257B1 (en) | Fabrication method of gate electrode having dual gate insulating film | |
| JPH0464235A (ja) | 半導体装置及びその製造方法 | |
| JPS6054450A (ja) | 半導体装置の製造方法 | |
| JPS58102558A (ja) | 半導体装置およびその製造方法 | |
| JPH0442948A (ja) | 半導体装置の製造方法 | |
| JPS62190849A (ja) | 半導体装置の製造方法 | |
| JPH0286135A (ja) | 半導体装置の製造方法 | |
| JPS6154661A (ja) | 半導体装置の製造方法 | |
| JPH02170561A (ja) | 半導体装置の製造方法 | |
| JPS63170922A (ja) | 配線方法 | |
| JPH0992650A (ja) | 半導体装置およびその製造方法 | |
| JPS6188543A (ja) | 半導体装置の製造方法 | |
| JPH1126756A (ja) | 半導体装置の製造方法 | |
| JPH0256933A (ja) | 半導体装置の製造方法 | |
| JPH1041379A (ja) | 半導体装置の製造方法 | |
| JPH01162358A (ja) | 積層構造ｍｉｓ型半導体装置形成方法 | |
| JPH03155635A (ja) | 半導体装置の製造方法 | |
| JPS58180061A (ja) | 半導体装置の製造方法 | |
| JPS63271959A (ja) | 半導体装置のコンタクト形成方法 | |
| JPS62166547A (ja) | 多層配線構造体の形成方法 | |
| JPH0231418A (ja) | 半導体装置の電気的接合構造 | |
| JPH02105519A (ja) | 半導体集積回路の製造方法 | |
| JPH0584666B2 (ja) |