JPH02105519A - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JPH02105519A JPH02105519A JP25847188A JP25847188A JPH02105519A JP H02105519 A JPH02105519 A JP H02105519A JP 25847188 A JP25847188 A JP 25847188A JP 25847188 A JP25847188 A JP 25847188A JP H02105519 A JPH02105519 A JP H02105519A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- film
- wiring
- diffusion layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000010410 layer Substances 0.000 claims abstract description 19
- 238000009792 diffusion process Methods 0.000 claims abstract description 18
- 239000011229 interlayer Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 8
- 238000000059 patterning Methods 0.000 claims abstract 2
- 238000000034 method Methods 0.000 abstract description 8
- 238000009413 insulation Methods 0.000 abstract 6
- 239000004020 conductor Substances 0.000 abstract 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 229920005591 polysilicon Polymers 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路の製造方法に関し、特に配線の
接続方法に関する。
接続方法に関する。
従来、半導体集積回路のゲート電極と一体的に形成され
る多結晶シリコンからなる配線と、半導体基板中に設け
られた拡散層を接続する際は、拡散層上の絶縁膜の所望
の位置を開口し、しかる後に多結晶シリコンを被着して
開口を埋め、その後多結晶シリコン膜を開口部の一部に
残存するようにパターニングを行ない、多結晶シリコン
からなる配線を形成すると共に配線と拡散層を接続させ
るいわゆる埋込コンタクト法が用いられていた。
る多結晶シリコンからなる配線と、半導体基板中に設け
られた拡散層を接続する際は、拡散層上の絶縁膜の所望
の位置を開口し、しかる後に多結晶シリコンを被着して
開口を埋め、その後多結晶シリコン膜を開口部の一部に
残存するようにパターニングを行ない、多結晶シリコン
からなる配線を形成すると共に配線と拡散層を接続させ
るいわゆる埋込コンタクト法が用いられていた。
上述した従来の埋込コンタクト法は、多結晶シリコン膜
をエツチングする時に、多結晶シリコン膜で覆われてい
ない開口部の半導体基板、例えばシリコン基板がエツチ
ングされるため半導体装置の歩留り及び信頼性が低下す
るという欠点がある。
をエツチングする時に、多結晶シリコン膜で覆われてい
ない開口部の半導体基板、例えばシリコン基板がエツチ
ングされるため半導体装置の歩留り及び信頼性が低下す
るという欠点がある。
本発明の半導体集積回路の製造方法は、半導体基板に拡
散層を形成したのち該拡散層上に絶縁膜と配線と層間絶
縁膜とを順次形成する工程と、前記層間絶縁膜上にフォ
トレジスト膜を形成したのちパターニングし開口部を形
成する工程と、開口部を有する前記フォトレジスト膜を
マスクとして前記層間絶縁膜と配線と絶縁膜とをエツチ
ングし前記拡散層に達する第２の開口部を形成する工程
と、前記第２の開口部を含む全面に導電体膜を形成した
のちエツチングし該第２の開口部内のみに導電体膜を残
す工程とを含んで構成される。
散層を形成したのち該拡散層上に絶縁膜と配線と層間絶
縁膜とを順次形成する工程と、前記層間絶縁膜上にフォ
トレジスト膜を形成したのちパターニングし開口部を形
成する工程と、開口部を有する前記フォトレジスト膜を
マスクとして前記層間絶縁膜と配線と絶縁膜とをエツチ
ングし前記拡散層に達する第２の開口部を形成する工程
と、前記第２の開口部を含む全面に導電体膜を形成した
のちエツチングし該第２の開口部内のみに導電体膜を残
す工程とを含んで構成される。
次に本発明について図面を参照して説明する。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。
めの工程順に示した半導体チップの断面図である。
まず第１図（ａ）に示すように、比抵抗１Ω・備のＰ型
Ｓｉ基板１０に深さ約０．３μｍのＮ＋型型数散層１１
形成したのち、膜厚５００Ａのゲート酸化膜１２を形成
する。次にゲート電極に接続する膜厚５００ＯＡのポリ
シリコンからなる配線１３を形成したのち、その上に膜
厚３０００Ａの層間絶縁膜１４を形成する。
Ｓｉ基板１０に深さ約０．３μｍのＮ＋型型数散層１１
形成したのち、膜厚５００Ａのゲート酸化膜１２を形成
する。次にゲート電極に接続する膜厚５００ＯＡのポリ
シリコンからなる配線１３を形成したのち、その上に膜
厚３０００Ａの層間絶縁膜１４を形成する。
次に第１図（ｂ）に示すように、百合露光によりフォト
レジスト膜１５に選択的に約２×３μｍ２の開口部１６
を設けたのちドライエツチング法等により、開口部分の
層間絶縁膜１４と配線１３とゲート酸化膜１２を除去す
る。
レジスト膜１５に選択的に約２×３μｍ２の開口部１６
を設けたのちドライエツチング法等により、開口部分の
層間絶縁膜１４と配線１３とゲート酸化膜１２を除去す
る。
次に第１図（ｃ）に示すように、フォトレジスト膜１５
を除去後全面にポリシリコン膜１７を１．５μｍ以上の
厚さに被着し開口部を埋める。
を除去後全面にポリシリコン膜１７を１．５μｍ以上の
厚さに被着し開口部を埋める。
次に第１図（ｄ）に示すようにポリシリコン膜１７を異
方性ドライエツチング法によりエツチングし、開口部１
６内にのみポリシリコン膜１７を残存させる。
方性ドライエツチング法によりエツチングし、開口部１
６内にのみポリシリコン膜１７を残存させる。
このように本実施例によれば、配線１３とＮ＋＋拡散１
１１との接続を開口部１６内に埋設されたポリシリコン
膜１７により行うなめ、従来のように配線形成のための
エツチング工程でＳｉ基板がエツチングされることはな
くなる。
１１との接続を開口部１６内に埋設されたポリシリコン
膜１７により行うなめ、従来のように配線形成のための
エツチング工程でＳｉ基板がエツチングされることはな
くなる。
以上説明したように本発明は、半導体基板の拡散層と配
線を接続する場合、拡散層上に絶縁膜と配線と層間絶縁
膜とを形成したのち、この層間絶縁膜と配線と絶縁膜と
に開口部を形成し、この開口部内に導電体膜を埋設する
ことにより、半導体基板に損傷を与えることなく拡散層
と配線とを接続させることができる。従って半導体装置
の歩留り及び信頼性を向上させることができる。
線を接続する場合、拡散層上に絶縁膜と配線と層間絶縁
膜とを形成したのち、この層間絶縁膜と配線と絶縁膜と
に開口部を形成し、この開口部内に導電体膜を埋設する
ことにより、半導体基板に損傷を与えることなく拡散層
と配線とを接続させることができる。従って半導体装置
の歩留り及び信頼性を向上させることができる。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めの半導体チップの断面図である。
めの半導体チップの断面図である。
Claims (1)
- 半導体基板に拡散層を形成したのち該拡散層上に絶縁膜
と配線と層間絶縁膜とを順次形成する工程と、前記層間
絶縁膜上にフォトレジスト膜を形成したのちパターニン
グし開口部を形成する工程と、開口部を有する前記フォ
トレジスト膜をマスクとして前記層間絶縁膜と配線と絶
縁膜とをエッチングし前記拡散層に達する第２の開口部
を形成する工程と、前記第２の開口部を含む全面に導電
体膜を形成したのちエッチングし該第２の開口部内のみ
に導電体膜を残す工程とを含むこと特徴とする半導体集
積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25847188A JPH02105519A (ja) | 1988-10-14 | 1988-10-14 | 半導体集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25847188A JPH02105519A (ja) | 1988-10-14 | 1988-10-14 | 半導体集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02105519A true JPH02105519A (ja) | 1990-04-18 |
Family
ID=17320684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25847188A Pending JPH02105519A (ja) | 1988-10-14 | 1988-10-14 | 半導体集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02105519A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4122362A1 (de) * | 1991-07-05 | 1993-01-14 | Siemens Ag | Anordnung und verfahren zum kontaktieren von leitenden schichten |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6232630A (ja) * | 1985-07-31 | 1987-02-12 | アドバンスト・マイクロ・デイバイシズ・インコ−ポレ−テツド | コンタクトプラグの形成方法 |
| JPS6276653A (ja) * | 1985-09-30 | 1987-04-08 | Toshiba Corp | 半導体集積回路 |
| JPS62171141A (ja) * | 1986-01-24 | 1987-07-28 | Fujitsu Ltd | 半導体装置 |
| JPS62233659A (ja) * | 1986-04-02 | 1987-10-14 | 三洋電機株式会社 | エンジン駆動式空調機 |
-
1988
- 1988-10-14 JP JP25847188A patent/JPH02105519A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6232630A (ja) * | 1985-07-31 | 1987-02-12 | アドバンスト・マイクロ・デイバイシズ・インコ−ポレ−テツド | コンタクトプラグの形成方法 |
| JPS6276653A (ja) * | 1985-09-30 | 1987-04-08 | Toshiba Corp | 半導体集積回路 |
| JPS62171141A (ja) * | 1986-01-24 | 1987-07-28 | Fujitsu Ltd | 半導体装置 |
| JPS62233659A (ja) * | 1986-04-02 | 1987-10-14 | 三洋電機株式会社 | エンジン駆動式空調機 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4122362A1 (de) * | 1991-07-05 | 1993-01-14 | Siemens Ag | Anordnung und verfahren zum kontaktieren von leitenden schichten |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3123092B2 (ja) | 半導体装置の製造方法 | |
| JP3175188B2 (ja) | 位置合わせマークの形成方法 | |
| EP0877420A3 (en) | Method of forming a polysilicon buried contact and a structure thereof | |
| JP2734027B2 (ja) | 配線形成方法 | |
| KR19980020482A (ko) | 반도체 장치의 배선구조 및 방법 | |
| JPH02105519A (ja) | 半導体集積回路の製造方法 | |
| JPH01192159A (ja) | 半導体装置 | |
| JPH0595048A (ja) | 半導体集積回路装置の製造方法 | |
| JP2695861B2 (ja) | 半導体装置の製造方法 | |
| KR100250746B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR0155787B1 (ko) | 반도체 메모리장치의 매몰접촉창 형성방법 | |
| JPH05267336A (ja) | 位置合わせマークを用いた配線層の形成方法 | |
| JP2574910B2 (ja) | 半導体装置の製造方法 | |
| JP3227722B2 (ja) | 半導体装置の製造方法 | |
| JP3064383B2 (ja) | 半導体装置の製造方法 | |
| JPS58102558A (ja) | 半導体装置およびその製造方法 | |
| JPH03177072A (ja) | 半導体装置及びその製造方法 | |
| JPH07147225A (ja) | 半導体装置およびその製造方法 | |
| JP3038873B2 (ja) | 半導体装置の製造方法 | |
| JPH03175676A (ja) | 半導体装置 | |
| JPH04333235A (ja) | 半導体集積回路の製造方法 | |
| JPH05121405A (ja) | 半導体装置の製造方法 | |
| JPH0287621A (ja) | 半導体装置の製造方法 | |
| JPH0415925A (ja) | 半導体装置の製造方法 | |
| JPS63170922A (ja) | 配線方法 |