JPH04333235A - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JPH04333235A JPH04333235A JP10294991A JP10294991A JPH04333235A JP H04333235 A JPH04333235 A JP H04333235A JP 10294991 A JP10294991 A JP 10294991A JP 10294991 A JP10294991 A JP 10294991A JP H04333235 A JPH04333235 A JP H04333235A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- aluminum
- insulating film
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 5
- 238000000059 patterning Methods 0.000 claims abstract description 3
- 239000011229 interlayer Substances 0.000 claims description 7
- 239000010410 layer Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 abstract description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 14
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 6
- 238000009413 insulation Methods 0.000 abstract 2
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 238000000034 method Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路の製造方
法に関し、特に多層配線の形成方法に関する。
法に関し、特に多層配線の形成方法に関する。
【０００２】
【従来の技術】従来の半導体集積回路の製造方法は、ま
ず、図２（ａ）に示すように、シリコン基板１の上に酸
化シリコン膜２を形成し、酸化シリコン膜２の上にアル
ミニウム膜６を形成する。次に、アルミニウム膜６の上
にフォトレジスト膜１０を塗布してパターニングする。
ず、図２（ａ）に示すように、シリコン基板１の上に酸
化シリコン膜２を形成し、酸化シリコン膜２の上にアル
ミニウム膜６を形成する。次に、アルミニウム膜６の上
にフォトレジスト膜１０を塗布してパターニングする。
【０００３】次に、図２（ｂ）に示すように、フォトレ
ジスト膜１０をマスクとしてウェットエッチングまたは
ドライエッチング法によりアルミニウム膜６をエッチン
グし、アルミニウム配線８を形成する。
ジスト膜１０をマスクとしてウェットエッチングまたは
ドライエッチング法によりアルミニウム膜６をエッチン
グし、アルミニウム配線８を形成する。
【０００４】次に、図２（ｃ）に示すように、フォトレ
ジスト膜１０を除去した後、アルミニウム配線８を含む
表面にＰＳＧ膜９を堆積して層間絶縁膜を形成する。
ジスト膜１０を除去した後、アルミニウム配線８を含む
表面にＰＳＧ膜９を堆積して層間絶縁膜を形成する。
【０００５】
【発明が解決しようとする課題】上述した従来の半導体
集積回路の製造方法は、配線上に設けた層間絶縁膜の表
面が平坦ではなく、段差を有しているため、上層に設け
る配線の断線が生じやすいという欠点がある。
集積回路の製造方法は、配線上に設けた層間絶縁膜の表
面が平坦ではなく、段差を有しているため、上層に設け
る配線の断線が生じやすいという欠点がある。
【０００６】
【課題を解決するための手段】本発明の半導体集積回路
の製造方法は、半導体基板上に設けた絶縁膜上に配線形
成用絶縁膜を堆積してパターニングし配線形成用の溝を
形成する工程と、前記溝を含む表面に金属膜を堆積して
前記溝内を充填する工程と、前記金属層をエッチバック
して前記配線形成用絶縁膜の上面を露出させ前記溝内に
金属層を埋込んで配線を形成する工程と、前記配線を含
む表面に層間絶縁膜を形成する工程とを含んで構成され
る。
の製造方法は、半導体基板上に設けた絶縁膜上に配線形
成用絶縁膜を堆積してパターニングし配線形成用の溝を
形成する工程と、前記溝を含む表面に金属膜を堆積して
前記溝内を充填する工程と、前記金属層をエッチバック
して前記配線形成用絶縁膜の上面を露出させ前記溝内に
金属層を埋込んで配線を形成する工程と、前記配線を含
む表面に層間絶縁膜を形成する工程とを含んで構成され
る。
【０００７】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００８】図１（ａ）〜（ｄ）は本発明の一実施例を
説明するための工程順に示した半導体チップの断面図で
ある。
説明するための工程順に示した半導体チップの断面図で
ある。
【０００９】まず、図１（ａ）に示すように、シリコン
基板１の上に酸化シリコン膜２を形成し、酸化シリコン
膜２の上に窒化シリコン膜３を形成する。次に、窒化シ
リコン膜３の上にフォトレジスト膜４を塗布してパター
ニングし、フォトレジスト膜４をマスクとして窒化シリ
コン膜３をエッチングし、配線形成用の溝５を形成する
。
基板１の上に酸化シリコン膜２を形成し、酸化シリコン
膜２の上に窒化シリコン膜３を形成する。次に、窒化シ
リコン膜３の上にフォトレジスト膜４を塗布してパター
ニングし、フォトレジスト膜４をマスクとして窒化シリ
コン膜３をエッチングし、配線形成用の溝５を形成する
。
【００１０】次に図１（ｂ）に示すように、フォトレジ
スト膜４を除去した後、溝５を含む表面にアルミニウム
膜６を堆積して溝５内を充填する。次に、アルミニウム
膜６の上にフォトレジスト膜７を塗布して表面を平坦化
する。
スト膜４を除去した後、溝５を含む表面にアルミニウム
膜６を堆積して溝５内を充填する。次に、アルミニウム
膜６の上にフォトレジスト膜７を塗布して表面を平坦化
する。
【００１１】次に、図１（ｃ）に示すように、全面をエ
ッチバックし、ちょうど窒化シリコン膜３の上面を露出
させた時点でエッチングを停止し、溝５内にアルミニウ
ム膜６を埋込みアルミニウム配線８を形成する。
ッチバックし、ちょうど窒化シリコン膜３の上面を露出
させた時点でエッチングを停止し、溝５内にアルミニウ
ム膜６を埋込みアルミニウム配線８を形成する。
【００１２】次に、図１（ｄ）に示すように、アルミニ
ウム配線８を含む表面にＰＳＧ膜９を形成して表面が平
坦化された層間絶縁膜を形成する。
ウム配線８を含む表面にＰＳＧ膜９を形成して表面が平
坦化された層間絶縁膜を形成する。
【００１３】
【発明の効果】以上説明したように本発明は、絶縁膜に
設けた溝内に配線を埋込んで設けることにより、層間絶
縁膜の表面を平坦化することができ、層間絶縁膜上に形
成する上層配線の断線を防ぐことができるという効果が
ある。
設けた溝内に配線を埋込んで設けることにより、層間絶
縁膜の表面を平坦化することができ、層間絶縁膜上に形
成する上層配線の断線を防ぐことができるという効果が
ある。
【図１】本発明の一実施例を説明するための工程順に示
した半導体チップの断面図である。
した半導体チップの断面図である。
【図２】従来の半導体集積回路の製造方法を説明するた
めの工程順に示した半導体チップの断面図である。
めの工程順に示した半導体チップの断面図である。
１ シリコン基板
２ 酸化シリコン膜
３ 窒化シリコン膜
４，７，１０ フォトレジスト膜５ 溝
６ アルミニウム膜
８ アルミニウム配線
９ ＰＳＧ膜
Claims (1)
- 【請求項１】 半導体基板上に設けた絶縁膜上に配線
形成用絶縁膜を堆積してパターニングし配線形成用の溝
を形成する工程と、前記溝を含む表面に金属膜を堆積し
て前記溝内を充填する工程と、前記金属層をエッチバッ
クして前記配線形成用絶縁膜の上面を露出させ前記溝内
に金属層を埋込んで配線を形成する工程と、前記配線を
含む表面に層間絶縁膜を形成する工程とを含むことを特
徴とする半導体集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10294991A JPH04333235A (ja) | 1991-05-09 | 1991-05-09 | 半導体集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10294991A JPH04333235A (ja) | 1991-05-09 | 1991-05-09 | 半導体集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04333235A true JPH04333235A (ja) | 1992-11-20 |
Family
ID=14341069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10294991A Pending JPH04333235A (ja) | 1991-05-09 | 1991-05-09 | 半導体集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04333235A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07183273A (ja) * | 1993-12-24 | 1995-07-21 | Nec Corp | 半導体装置及びその製造方法 |
-
1991
- 1991-05-09 JP JP10294991A patent/JPH04333235A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07183273A (ja) * | 1993-12-24 | 1995-07-21 | Nec Corp | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6323118B1 (en) | Borderless dual damascene contact | |
| JPH0897283A (ja) | 半導体装置の製造方法 | |
| JPS5893255A (ja) | 半導体装置の製造方法 | |
| JPH04333235A (ja) | 半導体集積回路の製造方法 | |
| KR0124144B1 (ko) | 반도체 장치 및 그의 제조방법 | |
| JPH0799198A (ja) | 半導体装置の製造方法 | |
| JP2597424B2 (ja) | 半導体装置の製造方法 | |
| KR100439477B1 (ko) | 반도체 소자의 텅스텐 플러그 형성방법 | |
| KR100523656B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JPH0758204A (ja) | 半導体装置の製造方法 | |
| KR100315457B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH0587973B2 (ja) | ||
| JP3227722B2 (ja) | 半導体装置の製造方法 | |
| JPH0595048A (ja) | 半導体集積回路装置の製造方法 | |
| JP2734881B2 (ja) | 半導体装置の製造方法 | |
| JPS61187251A (ja) | 半導体装置の製造方法 | |
| JPH04369853A (ja) | 半導体装置 | |
| KR100203298B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPS63226041A (ja) | 半導体集積回路装置の製造方法 | |
| JPH02105519A (ja) | 半導体集積回路の製造方法 | |
| JPS63312658A (ja) | 半導体装置の製造方法 | |
| JPH04267543A (ja) | 半導体装置およびその製造方法 | |
| JPH03248533A (ja) | 半導体集積回路装置 | |
| JPH0817909A (ja) | 半導体装置の製造方法 | |
| JPH0927492A (ja) | 半導体装置の製造方法 |