JP3227722B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3227722B2 JP3227722B2 JP16655491A JP16655491A JP3227722B2 JP 3227722 B2 JP3227722 B2 JP 3227722B2 JP 16655491 A JP16655491 A JP 16655491A JP 16655491 A JP16655491 A JP 16655491A JP 3227722 B2 JP3227722 B2 JP 3227722B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- forming
- layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に不純物拡散層または第１の配線層とアルミニ
ウムなどから成る第２の配線層との導通をとるためのコ
ンタクトホールの形成方法に関する。
関し、特に不純物拡散層または第１の配線層とアルミニ
ウムなどから成る第２の配線層との導通をとるためのコ
ンタクトホールの形成方法に関する。
【０００２】
【従来の技術】年々、半導体装置は高集積化・微細化が
進んでいる。それに伴い、コンタクトホールのアスペク
ト比及び、アルミニウム配線層のステップカバレッヂは
悪化し、コンタクト抵抗の増大やコンタクト部でのアル
ミニウム配線層の断線が問題となっている。
進んでいる。それに伴い、コンタクトホールのアスペク
ト比及び、アルミニウム配線層のステップカバレッヂは
悪化し、コンタクト抵抗の増大やコンタクト部でのアル
ミニウム配線層の断線が問題となっている。
【０００３】従来の不純物拡散層とアルミニウム配線層
とのコンタクトホール部を有する半導体装置の製造方法
について図５を参照して説明する。ｎ型（またはｐ型）
シリコン基板１上に選択酸化法によりフィールド酸化膜
２を形成して活性領域を区画し、活性領域上にゲート酸
化膜３を形成し、ゲート電極４を形成し、フィールド酸
化膜２及びゲート電極４をマスクとしてｐ型（またはｎ
型）不純物（例えばボロン（またはリン））を導入して
ｐ型（またはｎ型）拡散層５を形成してＢＰＳＧ（ボロ
ン・リン・シリケート・ガラス）層から成る第１の層間
絶縁膜６を全面に形成する。つづいて、ポリシリコンな
どから成る第１の配線層７を形成し、ＳｉＯ2 層から成
る第２の層間絶縁膜８を全面に形成し、さらにＢＰＳＧ
層から成る第３の層間絶縁膜１０を全面に形成する。最
後に、ホトリソグラフィー技術を用いて、ｐ型（または
ｎ型）拡散層５上のレジストを除去する様にパターニン
グし、ウェットエッチ（等方性）とドライエッチ（異方
性）を順に行ないコンタクトホール１１ａを形成し、ア
ルミニウム配線層１２を形成する。
とのコンタクトホール部を有する半導体装置の製造方法
について図５を参照して説明する。ｎ型（またはｐ型）
シリコン基板１上に選択酸化法によりフィールド酸化膜
２を形成して活性領域を区画し、活性領域上にゲート酸
化膜３を形成し、ゲート電極４を形成し、フィールド酸
化膜２及びゲート電極４をマスクとしてｐ型（またはｎ
型）不純物（例えばボロン（またはリン））を導入して
ｐ型（またはｎ型）拡散層５を形成してＢＰＳＧ（ボロ
ン・リン・シリケート・ガラス）層から成る第１の層間
絶縁膜６を全面に形成する。つづいて、ポリシリコンな
どから成る第１の配線層７を形成し、ＳｉＯ2 層から成
る第２の層間絶縁膜８を全面に形成し、さらにＢＰＳＧ
層から成る第３の層間絶縁膜１０を全面に形成する。最
後に、ホトリソグラフィー技術を用いて、ｐ型（または
ｎ型）拡散層５上のレジストを除去する様にパターニン
グし、ウェットエッチ（等方性）とドライエッチ（異方
性）を順に行ないコンタクトホール１１ａを形成し、ア
ルミニウム配線層１２を形成する。
【０００４】
【発明が解決しようとする課題】この従来の半導体装置
の製造方法では、ＢＰＳＧ層から成る第３の層間絶縁膜
をリフロー（熱処理による平坦化）したときに、第１の
配線層（ＢＰＳＧ層から成る第１の層間絶縁膜とＢＰＳ
Ｇ層から成る第３の層間絶縁膜の間にある配線層）のパ
ターンシフトを防ぐために、第１の配線層上にＳｉＯ2
層などの比較的軟化し難い膜から成る第２の層間絶縁膜
を設けているが、このＳｉＯ2 層はコンタクト開口時に
ＢＰＳＧ層とのエッチングレートの違いによりコンタク
トホールにくびれを生じさせたり、コンタクト開口後の
リフローによるコンタクトホールのアスペクト比の改善
を難しくするという欠点がある。
の製造方法では、ＢＰＳＧ層から成る第３の層間絶縁膜
をリフロー（熱処理による平坦化）したときに、第１の
配線層（ＢＰＳＧ層から成る第１の層間絶縁膜とＢＰＳ
Ｇ層から成る第３の層間絶縁膜の間にある配線層）のパ
ターンシフトを防ぐために、第１の配線層上にＳｉＯ2
層などの比較的軟化し難い膜から成る第２の層間絶縁膜
を設けているが、このＳｉＯ2 層はコンタクト開口時に
ＢＰＳＧ層とのエッチングレートの違いによりコンタク
トホールにくびれを生じさせたり、コンタクト開口後の
リフローによるコンタクトホールのアスペクト比の改善
を難しくするという欠点がある。
【０００５】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体チップの所定の導電領域上に第１の層
間絶縁膜を形成する工程と、前記第１の層間絶縁膜上に
所定層次の第１の配線を形成する工程と、第２の層間絶
縁膜を形成する工程と、前記第２の層間絶縁膜の前記導
電領域上の所定部を除去する工程と、第３の層間絶縁膜
を形成する工程と、少なくとも前記第２の層間絶縁膜の
除去された箇所を通って前記第３の層間絶縁膜および第
２の層間絶縁膜を貫通するコンタクトホールを形成する
工程と、前記コンタクトホールを被覆するように第２の
配線を形成する工程とからなり、前記第１，第３の層間
絶縁膜を、前記第２の層間絶縁膜よりもコンタクトホー
ル形成時のエッチングレートの速く、かつ熱処理による
平坦化が容易な絶縁膜で形成することを特徴とする。
造方法は、半導体チップの所定の導電領域上に第１の層
間絶縁膜を形成する工程と、前記第１の層間絶縁膜上に
所定層次の第１の配線を形成する工程と、第２の層間絶
縁膜を形成する工程と、前記第２の層間絶縁膜の前記導
電領域上の所定部を除去する工程と、第３の層間絶縁膜
を形成する工程と、少なくとも前記第２の層間絶縁膜の
除去された箇所を通って前記第３の層間絶縁膜および第
２の層間絶縁膜を貫通するコンタクトホールを形成する
工程と、前記コンタクトホールを被覆するように第２の
配線を形成する工程とからなり、前記第１，第３の層間
絶縁膜を、前記第２の層間絶縁膜よりもコンタクトホー
ル形成時のエッチングレートの速く、かつ熱処理による
平坦化が容易な絶縁膜で形成することを特徴とする。
【０００６】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【０００７】図１（ａ），（ｂ）、図２（ａ），
（ｂ）、図３は本発明の第１の実施例の説明に使用する
断面図である。
（ｂ）、図３は本発明の第１の実施例の説明に使用する
断面図である。
【０００８】先ず図１（ａ）に示すように、ｎ型（また
はｐ型）シリコン基板１上に選択酸化法により厚さ１．
０μｍのフィールド酸化膜２を形成して活性領域を区画
し、活性領域上に熱酸化法により厚さ２０〜３０ｎｍの
ゲート酸化膜３を形成し、厚さ４００〜５００ｎｍのポ
リシリコン膜を形成し、パターニングしてゲート電極４
を形成し、フィールド酸化膜２及びゲート電極４をマス
クとし、不純物（例えばリン（またはボロン））の導入
によりｐ型（またはｎ型）拡散層５を形成し、厚さ５０
０〜６００ｎｍの第１の層間絶縁膜（例えばＢＰＳＧ層
など）を全面に成形する。つづいて、厚さ４００〜５０
０ｎｍの第１の配線層７（例えば、ポリシリコン層な
ど）を形成し、厚さ２００〜３００ｎｍの第２の層間絶
縁膜８（例えばＳｉＯ2 層など）を全面に成形し、全面
にホトレジスト膜９ａを塗布後、パターニングし拡散層
６の上方の所定部分を除去する。
はｐ型）シリコン基板１上に選択酸化法により厚さ１．
０μｍのフィールド酸化膜２を形成して活性領域を区画
し、活性領域上に熱酸化法により厚さ２０〜３０ｎｍの
ゲート酸化膜３を形成し、厚さ４００〜５００ｎｍのポ
リシリコン膜を形成し、パターニングしてゲート電極４
を形成し、フィールド酸化膜２及びゲート電極４をマス
クとし、不純物（例えばリン（またはボロン））の導入
によりｐ型（またはｎ型）拡散層５を形成し、厚さ５０
０〜６００ｎｍの第１の層間絶縁膜（例えばＢＰＳＧ層
など）を全面に成形する。つづいて、厚さ４００〜５０
０ｎｍの第１の配線層７（例えば、ポリシリコン層な
ど）を形成し、厚さ２００〜３００ｎｍの第２の層間絶
縁膜８（例えばＳｉＯ2 層など）を全面に成形し、全面
にホトレジスト膜９ａを塗布後、パターニングし拡散層
６の上方の所定部分を除去する。
【０００９】次に図１（ｂ）に示すように、ホトレジス
ト膜９ａをマスクとして拡散層５上の第２の層間絶縁膜
８を除去するためにエッチングする。
ト膜９ａをマスクとして拡散層５上の第２の層間絶縁膜
８を除去するためにエッチングする。
【００１０】さらに、ホトレジスト膜９ａを除去した
後、図２（ａ）に示すように、厚さ５００〜６００ｎｍ
のＢＰＳＧ層からなる第３の層間絶縁膜１０を全面に形
成し、全面にホトレジスト膜９ｂを塗布後、パターニン
グし第２層間絶縁膜を除去した箇所の上の部分を除去す
る。
後、図２（ａ）に示すように、厚さ５００〜６００ｎｍ
のＢＰＳＧ層からなる第３の層間絶縁膜１０を全面に形
成し、全面にホトレジスト膜９ｂを塗布後、パターニン
グし第２層間絶縁膜を除去した箇所の上の部分を除去す
る。
【００１１】さらに、図２（ｂ）に示すように、ホトレ
ジスト膜９ｂをマスクとしてウェットエッチ（等方性）
とドライエッチ（異方性）を順に行なうことにより拡散
層５に達するコンタクトホール１１を形成する。
ジスト膜９ｂをマスクとしてウェットエッチ（等方性）
とドライエッチ（異方性）を順に行なうことにより拡散
層５に達するコンタクトホール１１を形成する。
【００１２】最後にホトレジスト膜９ｂを除去した後、
熱処理によりリフローを行ないコタクトホール１１部を
なだらかにし、図３に示すように、アルミニウム層から
成る第２の配線層１２を形成することにより、本発明の
半導体装置が完成する。
熱処理によりリフローを行ないコタクトホール１１部を
なだらかにし、図３に示すように、アルミニウム層から
成る第２の配線層１２を形成することにより、本発明の
半導体装置が完成する。
【００１３】なお、上述した層間絶縁膜が４層以上であ
っても、層間絶縁膜を選択的に除去すれば同様な効果が
得られる。
っても、層間絶縁膜を選択的に除去すれば同様な効果が
得られる。
【００１４】図４（ａ），（ｂ）は本発明の第２の実施
例の説明に使用する断面図である。先ず、第１の実施例
と同様に厚さ２００〜３００ｎｍの第２の層間絶縁膜８
（例えばＳｉＯ2 層など）までを形成し、次に、図４
（ａ）に示すように、全面にホトレジスト膜９ａを塗布
後、パターニングし拡散層５の上方の所定の部分を除去
する。この時、第１の配線層７上のコンタクトホール部
のホトレジスト９ａ膜も除去する。つづいて、パターニ
ングされたホトレジスト膜９ａをマスクとして、エッチ
ングし、第２の層間絶縁膜８を除去する。
例の説明に使用する断面図である。先ず、第１の実施例
と同様に厚さ２００〜３００ｎｍの第２の層間絶縁膜８
（例えばＳｉＯ2 層など）までを形成し、次に、図４
（ａ）に示すように、全面にホトレジスト膜９ａを塗布
後、パターニングし拡散層５の上方の所定の部分を除去
する。この時、第１の配線層７上のコンタクトホール部
のホトレジスト９ａ膜も除去する。つづいて、パターニ
ングされたホトレジスト膜９ａをマスクとして、エッチ
ングし、第２の層間絶縁膜８を除去する。
【００１５】さらに図４（ｂ）に示すようにホトレジス
ト膜９ａを除去した後、厚さ５００〜６００ｎｍの第３
の層間絶縁膜１０を全面に形成し、ホトリソグラフィー
技術により、第２の層間絶縁膜を除去した部分に開孔を
有する図示しないホトレジスト膜をマスクにしてコンタ
クトエッチングを行ない、コンタクトホール１１ａ及び
１１ｂを形成する。最後に、前述のホトレジスト膜を除
去した後、熱処理によるコンタクトホール１１ａ及び１
１ｂのリフローを行ない、アルミニウム層から成る第３
の配線層１２を形成することにより、第２の実施例の半
導体装置が完成する。
ト膜９ａを除去した後、厚さ５００〜６００ｎｍの第３
の層間絶縁膜１０を全面に形成し、ホトリソグラフィー
技術により、第２の層間絶縁膜を除去した部分に開孔を
有する図示しないホトレジスト膜をマスクにしてコンタ
クトエッチングを行ない、コンタクトホール１１ａ及び
１１ｂを形成する。最後に、前述のホトレジスト膜を除
去した後、熱処理によるコンタクトホール１１ａ及び１
１ｂのリフローを行ない、アルミニウム層から成る第３
の配線層１２を形成することにより、第２の実施例の半
導体装置が完成する。
【００１６】この実施例では、第３の層間絶縁膜１０よ
りも第２の層間絶縁膜８の方がコンタクトホールエッチ
ング時のエッチングレートが遅い場合でも第１の配線層
７上のコンタクト部でもくびれを生じることなくコンタ
クトを形成することができ、アルミニウム層１２のカバ
レッヂを良好なものとすることができる。
りも第２の層間絶縁膜８の方がコンタクトホールエッチ
ング時のエッチングレートが遅い場合でも第１の配線層
７上のコンタクト部でもくびれを生じることなくコンタ
クトを形成することができ、アルミニウム層１２のカバ
レッヂを良好なものとすることができる。
【００１７】
【発明の効果】以上説明したように本発明は、所定層次
の配線層のパターンシフトを防止するために設けられた
第２の層間絶縁膜を有する多層の層間絶縁膜にコンタク
トホールを形成するにあたり、まず、第２の層間絶縁膜
堆積後に所定部分を除去してから第３の層間絶縁膜を堆
積し、第２の層間絶縁膜を除去した箇所にコンタクトホ
ールを形成することにより、くびれを生じることなくコ
ンタクトホールを形成することができ、コンタクトホー
ル開口後のリフローによるコンタクト部のだれを良好な
ものとし、コンタクトホールのアスペクト比を改善で
き、上層配線層のステップカバレッヂを向上することが
できる効果がある。
の配線層のパターンシフトを防止するために設けられた
第２の層間絶縁膜を有する多層の層間絶縁膜にコンタク
トホールを形成するにあたり、まず、第２の層間絶縁膜
堆積後に所定部分を除去してから第３の層間絶縁膜を堆
積し、第２の層間絶縁膜を除去した箇所にコンタクトホ
ールを形成することにより、くびれを生じることなくコ
ンタクトホールを形成することができ、コンタクトホー
ル開口後のリフローによるコンタクト部のだれを良好な
ものとし、コンタクトホールのアスペクト比を改善で
き、上層配線層のステップカバレッヂを向上することが
できる効果がある。
【図１】本発明の第１の実施例の説明に使用する断面図
である。
である。
【図２】本発明の第１の実施例の説明に使用する断面図
である。
である。
【図３】本発明の第１の実施例の説明に使用する断面図
である。
である。
【図４】本発明の第２の実施例の説明に使用する断面図
である。
である。
【図５】従来の技術の説明に使用する断面図である。
１ ｎ型（またはｐ型）シリコン基板 ２ フィールド酸化膜 ３ ゲート酸化膜 ４ ゲート電極第１の配線層 ５ ｐ型（またはｎ型）拡散層 ６ 第１の層間絶縁膜 ７ 第１の配線層 ８ 第２の層間絶縁膜 ９ａ，９ｂ ホトレジスト膜 １０ 第３の層間絶縁膜 １１，１１ａ，１１ｂ コンタクトホール １２ 第２の配線層
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/768 H01L 21/28
Claims (2)
- 【請求項１】 半導体チップの所定の導電領域上に第１
の層間絶縁膜を形成する工程と、前記第１の層間絶縁膜
上に所定層次の第１の配線を形成する工程と、第２の層
間絶縁膜を形成する工程と、前記第２の層間絶縁膜の前
記導電領域上の所定部を除去する工程と、第３の層間絶
縁膜を形成する工程と、少なくとも前記第２の層間絶縁
膜の除去された箇所を通って前記第３の層間絶縁膜およ
び前記第１の層間絶縁膜を貫通するコンタクトホールを
形成する工程と、前記コンタクトホールを被覆するよう
に第２の配線を形成する工程とからなり、前記第１，第
３の層間絶縁膜を、前記第２の層間絶縁膜よりもコンタ
クトホール形成時のエッチングレートの速く、かつ熱処
理による平坦化が容易な絶縁膜で形成することを特徴と
する半導体装置の製造方法。 - 【請求項２】 第１の層間絶縁膜および第３の層間絶縁
膜をボロン・リン・シリケート・ガラス層、第２の層間
絶縁膜をＳｉＯ 2 層から形成する請求項１記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16655491A JP3227722B2 (ja) | 1991-07-08 | 1991-07-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16655491A JP3227722B2 (ja) | 1991-07-08 | 1991-07-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0513589A JPH0513589A (ja) | 1993-01-22 |
| JP3227722B2 true JP3227722B2 (ja) | 2001-11-12 |
Family
ID=15833416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16655491A Expired - Fee Related JP3227722B2 (ja) | 1991-07-08 | 1991-07-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3227722B2 (ja) |
-
1991
- 1991-07-08 JP JP16655491A patent/JP3227722B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0513589A (ja) | 1993-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2773729B2 (ja) | 半導体装置の製造方法 | |
| JP3057882B2 (ja) | 半導体装置の製造方法 | |
| JP3227722B2 (ja) | 半導体装置の製造方法 | |
| JP3520697B2 (ja) | 半導体装置及びその製造方法 | |
| JP3116432B2 (ja) | 半導体装置の製造方法 | |
| JP3466796B2 (ja) | 半導体装置の製造方法 | |
| JP2741964B2 (ja) | 半導体装置の製造方法 | |
| KR100315457B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2855981B2 (ja) | 半導体装置の製造方法 | |
| JPS63269535A (ja) | 半導体素子表面の平坦化法 | |
| JPH09213949A (ja) | 半導体装置の製造方法 | |
| JP3028539B2 (ja) | 半導体装置の製造方法 | |
| JP3038873B2 (ja) | 半導体装置の製造方法 | |
| JP2822795B2 (ja) | 半導体装置の製造方法 | |
| JP3007994B2 (ja) | Ｍｏｓ半導体装置の製造方法 | |
| KR100313537B1 (ko) | 커패시터 제조방법 | |
| KR100304967B1 (ko) | 반도체소자의 배선 및 그의 형성방법 | |
| JP3182168B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2574910B2 (ja) | 半導体装置の製造方法 | |
| JPH04280455A (ja) | 半導体装置の製造方法 | |
| JPH02105519A (ja) | 半導体集積回路の製造方法 | |
| JPH0555164A (ja) | 半導体装置の製造方法 | |
| JPH04333235A (ja) | 半導体集積回路の製造方法 | |
| JPH06204219A (ja) | 半導体装置のコンタクト構造形成方法 | |
| JPH05343539A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010807 |
|
| LAPS | Cancellation because of no payment of annual fees |