JP2734027B2 - 配線形成方法 - Google Patents
配線形成方法Info
- Publication number
- JP2734027B2 JP2734027B2 JP63296175A JP29617588A JP2734027B2 JP 2734027 B2 JP2734027 B2 JP 2734027B2 JP 63296175 A JP63296175 A JP 63296175A JP 29617588 A JP29617588 A JP 29617588A JP 2734027 B2 JP2734027 B2 JP 2734027B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- pattern
- polysilicon layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は所要の金属配線層を選択成長により絶縁基体
上に形成する配線形成方法に関する。
上に形成する配線形成方法に関する。
本発明は、所要の金属配線層を選択成長により絶縁基
体上に形成する配線形成方法において、選択成長の種と
なる導電体層を形成して、これをパターニングし、その
パターンの間に絶縁膜を形成してから、選択成長を行う
ことにより、微細なパターンの金属配線層を得る方法で
ある。
体上に形成する配線形成方法において、選択成長の種と
なる導電体層を形成して、これをパターニングし、その
パターンの間に絶縁膜を形成してから、選択成長を行う
ことにより、微細なパターンの金属配線層を得る方法で
ある。
半導体装置の微細化に伴って、低抵抗な配線材料が求
められており、Cu（銅）等の材料や例えばタングステン
等の高融点金属等が有望視されている。
められており、Cu（銅）等の材料や例えばタングステン
等の高融点金属等が有望視されている。
しかし、配線材料として、Cuを用いる場合には、Cuの
化合物は蒸気圧が高く、そのドライエッチングが困難と
なる。そこで、予め結晶成長の種となる材料膜をパター
ニングして形成しておき、その材料膜からの選択成長に
よって、配線パターンを得る選択CVD法が考えられる。
化合物は蒸気圧が高く、そのドライエッチングが困難と
なる。そこで、予め結晶成長の種となる材料膜をパター
ニングして形成しておき、その材料膜からの選択成長に
よって、配線パターンを得る選択CVD法が考えられる。
また、低抵抗な配線材料を絶縁膜に形成された溝や孔
の中に埋め込んで形成する技術も知られており、特開昭
62-230035号公報や特開昭61-284937号公報に記載される
ように、溝内に活性化処理を施したり、導電体材料を溝
内に残存させて、選択的に高融点金属膜を形成する技術
が知られている。
の中に埋め込んで形成する技術も知られており、特開昭
62-230035号公報や特開昭61-284937号公報に記載される
ように、溝内に活性化処理を施したり、導電体材料を溝
内に残存させて、選択的に高融点金属膜を形成する技術
が知られている。
ところが、単に選択CVD法では、横方向への結晶の拡
がりと言う問題があり、パターンの間のスペースが狭く
なって、容量増大や配線間の短絡等につながる。
がりと言う問題があり、パターンの間のスペースが狭く
なって、容量増大や配線間の短絡等につながる。
また、上記公報のように、溝や孔等に低抵抗な配線材
料を選択的に埋め込む技術では、横方向への結晶成長の
拡がりがなく、配線の平坦化を図ることが可能となる。
しかし、これらの技術では、幅の広い間隔や幅の狭い間
隔に対して、それらに同時に結晶成長の種となる導電体
材料を溝内に（又は溝の側壁に成長させないので溝の底
部のみに）残存させることが容易でない。
料を選択的に埋め込む技術では、横方向への結晶成長の
拡がりがなく、配線の平坦化を図ることが可能となる。
しかし、これらの技術では、幅の広い間隔や幅の狭い間
隔に対して、それらに同時に結晶成長の種となる導電体
材料を溝内に（又は溝の側壁に成長させないので溝の底
部のみに）残存させることが容易でない。
そこで、本発明は上述の技術的な課題に鑑み、幅の広
いパターンや幅の狭いパターンを有する溝に対する埋め
込み配線を同時に行うような配線形成方法の提供を目的
とする。
いパターンや幅の狭いパターンを有する溝に対する埋め
込み配線を同時に行うような配線形成方法の提供を目的
とする。
上述の目的を達成するため、本発明の配線形成方法
は、まず、絶縁基体上に選択成長の種となる導電体層を
形成する。絶縁基体は、ガラス基板等の絶縁基板又はシ
リコン基板等の半導体基板上にシリコン酸化膜その他の
絶縁材料が形成されたものであり、その一部に配線層を
以て電気的な接続を図るための領域や導体層が形成され
る。前記導電体層は、ポリシリコン，アルミニューム，
チタンナイトライド等の材料を以て構成することがで
き、イオン注入による処理を加えたり、複数の材料層に
よって、多層化することも可能である。次に、前記導電
体層をパターニングする。この導電体層のパターニング
は、例えばRIE等の方向性のあるエッチングで行うこと
ができる。そのパターニングを行った後、前記導電体層
のパターン間にのみ絶縁膜を形成する。この絶縁膜の形
成は、CVD等の手段によって行うことができ、そのパタ
ーンの間のスペースを埋め込む。その絶縁膜の形成後、
次の金属配線層を成長させる領域を得るために、上記導
電体層をエッチングして、形成した絶縁膜の膜厚よりも
薄く、すなわち薄膜化する。そして、導電体層を種とし
て金属配線層を選択成長させる。ここで、金属配線層と
しては、銅やタングステン等の高融点金属材料を用いる
ことができる。
は、まず、絶縁基体上に選択成長の種となる導電体層を
形成する。絶縁基体は、ガラス基板等の絶縁基板又はシ
リコン基板等の半導体基板上にシリコン酸化膜その他の
絶縁材料が形成されたものであり、その一部に配線層を
以て電気的な接続を図るための領域や導体層が形成され
る。前記導電体層は、ポリシリコン，アルミニューム，
チタンナイトライド等の材料を以て構成することがで
き、イオン注入による処理を加えたり、複数の材料層に
よって、多層化することも可能である。次に、前記導電
体層をパターニングする。この導電体層のパターニング
は、例えばRIE等の方向性のあるエッチングで行うこと
ができる。そのパターニングを行った後、前記導電体層
のパターン間にのみ絶縁膜を形成する。この絶縁膜の形
成は、CVD等の手段によって行うことができ、そのパタ
ーンの間のスペースを埋め込む。その絶縁膜の形成後、
次の金属配線層を成長させる領域を得るために、上記導
電体層をエッチングして、形成した絶縁膜の膜厚よりも
薄く、すなわち薄膜化する。そして、導電体層を種とし
て金属配線層を選択成長させる。ここで、金属配線層と
しては、銅やタングステン等の高融点金属材料を用いる
ことができる。
導電体層のパターンを形成した後、そのパターンと整
合的に絶縁膜を形成するため、仮に導電体層が幅の広い
パターンや幅の狭いパターンからなる時でも、同時に且
つ確実に絶縁膜の間に導電体膜を存在させることができ
る。
合的に絶縁膜を形成するため、仮に導電体層が幅の広い
パターンや幅の狭いパターンからなる時でも、同時に且
つ確実に絶縁膜の間に導電体膜を存在させることができ
る。
本発明の好適な実施例を図面を参照しながら説明す
る。
る。
本実施例は、導電体層としてポリシリコン層を用い、
金属配線層としてCu層（銅層）を選択成長させる配線形
成方法である。
金属配線層としてCu層（銅層）を選択成長させる配線形
成方法である。
まず、第１図ａに示すように、シリコン基板上のシリ
コン酸化膜１上に選択成長の種となる導電体層としての
ポリシリコン層２を形成する。そのシリコン酸化膜１の
一部には、電気的な接続をすべき不純物拡散領域や他の
配線層等が臨んでいても良い。
コン酸化膜１上に選択成長の種となる導電体層としての
ポリシリコン層２を形成する。そのシリコン酸化膜１の
一部には、電気的な接続をすべき不純物拡散領域や他の
配線層等が臨んでいても良い。
次に、ポリシリコン層２上にレジスト層を形成し、こ
のレジスト層を所要の配線パターンにパターニングす
る。そして、そのレジスト層をマスクとして、第１図ｂ
に示すように、ポリシリコン層２を配線パターンにパタ
ーニングする。そのポリシリコン層２の膜厚t0が厚いな
らば、次の工程で形成される絶縁膜の厚みを厚くでき、
ポリシリコン層２のパターン幅ｗが小さければ、微細な
幅で導電体層を次の工程で形成される絶縁膜の間に残す
ことができる。
のレジスト層を所要の配線パターンにパターニングす
る。そして、そのレジスト層をマスクとして、第１図ｂ
に示すように、ポリシリコン層２を配線パターンにパタ
ーニングする。そのポリシリコン層２の膜厚t0が厚いな
らば、次の工程で形成される絶縁膜の厚みを厚くでき、
ポリシリコン層２のパターン幅ｗが小さければ、微細な
幅で導電体層を次の工程で形成される絶縁膜の間に残す
ことができる。
このようなポリシリコン層２のパターニングの後、第
１図ｃに示すように、ポリシリコン層２のパターン間に
絶縁膜である第２のシリコン酸化膜３を形成する。この
第２のシリコン酸化膜３の膜厚は、パターニングされた
ポリシリコン層２の膜厚t0と同じであり、ポリシリコン
層２の間のスペースを充填する。その結果、ポリシリコ
ン層２の表面だけが露出し、ポリシリコン層２の側壁は
第２のシリコン酸化膜３に被覆される。この第２のシリ
コン酸化膜３の形成は、例えばCVD法等により行うこと
ができ、平坦化のためにレジスト等を用いたエッチバッ
クを行っても良く、また、バイアスCVD法を用いても良
い。ポリシリコン層２の表面をエッチングの停止のため
に用いることができる。
１図ｃに示すように、ポリシリコン層２のパターン間に
絶縁膜である第２のシリコン酸化膜３を形成する。この
第２のシリコン酸化膜３の膜厚は、パターニングされた
ポリシリコン層２の膜厚t0と同じであり、ポリシリコン
層２の間のスペースを充填する。その結果、ポリシリコ
ン層２の表面だけが露出し、ポリシリコン層２の側壁は
第２のシリコン酸化膜３に被覆される。この第２のシリ
コン酸化膜３の形成は、例えばCVD法等により行うこと
ができ、平坦化のためにレジスト等を用いたエッチバッ
クを行っても良く、また、バイアスCVD法を用いても良
い。ポリシリコン層２の表面をエッチングの停止のため
に用いることができる。
次に、第１図ｄに示すように、配線パターンにパター
ニングされたポリシリコン層２を選択的にエッチングし
て、そのポリシリコン層２を薄く膜厚t1にする。する
と、パターン間に形成された第２のシリコン酸化膜３は
その側壁3sが露出することになり、配線パターンの部分
は、絶縁物からなる側壁3sに挟まれ、底部に薄いポリシ
リコン層２が残存することになる。このポリシリコン層
２は、エッチングによって膜厚が減らされて形成される
ため、幅の広いパターンや幅の狭いパターンの時でも、
配線パターンの底部に確実且つ同時に残存することにな
る。
ニングされたポリシリコン層２を選択的にエッチングし
て、そのポリシリコン層２を薄く膜厚t1にする。する
と、パターン間に形成された第２のシリコン酸化膜３は
その側壁3sが露出することになり、配線パターンの部分
は、絶縁物からなる側壁3sに挟まれ、底部に薄いポリシ
リコン層２が残存することになる。このポリシリコン層
２は、エッチングによって膜厚が減らされて形成される
ため、幅の広いパターンや幅の狭いパターンの時でも、
配線パターンの底部に確実且つ同時に残存することにな
る。
次に、第１図ｅに示すように、配線パターンの底部の
残されたポリシリコン層２を結晶成長の種として、Cu層
４をシリコン酸化膜３の側壁3sに挟まれたポリシリコン
層２の上部に選択成長させる。この選択成長は、選択CV
D法によって行うことができる。
残されたポリシリコン層２を結晶成長の種として、Cu層
４をシリコン酸化膜３の側壁3sに挟まれたポリシリコン
層２の上部に選択成長させる。この選択成長は、選択CV
D法によって行うことができる。
このような配線形成方法によって、直接に銅をドライ
エッチングすることなく、しかも平坦な埋め込み配線が
可能となる。また、第２のシリコン酸化膜３も配線パタ
ーンにセルフアラインで得られることになる。特に、本
実施例の方法では、結晶成長の種となるポリシリコン層
２がエッチングより膜厚を減らして得られるため、幅の
広いパターンや幅の狭いパターンの種々の溝に対しても
十分に結晶成長の種を残存させることができる。
エッチングすることなく、しかも平坦な埋め込み配線が
可能となる。また、第２のシリコン酸化膜３も配線パタ
ーンにセルフアラインで得られることになる。特に、本
実施例の方法では、結晶成長の種となるポリシリコン層
２がエッチングより膜厚を減らして得られるため、幅の
広いパターンや幅の狭いパターンの種々の溝に対しても
十分に結晶成長の種を残存させることができる。
なお、上述の実施例では、導電体層としてポリシリコ
ン層を用いたが、他の材料でも良い。また、金属配線層
もCu層４に限定されず、他の例えばタンスグテン等を用
いることも可能である。
ン層を用いたが、他の材料でも良い。また、金属配線層
もCu層４に限定されず、他の例えばタンスグテン等を用
いることも可能である。
本発明の配線形成方法では、導電体層のパターンの間
に絶縁膜がセルフアラインで得られることになり、その
絶縁膜の間で導電体層が確実に存在することになる。従
って、その配線パターンが幅の広いパターンや幅の狭い
パターンからなる時であっても、同時に且つ確実に選択
的な結晶成長が可能となる。
に絶縁膜がセルフアラインで得られることになり、その
絶縁膜の間で導電体層が確実に存在することになる。従
って、その配線パターンが幅の広いパターンや幅の狭い
パターンからなる時であっても、同時に且つ確実に選択
的な結晶成長が可能となる。
第１図ａ〜第１図ｅは本発明の配線形成方法の一例を工
程に従って説明するためのそれぞれ工程断面図である。 １……シリコン酸化膜 ２……ポリシリコン層 ３……第２のシリコン酸化膜 ４……Cu層
程に従って説明するためのそれぞれ工程断面図である。 １……シリコン酸化膜 ２……ポリシリコン層 ３……第２のシリコン酸化膜 ４……Cu層
Claims (1)
- 【請求項１】絶縁基板上に選択成長の種となる導電体層
を形成し、前記導電体層をパターニングし、次いで前記
導電体層のパターン間にのみ絶縁膜を形成し、前記導電
体層を選択的に薄膜化し、その後前記導電体層上に金属
配線層を選択成長させることを特徴とする配線形成方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63296175A JP2734027B2 (ja) | 1988-11-25 | 1988-11-25 | 配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63296175A JP2734027B2 (ja) | 1988-11-25 | 1988-11-25 | 配線形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02143527A JPH02143527A (ja) | 1990-06-01 |
| JP2734027B2 true JP2734027B2 (ja) | 1998-03-30 |
Family
ID=17830135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63296175A Expired - Fee Related JP2734027B2 (ja) | 1988-11-25 | 1988-11-25 | 配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2734027B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3358587B2 (ja) | 1999-05-26 | 2002-12-24 | 日本電気株式会社 | 半導体装置の製造方法 |
| KR100413794B1 (ko) * | 2001-03-08 | 2003-12-31 | 삼성전자주식회사 | 이종의 희생막 형성방법 |
| US7579278B2 (en) | 2006-03-23 | 2009-08-25 | Micron Technology, Inc. | Topography directed patterning |
| US7723009B2 (en) | 2006-06-02 | 2010-05-25 | Micron Technology, Inc. | Topography based patterning |
| JP5083708B2 (ja) * | 2007-03-28 | 2012-11-28 | 株式会社Ｉｈｉ | レーザアニール装置 |
| US7923373B2 (en) | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
| US8404600B2 (en) | 2008-06-17 | 2013-03-26 | Micron Technology, Inc. | Method for forming fine pitch structures |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3784984T2 (de) * | 1986-07-29 | 1993-10-14 | Digital Equipment Corp | Verfahren zum Herstellen von Leiterbahnen beim CVD-Metall. |
-
1988
- 1988-11-25 JP JP63296175A patent/JP2734027B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02143527A (ja) | 1990-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4987099A (en) | Method for selectively filling contacts or vias or various depths with CVD tungsten | |
| KR100215847B1 (ko) | 반도체 장치의 금속 배선 및 그의 형성 방법 | |
| JP3123092B2 (ja) | 半導体装置の製造方法 | |
| JPH09237834A (ja) | 半導体装置の製造方法 | |
| US5600170A (en) | Interconnection structure of semiconductor device | |
| JP2734027B2 (ja) | 配線形成方法 | |
| JP2000208729A5 (ja) | ||
| JPH09191051A (ja) | 半導体素子の配線構造及びその形成方法 | |
| JP2513287B2 (ja) | 積層型メモリセルの製造方法 | |
| JPH10335459A (ja) | 半導体装置およびその製造方法 | |
| KR100408414B1 (ko) | 반도체 소자 및 그 제조방법 | |
| JPH0254960A (ja) | 半導体装置の製造方法 | |
| KR960004078B1 (ko) | 금속박막 적층구조를 사용한 콘택 형성방법 | |
| JP2695861B2 (ja) | 半導体装置の製造方法 | |
| JP2855981B2 (ja) | 半導体装置の製造方法 | |
| JPH023303B2 (ja) | ||
| JPH11111921A (ja) | 半導体装置 | |
| JPH05267336A (ja) | 位置合わせマークを用いた配線層の形成方法 | |
| JPH08107111A (ja) | 半導体装置の製造方法 | |
| KR100205341B1 (ko) | 반도체 장치의 배선형성 방법 | |
| JP2755226B2 (ja) | 半導体装置の製造方法 | |
| JP3064383B2 (ja) | 半導体装置の製造方法 | |
| JPH0936222A (ja) | 半導体装置及びその製造方法 | |
| JPH06326050A (ja) | 半導体装置及びその製造方法 | |
| JPH1117165A (ja) | 半導体装置の積層ゲート構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |