KR100413794B1 - 이종의 희생막 형성방법 - Google Patents

이종의 희생막 형성방법 Download PDF

Info

Publication number
KR100413794B1
KR100413794B1 KR10-2001-0011984A KR20010011984A KR100413794B1 KR 100413794 B1 KR100413794 B1 KR 100413794B1 KR 20010011984 A KR20010011984 A KR 20010011984A KR 100413794 B1 KR100413794 B1 KR 100413794B1
Authority
KR
South Korea
Prior art keywords
sacrificial
layer
sacrificial layer
film
forming
Prior art date
Application number
KR10-2001-0011984A
Other languages
English (en)
Other versions
KR20020072031A (ko
Inventor
이은성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2001-0011984A priority Critical patent/KR100413794B1/ko
Publication of KR20020072031A publication Critical patent/KR20020072031A/ko
Application granted granted Critical
Publication of KR100413794B1 publication Critical patent/KR100413794B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76871Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846Layer combinations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Micromachines (AREA)

Abstract

이종의 희생막 형성방법에 관해 개시되어 있다. 개시된 본 발명은 하부막 상에 제1 희생막을 형성하는 단계와 상기 제1 희생막을 패터닝하여 상기 하부막의 일부 영역을 노출시키는 단계와 상기 하부막의 일부 노출된 영역에 상기 제1 희생막의 패턴 프로화일에 영향을 주지 않는 소정 두께의 씨드층을 형성하는 단계 및 상기 씨드층 상에 제2 희생막을 형성하되, 상기 제1 및 제2 희생막 사이에 균일한 단차가 형성되도록 형성하는 단계를 포함한다.

Description

이종의 희생막 형성방법{Method for forming sacrificial layer of different kind}
본 발명은 반도체 장치의 물질막 형성 방법에 관한 것으로써, 자세하게는 이종의 희생막 형성 방법에 관한 것이다.
반도체 장치의 제조 공정의 어느 한 물질막 증착 단계에서 증착하고자 하는물질막의 상태는 하부막의 토폴로지에 따라 영향을 받게 된다. 예를 들면, 하부막 표면에 이온 주입 등에 따른 손상이 존재하는 상태에서 상기 물질막이 형성되는 경우, 상기 물질막과 하부막간의 부착상태 불량으로 상기 물질막이 리프팅되는 문제가 발생될 수 있고, 상기 하부막의 표면에 심한 단차가 존재하는 경우, 상기 단차는 상기 물질막으로 전사될 수 있기 때문에 후속 공정에서 정렬 문제나 스텝 커버리지 불량 등의 문제를 유발할 수 있다.
이에 따라, 하부막 표면 상태가 불량할 경우, 상기 물질막을 형성하기 전에 상기 하부막의 표면 상태를 개선하기 위해, 상기 하부막 표면에 희생막을 형성하게 된다.
희생막은 한종류의 물질막으로 형성되는 것이 일반적이지만, 하부막의 영역 특성에 따라 이종의 물질막으로 형성되기도 한다.
도 1 내지 도 10은 종래 기술에 의한 이종의 희생막 형성 방법을 단계별로 나타낸 도면들로써, 도 1 및 도 2는 제1 및 제2 희생막으로 구성된 희생막 중에서 제2 희생막의 두께가 얇은 경우를, 도 3 및 도 4는 제2 희생막의 두께가 두꺼운 경우를 각각 나타내고, 도 5 및 도 6은 제1 및 제2 희생막 사이에 단차를 형성하기 위한 경우로써 제2 희생막을 얇게 형성하는 경우를, 도 7 및 도 8은 제2 희생막을 두껍게 형성하는 경우를 각각 나타내며, 도 9 및 도 10은 제2 희생막으로써 포토레지스트막을 사용한 경우를 나타낸다.
도 1을 참조하면, 하부막(10) 상에 제1 희생막(12)이 형성되고, 제1 희생막(12)은 패터닝되어 하부막(10)의 소정 영역이 노출된다. 하부막(10)의 노출된 영역과 제1 희생막(12) 상에 제2 희생막(14)이 형성된다. 제2 희생막(14)은 제1 희생막(12)보다 얇은 두께로 형성된다. 이때, 제2 희생막(14)은 하부막(10)의 노출된 영역의 단차로 인해, 상기 노출된 영역에서 오목하게 형성되는데, 그 형태, 특히 에지 프로화일(profile)이 불량해진다. 이렇게 제2 희생막(14)이 형성된 결과물 전면은 제1 희생막(12)이 노출될 때까지 연마되고, 그 결과, 도 2에 도시된 바와 같이 제1 희생막(12)의 노출된 영역이 제2 희생막(14)으로 채워진 형태의 이종 희생막(16)이 형성된다. 그러나, 도 2에서 알 수 있듯이, 제1 희생막(12)과 제2 희생막(14) 사이의 단차조절이 불량해진다.
구체적으로, 제2 희생막(14)에 제2 희생막(14)이 제1 희생막(12) 전면에 형성될 때 만들어진 오목한 부분의 흔적(20)이 남아 있으나, 이러한 흔적(20)은 제2 희생막(14)의 가운데 일부 영역에만 존재하므로, 흔적(20)을 제1 및 제2 희생막(12, 14) 사이를 경계짓는 단차로 보기 어렵다.
한편, 도 3에 도시한 바와 같이, 제2 희생막(14)이 제1 희생막(12)보다 두껍게 형성된 다음, 전면이 제1 희생막(12)이 노출될 때까지 연마되는 경우, 도 4에 도시된 바와 같이, 제1 및 제2 희생막(12, 14) 사이에는 단차가 전혀 형성되지 않는다. 따라서, 이 경우에는 제1 및 제2 희생막(12, 14) 사이에 단차를 주기 위한 단차 조절이 아무런 의미를 갖지 못한다.
도 5를 참조하면, 하부막(10) 상에 제1 희생막 패턴(24)이 소정의 거리만큼 이격된 형태로 형성되고, 이러한 제1 희생막 패턴(24)의 전면을 덮는 제2 희생막(26)이 하부막(10) 상에 형성된다. 이때, 제2 희생막(26)은 제1 희생막패턴(24)보다 얇게 형성되므로, 제2 희생막(26)의 제1 희생막(24)을 덮는 부분과 그렇지 않은 부분 사이에 제1 희생막(24)의 두께에 대응되는 단차가 형성된다. 이후, 제2 희생막(26)의 전면이 제1 희생막(24)이 노출될 때까지 연마된다. 이렇게 해서, 제1 희생막(24)과 제2 희생막(26) 사이에 단차가 형성되기는 하지만, 도 6에 도시된 바와 같이, 단차가 시작되는 부분(28)이 제1 희생막(24)과 제2 희생막(26)의 경계가 아니고, 상기 경계를 지나 제2 희생막(26)의 소정 영역에 존재한다. 곧, 단차가 제2 희생막(26) 내에 존재한다. 따라서, 이러한 단차로는 제1 및 제2 희생막(24, 26)의 영역을 구분하기 어려워 설계와 공정 오차가 발생하게 된다.
이에 따라, 도 7에 도시된 바와 같이, 제2 희생막(26)이 제1 희생막(24)보다 두껍게 형성된 후, 그 결과물의 전면이 연마될 수도 있는데, 이 경우에는 도 8에 도시된 바와 같이, 제1 및 제2 희생막(24, 26) 사이에 어떠한 단차도 존재하지 않게 되므로, 단차 조절의 의미가 없어진다.
한편, 도 9를 참조하면, 하부막(10) 상에 도 7에 도시된 바와 같은 제1 희생막(24)이 형성되고, 제2 희생막으로써, 제1 희생막(24)의 전면을 덮는 포토레지스트막(30)이 형성된다. 포토레지스트막(30)은 도포성 물질막으로써 회전방식으로 도포되기 때문에, 도면에 도시된 바와 같이 제1 희생막(24)을 중심으로 대칭적으로 형성되지 못하여 전반적인 프로화일이 증착성 물질막을 사용하는 경우에 비해 불량해진다. 따라서, 두께의 균일성도 전혀 보장되지 않는다. 이렇게 형성된 포토레지스트막(30) 중에서 제1 희생막(24)을 덮고 있는 부분은 에싱되고 스트립되어 제거된다. 이렇게 해서, 도 10에 도시된 바와 같이, 제1 희생막(24)과포토레지스트막(30) 사이에 단차가 형성되기는 하지만, 상기 단차는 포토레지스트막(30)의 도포 단계에서의 불량한 프로화일로 인해, 프로화일이 극히 불량한 상태가 된다. 곧, 단차가 제1 희생막(24)을 중심으로 대칭적이지 못하고, 제1 희생막(24) 별로 균일하지 못하다. 또한, 제1 희생막(24) 사이에 형성된 포토레지스트막(30)의 두께라 균일하지 못하다. 이러한 모든 결과는 후속 공정에 대한 설계와 실 공정간의 오차를 유발시킨다.
이와 같이, 종래 기술에 의한 이종 희생막 형성 방법은 이종 희생막 간의 단차가 형성되지 못하고, 단차가 형성되더라도 경계에서 형성되지 못하거나 프로화일이 극히 불량하게 형성되어 설계와 공정의 오차를 유발하는 문제점이 있다.
따라서, 본 발명이 이루고자하는 기술적 과제는 상술한 종래 기술의 문제점을 개선하기 위한 것으로서, 단차 조절이 용이하여 이종 희생막 간의 단차 프로화일을 개선함으로써 설계와 공정을 최대한 일치시킬 수 있는 이종 희생막 형성 방법을 제공함에 있다.
도 1 내지 도 10은 종래 기술에 의한 이종의 희생막 형성 방법을 단계별로 나타낸 단면도들이다.
도 11 내지 도 14는 본 발명의 제1 실시예에 의한 이종의 희생막 형성 방법을 단계별로 나타낸 단면도들이다.
도 15 내지 도 17은 본 발명의 제2 실시예에 의한 이종의 희생막 형성 방법을 단계별로 나타낸 단면도들이다.
*도면의 주요 부분에 대한 부호설명*
40:하부막 42, 46:제1 및 제2 희생막
44:씨드층(seed layer) 50:이종의 희생막
상기 기술적 과제를 달성하기 위하여, 본 발명은 하부막 상에 제1 희생막을 형성하는 단계; 상기 제1 희생막을 패터닝하여 상기 하부막의 일부 영역을 노출시키는 단계; 상기 하부막의 일부 노출된 영역에 소정 두께의 씨드층을 형성하는 단계; 및 상기 씨드층 상에 제2 희생막을 형성하되, 상기 제1 및 제2 희생막 사이에 균일한 단차가 형성되도록 형성하는 단계를 포함하는 것을 특징으로 하는 이종의희생막 형성 방법을 제공한다. 이때, 상기 제2 희생막은 무전해 도금법으로 형성하는 것이 바람직하다.
상기 제2 희생막은 상기 씨드층과 선택적으로 반응하는 물질막이다.
상기 제2 희생막은 전도성 물질막으로 형성한다.
또한, 본 발명은 상기 기술적 과제를 달성하기 위하여, 하부막 상에 씨드층 및 제1 희생막을 순차적으로 형성하는 단계; 상기 제1 희생막을 패터닝하여 상기 씨드층의 일부 영역을 노출시키는 단계; 상기 씨드층의 노출된 영역 상에 제2 희생막을 형성하되, 상기 제1 및 제2 희생막 사이에 균일한 단차가 형성되도록 형성하는 단계를 포함하는 것을 특징으로 하는 이종의 희생막 형성 방법을 제공한다. 이때, 상기 제2 희생막은 전해 도금법으로 형성하는 것이 바람직하다.
이러한 본 발명에 의한 이종막 형성 방법은 무전해 또는 전해 도금법으로 제2 희생막을 형성하므로, 제2 희생막의 두께 조절이 용이하여 제1 및 제2 희생막 사이에 균일한 단차를 갖는 이종막 형성을 가능하게 한다. 이와 같이 제1 및 제2 희생막 간의 프로화일 특성이 우수하므로, 설계와 공정을 최대한 일치시킬 수 있다. 또한, 전해 도금법을 이용함으로써, 자기 정렬로 제2 희생막을 형성할 수 있으므로, 제2 희생막 형성에 따른 마스크 사용을 줄일 수 있고, 제2 희생막의 성장 두께를 임의로 조절할 수 있으므로, 프로 파일 형성을 위한 연마 공정을 생략할 수 있다. 또한, 전도성 희생막 형성으로 릴리스(release) 후, 비전도성 잔존물(residue)이 형성되는 것을 방지할 수 있다.
이하, 본 발명의 실시예에 의한 이종의 희생막 형성 방법을 첨부된 도면들을참조하여 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다.
<제1 실시예>
도 11을 참조하면, 하부막(40) 상에 제1 희생막(42)을 형성한다. 이어서, 도 12에 도시한 바와 같이, 제1 희생막(42)을 패터닝하여 하부막(40)의 일부 영역을 노출시킨다.
도 13을 참조하면, 하부막(40)의 상기 노출된 영역 상에, 바람직하게는 전면에 씨드층(seed layer, 44)을 형성한다. 씨드층(44)은 후속 공정에서 제2 희생막이 제1 희생막(42)의 다른 영역에 형성되는 것을 방지하기 위한 물질층이다. 이러한 씨드층(44)을 형성함으로써, 제2 희생막은 별도의 마스크 없이 자기 정렬적으로 형성할 수 있게 된다. 이때, 씨드층(44)은 제1 희생막(42)의 프로화일 특성에 영향을 주지 않을 정도의 최소 두께로 형성하는 것이 바람직하다.
계속해서, 도 14를 참조하면, 씨드층(44) 상에 제2 희생막(46)을 형성한다. 제2 희생막(46)은 제1 희생막(42)과 씨드층(44) 중에서 씨드층(44)에만 선택적으로 형성될 수 있는 물질막으로 형성하는 것이 바람직하다. 이때, 제2 희생막(46)은 무전해 도금법으로 형성하는 것이 바람직하나, 전해 도금법으로 형성해도 무방하다. 이와 같이, 제2 희생막(46)은 도금법으로 형성하기 때문에, 별도의 마스크를 사용할 필요가 없고, 도면에서 볼 수 있듯이, 제1 및 제2 희생막(42, 46) 사이의 경계에서 양호한 프로화일의 단차가 형성되고 단차 또한 균일하게 형성됨을 알 수 있다.
제2 희생막(46)을 형성하는데 적용한 무전해 도금법의 경우, 도금액에 따라 제2 희생막(46)은 포화 두께로 형성된다. 따라서 상기 도금액을 적절하게 선택함으로써, 제2 희생막(46)의 성장 두께를 임의로 조절하여 제2 희생막(46)을 제1 희생막(42)보다 얇게 또는 두껍게 형성할 수 있다. 제2 희생막(46)을 제1 희생막(42)보다 두껍게 형성하는 경우, 제2 희생막(46) 제1 희생막(42) 상으로 확장 형성될 수 있으므로, 이때는 제2 희생막(46)을 패터닝하여 제2 희생막(46)이 형성된 영역을 지정할 수 있다.
<제2 실시예>
도 15를 참조하면, 하부막(40) 상에 씨드층(44) 및 제1 희생막(42)을 순차적으로 형성한다. 이후, 도 16에 도시한 바와 같이, 제1 희생막(42)을 패터닝하여 씨드층(44)의 일부 영역을 노출시킨다.
도 17을 참조하면, 씨드층(44)의 상기 노출된 영역 상에 제2 희생막(46)을 선택적으로 형성하되, 제1 희생막(42)보다 얇게 형성한다. 제1 실시예의 경우처럼 제2 희생막(46)을 제1 희생막(42)보다 두껍게 형성할 수도 있다. 이 경우와 제2 희생막(46)에 대한 설명은 제1 실시예에서 상세하게 기술하였으므로 생략한다.
이렇게 해서, 하부막(40) 상에 제1 및 제2 희생막(42, 46)으로 구성되고 양막 사이에 프로화일이 우수한 단차 특성을 갖는 이종의 희생막(50)이 형성되고, 제1 및 제2 희생막(42, 46)은 각각의 영역에서 균일한 두께로 형성됨을 알 수 있다.
제1 및 제2 실시예에서, 제2 희생막(46)은 전도성 물질막으로 형성할 수도있다. 이렇게 하면, 전도성 희생막 형성으로 릴리스(release) 후에 비전도성 잔존물이 형성되는 것을 방지할 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 본 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예들 들어 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 상기한 본 발명의 기술적 사상을 적용하여 하부막(40) 상에 세 개 또는 네 개 이상의 이종 희생막을 형성할 수 있고, 하부막(40)의 영역별로 서로 다른 두께로 형성하여 각 희생막 간에 프로화일이 우수한 단차를 형성할 수 있을 것이다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
상술한 바와 같이, 이러한 본 발명에 의한 이종막 형성 방법은 하부막(40) 상에 적어도 두 개의 희생막, 예컨대 제1 및 제2 희생막(42, 46)을 나란하게 형성하되, 최종적으로 형성되는 희생막, 곧 제2 희생막(46)을 전해 도금법으로 형성한다. 따라서, 제2 희생막(46)의 두께 조절이 용이하여 제1 및 제2 희생막(42, 46) 사이에 단차 프로화일이 우수하고, 균일한 단차를 갖는 이종막을 형성할 수 있다. 이와 같이 제1 및 제2 희생막(42, 46) 간의 단차 프로화일 특성이 우수하므로, 설계와 공정을 최대한 일치시킬 수 있어, 이들의 불일치에 따른 오차를 최소화할 수 있다. 또한, 전해 도금법을 이용하기 때문에 제2 희생막(46)을 자기 정렬적으로 형성할 수 있어, 제2 희생막(46) 형성에 따른 마스크 사용을 줄일 수 있고, 제2 희생막(46)의 성장 두께를 임의로 조절할 수 있으므로, 프로 파일 형성을 위한 연마 공정을 생략할 수 있으며, 전도성 희생막 형성으로 릴리즈(release) 후, 비전도성 잔존물(residue)이 형성되는 것을 방지할 수 있다.

Claims (9)

  1. 하부막 상에 제1 희생막을 형성하는 단계;
    상기 제1 희생막을 패터닝하여 상기 하부막의 일부 영역을 노출시키는 단계;
    상기 하부막의 노출된 영역 상에 소정 두께의 씨드층을 형성하는 단계; 및
    상기 씨드층 상에 제2 희생막을 형성하는 단계를 포함하되,
    상기 제2 희생막은 상기 제1 및 제2 희생막사이에 균일한 단차가 형성되도록 형성하는 것을 특징으로 하는 이종의 희생막 형성 방법.
  2. 제 1 항에 있어서, 상기 제2 희생막은 무전해 도금법으로 형성하는 것을 특징으로 하는 이종의 희생막 형성 방법.
  3. 제 1 항에 있어서, 상기 제2 희생막은 상기 제1 희생막보다 얇게 형성하는 것을 특징으로 하는 이종의 희생막 형성 방법.
  4. 제 1 항에 있어서, 상기 씨드층 상에 상기 제1 희생막보다 상기 제2 희생막을 두껍게 형성하는 단계; 및
    상기 두껍게 형성한 제2 희생막을 패터닝하여 상기 제2 희생막이 형성된 영역을 지정하는 단계를 더 포함하는 것을 특징으로 하는 이종의 희생막 형성 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 제2 희생막은 전도성 물질막으로 형성하는 것을 특징으로 하는 이종의 희생막 형성 방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
KR10-2001-0011984A 2001-03-08 2001-03-08 이종의 희생막 형성방법 KR100413794B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0011984A KR100413794B1 (ko) 2001-03-08 2001-03-08 이종의 희생막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0011984A KR100413794B1 (ko) 2001-03-08 2001-03-08 이종의 희생막 형성방법

Publications (2)

Publication Number Publication Date
KR20020072031A KR20020072031A (ko) 2002-09-14
KR100413794B1 true KR100413794B1 (ko) 2003-12-31

Family

ID=27696787

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0011984A KR100413794B1 (ko) 2001-03-08 2001-03-08 이종의 희생막 형성방법

Country Status (1)

Country Link
KR (1) KR100413794B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02143527A (ja) * 1988-11-25 1990-06-01 Sony Corp 配線形成方法
JPH02143527U (ko) * 1989-05-02 1990-12-05
JPH0590199A (ja) * 1991-09-26 1993-04-09 Nec Corp 半導体装置の製造方法
KR970072110A (ko) * 1996-04-29 1997-11-07 조셉 제이. 스위니 희생 층을 사용하는 선택적인 바이어 충전 방법
KR20000044635A (ko) * 1998-12-30 2000-07-15 김영환 플라즈마 디스플레이 패널의 전극 형성방법
JP2000340563A (ja) * 1999-05-26 2000-12-08 Nec Corp 半導体装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02143527A (ja) * 1988-11-25 1990-06-01 Sony Corp 配線形成方法
JPH02143527U (ko) * 1989-05-02 1990-12-05
JPH0590199A (ja) * 1991-09-26 1993-04-09 Nec Corp 半導体装置の製造方法
KR970072110A (ko) * 1996-04-29 1997-11-07 조셉 제이. 스위니 희생 층을 사용하는 선택적인 바이어 충전 방법
KR20000044635A (ko) * 1998-12-30 2000-07-15 김영환 플라즈마 디스플레이 패널의 전극 형성방법
JP2000340563A (ja) * 1999-05-26 2000-12-08 Nec Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR20020072031A (ko) 2002-09-14

Similar Documents

Publication Publication Date Title
US6605534B1 (en) Selective deposition of a conductive material
AU628256B2 (en) A multilayer structure and its fabrication method
JPH0645327A (ja) 半導体装置の製造方法
US4315985A (en) Fine-line circuit fabrication and photoresist application therefor
KR20010033664A (ko) 비어 충전과 금속선 패터닝을 상호 접속하기 위한 단일단계의 전기도금 공정
US5937326A (en) Method for making semiconductor device having via hole
JPH04249321A (ja) 半導体装置の製造方法
KR100413794B1 (ko) 이종의 희생막 형성방법
JPS63204772A (ja) 半導体装置の製造方法
JP2808674B2 (ja) 半導体装置の製造方法
US7892920B2 (en) Method for manufacturing semiconductor device including implanting through a hole patterned from a first photoresist an oxide and a second photoresist
KR960013140B1 (ko) 반도체 소자의 제조 방법
KR100219757B1 (ko) 적층형 박막 인덕터의 제조 방법
JPH06283644A (ja) 半導体装置用部品のめっき方法
KR100253350B1 (ko) 반도체소자의 필드산화막 형성방법
KR20020036384A (ko) 반도체 장치의 평탄화 방법
KR910006745B1 (ko) 리프트오프 공정을 사용한 접속창 채움방법
KR920004958B1 (ko) GaAs 반도체 소자의 저항성 접합형성방법
KR0182176B1 (ko) 반도체 소자의 접촉부 제조 공정
JPH04180231A (ja) 微細バンプ電極を有する半導体装置の製造方法
JPS58112331A (ja) リフトオフパタ−ン形成方法
KR100364543B1 (ko) 표시소자의 금속 전극 제조방법
JPH0992605A (ja) レジストパターンの形成方法及びこの方法を用いた半導体装置の製造方法
KR19980048790A (ko) 반도체 소자의 메탈콘택 및 라인 형성방법
JPH01111336A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080918

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee