JPS63204772A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ このｆＦ明は半導体装置の製造装置に関し、特に［型ゲ
ート電極を有した化合物半導体装置の製造方法に関づる
ものである。

Ｌ従来の技術１ 化合物産導体素子として、たとえばｒ＋′ｆ−ｔ−ンネ
ルＱａΔＳデバイスはアナログ分野ではその高周波領域
におＧＪる侵れた低雄音符竹が、またディジタル分野で
はその高速性、１（消費電力性が１１目され現（を活発
に研究が行なわれている。

この優れた持着を十分に発揮さヒるためには、素子に寄
生する成分７ｊ　（ｉわらソース・ゲート容量（Ｃｇｓ
）やソース抵抗（Ｒｓ　）箸の低減が必要どされ、その
ために各ｆ１１１？ルファライメントプ自ヒスの開発Ｊ
３よびグー１−良（Ｌａ）の短縮が図られている。特に
このＩ−ｇの′）ｒｊ綿はｃ！ｌｌｓの低減および１〜
ランス］ンダクタ（Ｇｍ　）の同士に効果的であるが、
ゲート電極の断面積が減少するためゲート抵抗（ＲＯ）
の増大をもたらし、特性の向上を妨げる。そこでゲー１
〜１に極の断面形状をＴ型にすることによって１．、ｇ
短縮によるＧｇｓを低−トさ１、Ｇ翔増加を維持しつつ
Ｒｇの増大庖抑えている。

第２図はこのＴ型ゲート電極の従来の′ＩＥＪ造方法全
方法た工程断面図である。

以ド、図を参照して従来の製造方法について説明する。

エビタコ１゛シヤル成長またはイオン注入法を用い【能
＠層を形成したＱａＡｓよりなる半導体基板１上にＣＶ
Ｄ法等によって絶縁膜２を形成する。

次に絶縁膜２上に形成したレジストを写真製版法等でバ
ターニングし、それをマスクとして絶縁膜２をエツチン
グしゲートｌ１ｌｉＬ（Ｊに相当する所望の開口を形成
する（第２図（ａ　）参照）。

開口形成侵、レジスト３を除去し新たなレジストアを形
成するが、同じく写真製版法等でバターニングし′ＣＴ
型グー１〜電極の上層部分の幅に応じた開［１を形成す
る（第２図（ｂ）参照）。このとき必要があれば半導体
λ１板１にリセス１ツブング笠の処押を行なってもよい
。

最債に、電子ビーム蒸着法等の方法によりゲート電極を
形成するゲート金属を蒸セして、リフトオフ法によりＴ
型形状の電極８を形成する（第２図（Ｃ）参照）。

以上が従来の製造方法によるＴ望ゲート電極の形成り法
であるがその他の従来の方法として、■　多層レジスト
を用いてその断面Ｉｉｌ■を゛１ヲ１りに形成した後、
ゲート金属を蒸着し同じくリフトオフ法によってＴ型ゲ
ート電極を形成するｉｊ　Ｆｉｉ。

■　２Ｆｙ４に金属を蒸着し、上層金属をマスクとして
下層金属をサイド１ツブーングすることによってＦ型形
状に加工してＴ型グー］−電１（を形成する方法 笠が挙げられる。

［発明が解決しようとする問題点］ 上記のＪ：うな従来の製造方法では、以下のような問題
点を右する。

第２図にて示した製造方法および上記■による方法はい
ずれもリフトオフ法を基本としているが、ｂともとりフ
トオフ法で形成できる金属の厚さは形成したレジストの
厚さに強く依存し、一般的には１μｍが限界である。こ
れ以上レジストが厚く形成されるとリフトオフしないの
である。ところが、１ｇ短縮への要請は神めで厳しく特
に１２ＧＬｌｚ帯以上の高周波デバイスにあっては、［
−（Ｊは約０．２５μ慣以下であることが要求される。

したがって、このときのＲｇは極めて大ぎくなるので１
μｍ程度の上層金属ではこの増大を十分に抑えることが
困難となるという問題点があった。

また上記■の方法にあっては、上層の金属を厚く形成す
ることは可能であるが、下層金属をり゛イドエツヂング
する際エツゾーングがされる下１ｆｉ金属下部の半導体
基板にエツチングによるダメージが加えられ、（の装置
の特性を劣化させる等の問題点があった。

この発明は以上のような問題点を解決するために＜【さ
れたもので、Ｔ型形状のゲート電極の上層部を所望の厚
さに形成でき、かつ形成時にＪ３１Ｊる半導体基板への
ダメージを与えない半導体装置の製造方法を提供するこ
とを目的とする。

［問題点を解決するための手段］ この発明に係る半導体装置の製造方法は、Ｔへす形状の
ゲート電極の上ｈ′−１金属をメッキ法で形成するもの
である。

［作用］ この発明においては、１゛型形状の下層金属をメッキ法
で形成するのでその１９さを所望の厚さで形成でき、し
かもエツチング法を使用しないので半導体１板にダメー
ジを！）えることもない。

［実施例］ 第１図はこの発明の一実施例にお（）る概略製造工程図
Ｔ：ある。

以ド、図を参照してこの発明の製造り法をび２明する。

従来例の第２図（ａ　）と同じく、エピタキシャル成長
またはイオン注入法を用いＣ能動層を形成した、たとえ
ばＱａＡｓよりなる半導体基板１上にＣＶＤ法等によ７
）で絶縁膜２を形成した後、その上に形成したレジスト
を写真製版法でバターニングしてマスクとしたエツチン
グによってゲート長Ｌ　Ｑに相当する所望の開口を形成
する〈第１図（ａ　’）参照）。

ここで絶縁膜２としてはＳｔ　ＮＸ　、Ｓｔ　Ｏｚのよ
うな無機物の他にポリイミド（ＰＩＱ）のような有機絶
縁膜を用いてもよい。また絶縁膜を形成せずに直接レジ
ス［・の塗布によるバターニングを行なうことも可能で
ある。

このとき必要であればリセスエッチング等の処理を行な
ってもよい。

絶縁膜２に開口を形成した侵、レジスト３を除去し開口
内部も含め第１の金属層４を全面に、たとえば電子ビー
ム法、スパッタ法、ＣＶＤ法等によって蒸着する。但し
、絶縁膜の形成の代わりにレジストの直接塗布を行なっ
た場合はＢ温雰囲気となる蒸着法は避けるべきである。

ここでこの第１の金属層４は侵工程のメッキ法による給
電電極ともなるのである程度厚く蒸着する（第１図＜ｂ
＞参照）。

次に第１の金属層４土にレジス１−５を形成し、これを
？７′真製版法でバターニングして−ｒ　ｔｖ＋ゲート
電極の、Ｌ胴部に相当する開口を形成する。レジスト５
の開口部に露出した第１の金属層４を給電電極として第
２の金属層をメッキ法により“Ｃその［に形成するが、
このときレジスト５の厚さ以上の所望１！の厚さに第１
の金ＷＡＦＲを形成することがでさる〈第１図（Ｃ）参
照）。

最後にレジスト５を除去した後、第２の金属層６をマス
クとして不要な金属１？１４を１ツブング除去して所望
のＴ！％°！形状のゲート市１々が形成されろく第１図
（ｄ　）参照）。

なお、第２の金属層は低抵抗でメッキしやりい八〇を用
いるのが最も適しているが、他の金属でも０■能である
。第１の金属層については特に制限が（２いが、第２の
金ｍ層と反応して高抵抗化するようなたとえばΔ肛とＡ
Ｕ等の組合わけを用いるときは、さらにこの間にたとえ
ばＴ１のようなバリアメタルを蒸着して反応を妨げるこ
とが必要である。

また、上記実施例では、半導体基板としてＱａＡｓの化
合物半導体を例にしているが、他の化合物半導体でもよ
く、さらにシリコン基板等の単一の元素よりなる半導体
基板であってもよい。

［発明の効果］ この発明は以−Ｆ説明したとおり、Ｔ型形状のゲート電
極の上層金属を十分に厚く形成できるので、グー１−長
１．．０の微小にかかわらず低抵抗のゲート電極となる
のでその高性能化が保証でき、さらにＴ型形状を形成す
る際エツチング法によらないので半導体基板に無用のダ
メージを与えないという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例における概略製造工程図、
第２図は従来の製造方法を丞した工程図である。 図において、１は半導体基板、２は絶縁膜、４は第１の
金属層、５はレジスト、６は第２の金属層である。 なお、各図中同一符号は同一または相当部分を示す。 第１図 第２１ｉ１１ｍ

Claims (1)

1. 【特許請求の範囲】 Ｔ型断面形状の電極を有した半導体装置の製造方法であ
   つて、 半導体基板上に絶縁膜を形成する工程と、 前記絶縁膜に前記Ｔ型断面形状の下部形状に応じた幅の
   第１の開口を形成する工程と、 前記第１の開口の内部を含み、前記絶縁膜上に第１の金
   属層を形成する工程と、 前記第１の金属層上にレジストを形成する工程と、 前記絶縁膜の前記第１の開口に対応する前記レジストの
   部分に前記Ｔ型断面形状の上部形状に応じた幅の第２の
   開口を形成する工程と、 前記第２の開口によって露出した前記第１の金属層上に
   、前記第１の金属層を給電電極としたメッキ法によつて
   第２の金属層を形成する工程と、前記レジストを除去し
   、前記第２の金属下の第１の金属層を残して前記第１の
   金属層を除去する工程とを備えた、半導体装置の製造方
   法。