JPH0364933A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、リセス型微細ゲートな墳する半導体装置の
製造方法に関するものである。

（従来の技術） 第２図は、従来のリセス型微細ゲートを有する半導体装
置におけるその微細ゲートの製造工程を示し、以下、同
図を参照して従来の製造方法を説明する。

まず、第２図（ａ）に示すように、ＧａＡｓ基板（１）
上にレジスト（４）を塗布し、電子ビーム露光などによ
り孔（４２）を形成する０次に、第２図（ｂ）に示すよ
うに、レジスト（４）をマスクとしてウェットエツチン
グを行なって孔（４ｚ）の下の基板（１）の部分にリセ
ス（８）を形成し、その後、ゲート金属の蒸着によって
リセス（８）内に所望のゲート長のゲート電極（５１）
を形成する。この時、蒸着によってレジスト（４）上に
ゲート金属層（５）が形成される９次に、そのゲート金
属層（５）とレジスト（４）を第２図（ｃ）に示すよう
に除去する。

（発明が解決しようとする課題） 従来の半導体装置の製造方法では、第３図に示すように
、レジスト（４）上のゲート金属層（５）が蒸着中に横
方向に戊長し、そのゲート金属層（５）が孔（４２）を
ふさぎマスクの作用をするので、リセス（８）内で形成
されるゲート電極（５１）の上層部が細くなる。特に、
ゲート長が０．５　ｐ、ｍ以下の微細ゲートを形成する
場合には、電極断面が三角形になって断面積が小さくな
り、ゲート電極（５１）の持つ抵抗値が大きくなってし
まう、そのため、第４図に示すように、　ＥＣＲ−ＣＶ
Ｄ法などによりゲート電極（５１）の頭出しをし、配線
金属（７）をゲート電極（５１）に接続してその抵抗値
を下げることが行なわれる。しかし、リセス型ゲートの
場合には、ゲート電極（５１）がＧａＡｓ基板（１）の
表面からあまり突出していないため、ゲート電極（５１
）を配線金属（７）に接続する際にその配線金属が第４
図に示すようにＧａＡｓ基板（１）と接することがある
。

また、電子ビーム露光用に使用されるレジスト（４）は
ＧａＡｓ基板（１）との付着力が弱いため、リセス（８
）を形成する時に異常エツチングが発生するという問題
点もある。

この発明は、上記のような問題点を解消するためになさ
れたもので、リセス形成時の異常エッチが発生しにくく
、かつ微細ゲート電極上に、抵抗を下げるための配線金
属を自己整合的に安定して形成することができる半導体
装置の製造方法を提供することを目的とする。

（課題を解決するための手段） この発明に係る半導体装置の製造方法は、基板を覆う第
１の絶縁膜に所望の大きさの開口を形成し、その開口の
下の基板部分にリセスを形成してそのリセス内に所望寸
法のゲート電極を形成し。

そのゲート電極を覆って上記リセス内に第２の絶縁膜を
堆積させ、そのゲート電極の先端部分を覆う第２の絶縁
膜を除去してその先端部分を露出させ、その露出したゲ
ート電極先端部分に配線金属を接続する、ようにしたも
のである。

（作　　　用） この発明では、基板上に第１の絶縁膜を形成し、その絶
縁膜に開口を設けてリセスを形成するので、リセス形成
時の基板のエツチングは第１の絶縁膜の開口周縁で抑制
され、異常エツチングが発生するおそれはない。

また、ゲート電極を覆ってリセス内に第２の絶縁膜を堆
積させ、ゲート電極の、先端部分を覆う第２の絶縁膜を
除去してその先端部分を配線金属に接続するので、その
配線金属が基板と接触するおそれはない。

（実　施　例） 以下、この発明の一実施例を図について説明する。第１
図はこの発明の一実施例による半導体装置の製造方法を
工程順に示したものである。

第１図（ａ）に示すように、　ＧａＡｓ基板（１）上に
窒化珪素膜などの絶縁Ｍ（２）をＣＶＤ法などにより形
成した後、その絶縁膜（２）上にレジスト（３）を塗布
し、このレジスト（３）にゲート長より長い寸法の開口
を形成し、このレジストをマスクにして旧Ｅ法などによ
り窒化珪素膜（２）をエツチングして、レジスト（３）
の開口と同じ寸法の開口（２１）を形成する０次に、レ
ジスト（３）を除去した後、第１図（ｂ）に示すように
、電子ビーム露光用のレジスト（４）を塗布し、窒化珪
素膜（２）の開口部中央のレジスト（４）部分に電子ビ
ーム露光により孔（４１）を形成し、そのレジスト（４
）をマスクにしてウェットエツチングを行ない、基板（
１）にリセス（８）を形成する。この時、基板（１）の
横方向のエツチングは窒化珪素膜（２）の開口（２１）
の周縁で抑制されるので、リセス（８）の寸法は窒化珪
素膜（２）の開口寸法によってほば定まる。リセス（８
）の形成後、ゲート金属を蒸着してリセス（８）内に所
望寸法のゲート電極（５０）を形成する。この時。

蒸着によってレジスト（４）上にゲート金属層（５）が
形成される。

次に、ゲート金属層（５）とレジスト（４）を除去し、
第１図（Ｃ）に示すように、酸化珪素膜などの絶縁！Ｉ
Ｉ（６）をＣＶＤ法などによって絶縁Ｍ（２）上及びリ
セス（８）内に堆積させる。リセス（８）の口径は絶縁
！Ｉ（２）の開口（２１）と同様にゲート長よりも長い
寸法を持つので、絶縁膜（６）をリセス（８）内に堆積
させてもそこに空洞が生ずるようなことはない。なお、
絶縁膜（６）はＲＩＥ法などによるエツチングにおいて
絶縁膜（２）よりもエツチング速度の速いものを使用す
る。次に、第１図（ｄ）に示すように、全面をＲＩＥ法
などによってエツチングを行ない、ゲート電極（５０）
の頭出しを行なう。この時、リセス（８）の周縁に絶縁
膜（６）による側壁が形成されるようにエツチングを行
なう０次に、第１図（ｅ）に示すように、ゲート電極（
５０）上に蒸着・リフトオフ法、あるいはスパッタ・ミ
リング法などにより配線金属（７）を形成し、ゲート電
極（５０）の抵抗値を下げる。

なお、上記実施例では、絶縁膜（２）　、　（６）とし
て窒化珪素膜、酸化珪素膜を使用する場合について説明
したが、エツチング速度の異なる他の種類の絶縁膜、あ
るいはエツチング速度を十分に制御することができるな
らば、同一の絶縁膜を使用してもよい。

また、上記実施例では、レジスト（４）のパターニング
に電子ビーム露光を用いたが、ＦＩＢ露光、光露光など
を用いてもよい。

（発明の効果） 以上のように、この発明によれば、所望の大きさの開口
を有する第１の絶縁膜を基板上に設けてリセスな形成す
るため、リセス形成時の基板のエツチングは第１の絶縁
膜の開口周縁で抑制されるので、基板との付着力が弱い
レジストのみを基板上に設けてリセスを形成する従来法
のように異常エツチングが発生するおそれがない。

また、リセス内に第２の絶縁膜を堆積させ、ゲート電極
の先端部分を覆う第２の絶縁膜を除去してその先端部分
のみを露出させるので、ゲート電極の頭出し後であって
も、基板は第１及び第２の絶縁膜で十分に覆われている
。従って、１種類の絶縁膜のみで基板を覆いその絶縁膜
を除去してゲート電極の頭出しを行なう従来法のように
、配線金属が基板に接するおそれはない。

【図面の簡単な説明】

第１ＵｊＡ（ａ）乃至（ｅ）はこの発明の一実施例によ
る半導体装置の製造方法を示す断面図、第２図（ａ）乃
至（Ｃ）は従来の半導体装置の製造方法な示す断面図、
第３図及び第４図は第２図の従来の半導体装置の製造方
法が有する問題点を説明するための断面図、である。 図において、（１）は基板、（２）は第１の絶縁膜、（
４）はレジスト、（６）は第２の絶縁膜、（７）は配線
金属、（８）はリセス、（２１）は開口、（４１）は孔
、（５０）はゲート電極、である。 なお、各図中同一符号は同−又は相当部分を示す。 第２　図 第３　団

Claims (1)

【特許請求の範囲】
1. （１）基板を覆う第１の絶縁膜に所望の大きさの開口を
   形成する工程と；その開口を埋めて上記第１の絶縁膜上
   にレジストを塗布し、上記開口のほぼ中央を埋めるその
   レジストの部分に孔を形成する工程と；上記レジストを
   マスクとしてエッチングを行ない、上記開口下の基板部
   分にリセスを形成する工程と；上記孔を介して蒸着を行
   ない、上記リセス内に所望寸法のゲート電極を形成する
   工程と；上記レジストを除去し、上記ゲート電極を覆っ
   て上記リセス内に第２の絶縁膜を堆積させる工程と；上
   記ゲート電極の先端部分を覆う上記第２の絶縁膜を除去
   してその先端部分を露出させる工程と；その露出した上
   記ゲート電極の先端部分に配線金属を接続する工程と；
   を備えたリセス型微細ゲートを有する半導体装置の製造
   方法。