JP2503256B2 - パタ―ン形成方法 - Google Patents

パタ―ン形成方法

Info

Publication number
JP2503256B2
JP2503256B2 JP63200358A JP20035888A JP2503256B2 JP 2503256 B2 JP2503256 B2 JP 2503256B2 JP 63200358 A JP63200358 A JP 63200358A JP 20035888 A JP20035888 A JP 20035888A JP 2503256 B2 JP2503256 B2 JP 2503256B2
Authority
JP
Japan
Prior art keywords
film
pattern
resist
opening
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63200358A
Other languages
English (en)
Other versions
JPH0249426A (ja
Inventor
芳明 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP63200358A priority Critical patent/JP2503256B2/ja
Publication of JPH0249426A publication Critical patent/JPH0249426A/ja
Priority to US07/800,728 priority patent/US5190892A/en
Application granted granted Critical
Publication of JP2503256B2 publication Critical patent/JP2503256B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) この発明はパターン形成方法に関するもので、特に耐
熱性金属のパターンを形成する際に用いて好適なパター
ン形成方法に関するものである。
(従来の技術) 近年の半導体装置、例えばシリコン(Si)を用いた半
導体集積回路においては、W(タングステン)−Si(タ
ングステンシリサイド)や、W等の耐熱性金属が、MOS
トランジスタのゲート電極やオーミックの引き出し電極
等として用いられており、さらに、GaAsを用いた半導体
集積回路においては耐熱性ショットキー電極等として用
いられている。また、W−N(タングステンナイトライ
ド)やTa−N(タンタルナイトライド)等の耐熱性金属
は温度特性の良い薄膜抵抗体として利用されている。
ところで、W等の耐熱性金属は、一般に沸点が5000℃
以上であるため、抵抗加熱蒸着法や電子ビーム蒸着法の
ような成膜法によって薄膜化することが困難である。従
って、W等の配線パターンを形成する際のW薄膜の形成
においては、例えばArイオンをWターゲットに衝突させ
このターゲットからスパッタされたタングステン粒子を
試料上に堆積させるスパッタリング法が用いられてい
る。以下、W−Siの配線パターンを形成する例により、
スパッタリング法を用いた耐熱性金属のパターン形成方
法の従来例の説明を行う。
その方法の一つとして通常のパターニング法がある。
第4図(A)〜(C)はその工程図であり主な工程にお
ける試料の様子を断面図を以って示したものである。
この方法によれば、先ず、スパッタ法により下地11上
にW−Si膜13を被着する(第4図(A))。次いで、フ
ォトリソグラフィ技術によりこのW−Si膜上にレジスト
パターン15を形成した後、例えばSF6を用いたリアクテ
ィブイオンエッチング法(RIE法)によりW−Si膜のレ
ジストパターンから露出している部分をエッチングする
(第4図(B))。次いで、レジストパターン15を除去
してW−Siの配線パターン13aを得る(第4図
(C))。しかしこの方法を用いた場合、RIE法による
エッチング工程においてW−Siのエッチングが終了した
際に下地11がRIE時のプラズマにさらされることにな
る。エッチングガスとしてSF6、NF3、CF4等を用いたRIE
法は、周知の通り、シリコン基板、シリコン酸化膜、シ
リコン窒化膜等をも容易にエッチングする。従って、W
−Siが形成されている下地がシリコン基板の場合、W−
Siのエッチングを適切なときに終了しないとこのシリコ
ン基板もエッチングされてしまうという不都合が生じ
る。同様に下地上にシリコンやシリコン酸化膜のパター
ンがある場合にはこれらもエッチングされるため、パタ
ーン消滅、パターンの膜減りが生じる危険性があった。
一方、このような危険性なくパターン形成が出来る方
法としてリフトオフ法がある。第5図(A)〜(C)
は、レジストによるリフトオフ法でW−Siのパターンを
形成する例を断面図を以って示した工程図である。この
方法によれば、先ず、フォトリソグラフィ技術により下
地21上に配線形成予定領域が開口されているレジストパ
ターン23を形成する。なおこのレジストパターン23の開
口部23aの断面形状は、後に行うリフトオフを容易にす
るため、逆テーパー形状とするのが良い(第5図
(A))。
次いでスパッタ法によりレジストパターン23を含む下
地21上にW−Si膜25を被着する(第5図(B))。スパ
ッタ法は、一般に、被着金属の回り込みが良いためレジ
ストパターン23の開口部23aの内壁側にもW−Siが被着
するが、開口部23aの形状が逆テーパー状になっている
ので内壁の上部にはW−Siは被着しない(第5図
(B))。
次いでこの試料をレジスト溶解液中に浸漬するとレジ
スト溶解液がレジストパターン23の開口部23aの内壁
の、W−Siが被着していない部分(レジストの露出部
分)からレジスト内に侵入してゆく。これによってリフ
トオフがなされW−Siのパターン25aを得ることが出来
る(第5図(C))。
(発明が解決しようとする課題) しかしながら、耐熱性金属のようなパターン形成材料
の薄膜形成は、既に説明したような理由から、スパッタ
法等で行わざるを得ず、このため、レジストパターンの
開口部の側壁側にも薄膜は形成され易くなる。従って、
レジストの露出部分が小さくなり易く、このためレジス
ト溶解液の侵入が容易でなくなるのでレジストの溶解に
要する時間が長くなるという問題点があった。
さらに、パターン形成材料の膜厚を厚く材料するよう
な場合は、レジストパターン開口部の側壁上部にもパタ
ーン形成材料が被着し易くなるためレジストの露出部分
はさらに減少する傾向となり、場合によっては側壁レジ
ストの露出部分が実質的になくなるようなことも起こ
り、リフトオフが非常にしづらくなってしまうという問
題点があった。
また、レジストパターンの開口部の寸法は、開口部の
口部については観測が容易であることから制御が容易で
あるが底部については口部ほどには制御しきれない。と
ころが第5図に示した方法であるとリフトオフ後に得ら
れる配線パターンの寸法は、レジストパターンの開口部
の底部の寸法によって決定されてしまうため、従って配
線パターンの寸法精度が悪くなると共に配線パターンの
縁部分の形状が歪み易いという問題点があった。
この発明はこのような点に鑑みなされたものであり、
従ってこの発明の目的は、指向性の少ない薄膜形成方法
によりパターン形成用材料を薄膜化しこの薄膜をリフト
オフ法でパターンニングする際にリフトオフを容易に行
うことが出来るパターン形成方法を提供することにあ
る。
(課題を解決するための手段) この目的の達成を図るため、この発明のパターン形成
方法によれば、下地上に逆テーパ状の開口部を持つレジ
ストパターンを形成する工程と、前記レジストパターン
を含む前記下地上側に指向性の少ない被着方法で第一被
着膜を被着し、その後指向性の強い被着方法で第二被着
膜を被着する工程と、該第二被着膜をマスクとして前記
開口部内の第一被着膜をエッチング後、前記レジストパ
ターンを溶解除去してリフトオフする工程とを含むこと
を特徴とする。
なおここで云う下地とは、例えばシリコン基板、GaAs
基板等の半導体基板やセラミックス等の種々の基板、さ
らにこれら基板上に種々のパターンが既に形成されてい
るような加工途中の基板等であることが出来る。
またレジストパターンは、それの開口部の側壁が下地
に対しオーバーハング状になっているものが好ましい。
また、指向性の少ない被着方法として、例えば既に説
明したようなスパッタ法、さらにCVD法等を挙げること
が出来る。また、指向性の強い被着方法としては、例え
ば抵抗加熱蒸着法や電子ビーム蒸着法等を挙げることが
出来る。
(作用) この発明のパターン形成方法によれば、レジストパタ
ーンの開口部の側壁に第一被着膜が被着してしまって
も、この被着部分は、その後の第二被着膜をマスクとす
るエッチング工程においてエッチングされる。ここで第
一被着膜のレジスト開口部の側壁に被着した部分の膜厚
のほうが底部に被着した部分の膜厚より薄いから、レジ
スト側壁に被着している第一被着膜は底部の第一被着膜
が除去される前に充分にエッチングされる。従って、下
地が露出される前にはレジスト溶解液が侵入するに充分
なレジスト露出部が確保される。さらに、底部の第一被
着膜の縁部もこのエッチングの際に整形されるようにな
る。
また、第一被着膜のエッチングをレジスト開口部側壁
に被着した第一被着膜のエッチングのみにとどめずさら
に進めてその後適切なときに停止するようにすれば、第
一被着膜の第二被着膜から露出する部分が除去されるの
で、第二被着膜の寸法で規制される即ちレジストパター
ンの開口部の口部の寸法で規制されるパターンが得られ
る。
また、第一被着膜のエッチングの程度にかかわらず、
エッチングマスクとして用いた第二被着膜をそのまま残
存させるようにすれば、第一及び第二被着膜から成る積
層パターンを容易に得ることが出来る。
(実施例) 以下、図面を参照し、またパターン形成材料を耐熱性
金属であるW−Siとしてこれの配線パターンを形成する
例により、この発明のパターン形成方法の実施例の説明
を行う。なお、以下の説明に用いる各図はこの発明が理
解できる程度に概略的に示してあるにすぎず、従って、
各構成成分の寸法、形状等はこれら図示例のみに限定さ
れるものでないことは理解されたい 第一実施例 先ずこの発明の第一実施例の説明を行う。第1図
(A)〜(D)はこの発明の第一実施例の説明に供する
図であり、パターン形成工程中の主な工程における試料
の様子を断面図を以って示しに工程図である。以下、各
工程を順に説明する。
先ず、下地としての基板31上に通常のフォトリソグラ
フィ法によりレジストパターン33を形成する。このレジ
ストパターン33は配線される予定領域にその配線パター
ンに対応した下地部分を露出する開口部33aを有してい
る。そしてこの実施例の場合の開口部33aは、その口部
の幅W1が底部の幅W2より狭くその断面形状が例えば逆テ
ーパ状(オーバーハング状)となっている(第1図
(A))。
次にこの開口部33aを有するレジストパターン33を含
む下地31の上側に指向性の少ない被着方法例えばスパッ
タ法により、第一被着膜としてW−Si膜35を被着する
(第1図(B))。
次に、このW−Si膜35に、下地31に対し垂直な方向か
ら(蒸着源が基板に対し法線方向に在る状態)第二被着
膜としての例えばAl(アルミニウム)膜37を、指向性の
強い被着方法としての例えば電子ビーム加熱蒸着法によ
り蒸着する(第1図(C))。
次に、前記蒸着で得た第二被着膜(Al)37をマスクと
して前記第一被着膜(W−Si)35をエッチングするがこ
の実施例の場合このことを以下に説明するように行う。
エッチング手法はエッチングガスをSF6としたRIE法と
する。そして、レジストパターン33の開口部33a内のW
−Si膜35の、Al膜37から露出している部分を下地31が露
出するところまでエッチングする。これにより、W−Si
膜35のレジストパターンの開口部33aの側壁に被着した
部分は除去されレジストの側壁が露出すると共に、開口
部33aの底部に被着した部分は整形される(第1図
(D))。その後この試料をレジスト溶解液中に浸漬
し、レジスト溶解液でレジスト33を溶解してレジスト33
上のW−Si膜35及びAl膜37をそれぞれリフトオフする。
このリフトオフの際レジストパターンの開口部33aの側
壁にはW−Siが被着していないため、レジスト溶解液は
レジスト33に容易に侵入する。
次いでこの場合W−Si膜35上に残存しているAl膜37を
例えば塩酸によって除去し、W−Siのパターン35aを得
る(第1図(E))。
この第一実施例によれば、リフトオフを短時間で行え
ることは勿論のこと、RIE法による第一被着膜のエッチ
ングにより第一被着膜のパターン寸法は第一被着膜37の
寸法即ちレジストパターンの開口部33aの口部の幅W1
実質的に一致したものになるため、一般に制御しずらく
上方からの観測も困難である開口部33aの底部でパター
ン寸法が決定される場合に比し、精度の良いパターンが
得られるという効果が得られる。
なお、W−Si膜35をAl膜37をマスクとしてRIE法によ
りエッチングした後、Al膜37を塩酸により先ず除去し、
その後にリフトオフを行った場合も、この発明の効果を
得ることが出来ることは明らかである。また、第一被着
膜をエッチングする手法はRIE法に限られるものではな
くウエットエッチング等の他の好適な方法でも良い。
第二実施例 次にこの発明の第二実施例の説明を行う。この第二実
施例は、第二被着膜をマスクとして第一被着膜をエッチ
ングする工程におけるエッチング量が第一実施例とは異
る場合の実施例である。第2図(A)及び(B)はその
説明に供する図であり、第1図(D)及び(E)との相
違点を試料の断面図を以って示した図である。
第一実施例と同様に、下地31上にレジストパターン33
を形成し、次いで指向性の少ない被着法で第一被着膜
(W−Si)35を形成し、次いで指向性の強い被着法で第
二被着膜(Al)37を形成する。
次にSF6をエッチングガスとしたRIE法により、Al膜37
をマスクとしてW−Si膜37をエッチングするが、この第
二実施例の場合このエッチングを、レジストパターンの
開口部33aの側壁に被着しているW−Si膜を除去出来る
程度の条件で行う。このエッチング後の試料の様子は第
2図(A)に示す如くなり、レジストパターンの開口部
33aの底部にW−Siが残存してはいるものの、その側壁
はレジスト溶解液が侵入するために充分な程度に露出さ
れるようになる。その後、第一実施例と同様にリフトオ
フを行い、次いでW−Si膜上に残存しているAl膜を除去
し、第2図(B)に示すようなW−Si膜のパターン35a
を得る。
この第二実施例の場合もレジスト溶解液がレジストに
容易に侵入するのでリフトオフを短時間で行うことがで
きる。さらに、残存させたW−Si膜の縁部をある程度は
整形できるので、その後に絶縁膜等を堆積させる際のス
テップカバレージの改善にも寄与する。またこの第二実
施例の方法の場合は下地がRIE時のプラズマにさらされ
ることが全くないので、下地がエッチングされたり、下
層のパターンが膜減べりするような心配が全くないとい
う効果が得られる。
第三実施例 次にこの発明の第三実施例の説明を行う。この第三実
施例は、第一被着膜のマスクとして用いた第二被着膜を
除去せずにそのまま配線として使用する場合の例であ
る。第3図(A)及び(B)はその説明に供する図であ
り、第3図(A)は第一実施例に第三実施例を適用した
例を示したものであり、第3図(B)は第二実施例に第
三実施例を適用した例を示したものである。
いづれの場合もAl膜37と下地31との間にW−Si膜35が
介在する多層構造のパターンが得られる。このような構
造は、下地31が例えばSiや金(Au)等のようにAlと反応
し易いものの場合Wがバリヤとなって相互拡散を防ぐ効
果を示す。従って、例えば配線中の長い引き回しを行う
部分等で配線抵抗の低減を目的としてAl膜を積層させる
場合などにこの構造を用いれば好適である。また、この
ような構造は、レジスト開口部33a内の第二被着膜の除
去が行わないだけで容易に自動的に得ることができるの
で、形成も容易である。
なお、上述の各実施例はパターン形成用材料を耐熱性
金属とした例で説明しているが、この発明はこのような
材料にのみ適用できるという訳ではない。指向性の少な
い成膜方法でしか成膜ができず、然も、その材料の本質
的な問題或いは工程上の都合上リフトオフでパターニン
グせざるを得ないようなパターン形成材料のパターニン
グにも、この発明を適用できることは明らかである。ま
た、当然のことながら第二被着膜の材質は、第一被着膜
の材質及びこれのエッチング方法に応じて適正な材料に
変更できる。
(発明の効果) 上述した説明からも明らかなように、この発明のパタ
ーン形成方法によれば、第一被着膜(パターン形成用材
料)の、レジストパターンの開口部の側壁に被着した部
分を除去してからこのレジスト溶解によるリフトオフを
行うので、W−Si等のような耐熱性金属のようにスパッ
タ法でしか有効な成膜が行えずこのため成膜時の指向性
が少ないためにレジストパターンの開口部側壁に膜が被
着しリフトオフが困難となっていたパターン形成用材料
であっても、容易にリフトオフが行えるようになる。
【図面の簡単な説明】
第1図(A)〜(E)は、この発明のパターン形成方法
の第一実施例の説明に供する工程図、 第2図(A)及び(B)は、この発明のパターン形成方
法の第二実施例の説明に供する図であり、その特徴部分
のみ示した工程図、 第3図(A)及び(B)は、この発明のパターン形成方
法の第三実施例の説明に供する図であり、その特徴部分
の説明に供する図、 第4図(A)〜(C)及び第5図(A)〜(C)は、従
来技術の説明に供する図である。 31……下地、33……レジストパターン 33a……レジストパターンの開口部 35……第一被着膜 35a……第一被着膜のパターン 37……第二被着膜 37a……第二被着膜のパターン。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】下地上に逆テーパ状の開口部を持つレジス
    トパターンを形成する工程と、 前記レジストパターンを含む前記下地上側に指向性の少
    ない被着方法で第一被着膜を被着し、その後指向性の強
    い被着方法で第二被着膜を被着する工程と、 該第二被着膜をマスクとして前記開口部内の第一被着膜
    をエッチング後、前記レジストパターンを溶解除去して
    リフトオフする工程と を含むことを特徴とするパターン形成方法。
JP63200358A 1988-08-11 1988-08-11 パタ―ン形成方法 Expired - Fee Related JP2503256B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP63200358A JP2503256B2 (ja) 1988-08-11 1988-08-11 パタ―ン形成方法
US07/800,728 US5190892A (en) 1988-08-11 1991-12-03 Method for forming pattern using lift-off

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63200358A JP2503256B2 (ja) 1988-08-11 1988-08-11 パタ―ン形成方法

Publications (2)

Publication Number Publication Date
JPH0249426A JPH0249426A (ja) 1990-02-19
JP2503256B2 true JP2503256B2 (ja) 1996-06-05

Family

ID=16422972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63200358A Expired - Fee Related JP2503256B2 (ja) 1988-08-11 1988-08-11 パタ―ン形成方法

Country Status (1)

Country Link
JP (1) JP2503256B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5180442B2 (ja) * 2006-03-29 2013-04-10 本田技研工業株式会社 半導体装置の製造方法
JP6176025B2 (ja) * 2013-09-25 2017-08-09 日亜化学工業株式会社 金属膜の形成方法及び発光素子の製造方法
JP7068579B2 (ja) * 2017-09-27 2022-05-17 日亜化学工業株式会社 発光素子の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59111325A (ja) * 1982-12-17 1984-06-27 Hitachi Ltd 半導体多層電極の製造法
JPS59114826A (ja) * 1982-12-21 1984-07-03 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH0249426A (ja) 1990-02-19

Similar Documents

Publication Publication Date Title
US4267012A (en) Process for patterning metal connections on a semiconductor structure by using a tungsten-titanium etch resistant layer
US5369053A (en) Method for patterning aluminum metallizations
US5705432A (en) Process for providing clean lift-off of sputtered thin film layers
US4745089A (en) Self-aligned barrier metal and oxidation mask method
US5403768A (en) Manufacturing method of a thin film resistor
US5190892A (en) Method for forming pattern using lift-off
US4266333A (en) Method of making a Schottky barrier field effect transistor
JP2503256B2 (ja) パタ―ン形成方法
JPH07221181A (ja) 半導体素子の金属配線の形成方法
US5851920A (en) Method of fabrication of metallization system
JPS59175726A (ja) 半導体装置の製造方法
US6103633A (en) Method for cleaning metal precipitates in semiconductor processes
JP2720480B2 (ja) 多層配線形成法
JP3424210B2 (ja) 半導体装置およびその製造方法
JPH0653249A (ja) 半導体装置の製造方法
JPH0536846A (ja) 半導体装置の製造方法
JP2001230255A (ja) 半導体装置の製造方法
JP3332326B2 (ja) 半導体ウエハ上への電極形成方法
JPH0364933A (ja) 半導体装置の製造方法
JPS58197818A (ja) 半導体装置の製造方法
JPH06177255A (ja) 半導体集積回路装置の製造方法
JPS6020517A (ja) 半導体装置の製造法
JPH04317332A (ja) 半導体装置及びその製造方法
JPS6193629A (ja) 半導体装置の製造方法
JPH088261A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees