JPH06177255A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPH06177255A JPH06177255A JP32322192A JP32322192A JPH06177255A JP H06177255 A JPH06177255 A JP H06177255A JP 32322192 A JP32322192 A JP 32322192A JP 32322192 A JP32322192 A JP 32322192A JP H06177255 A JPH06177255 A JP H06177255A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- wiring
- integrated circuit
- semiconductor integrated
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 半導体集積回路装置の多層配線を形成する工
程において、スパッタエッチング時に生ずる絶縁性物質
の開孔部への堆積を防止し、良好な接続環境を得る。 【構成】 多層配線を構成する下層配線１０３に対して
層間絶縁膜上に開孔部１０５を形成し、第１の導電性膜
１０６をスパッタリング法により形成する。この後、不
活性ガス雰囲気中においてスパッタエッチングを行い開
孔部底部の第一の導電性物質１０６および下層配線上の
絶縁性物質を除去した後に第二の導電性物質１０８をス
パッタリング法により形成する。
程において、スパッタエッチング時に生ずる絶縁性物質
の開孔部への堆積を防止し、良好な接続環境を得る。 【構成】 多層配線を構成する下層配線１０３に対して
層間絶縁膜上に開孔部１０５を形成し、第１の導電性膜
１０６をスパッタリング法により形成する。この後、不
活性ガス雰囲気中においてスパッタエッチングを行い開
孔部底部の第一の導電性物質１０６および下層配線上の
絶縁性物質を除去した後に第二の導電性物質１０８をス
パッタリング法により形成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置の製
造方法に関し、特に多層配線を有する半導体集積回路装
置の製造方法に関するものである。
造方法に関し、特に多層配線を有する半導体集積回路装
置の製造方法に関するものである。
【０００２】
【従来の技術】従来、多層配線の形成方法としては、下
層配線上に設けられた層間絶縁膜に開孔を形成した後、
アルミニウムを全面にスパッタリング法により形成し、
所定の形状に加工することにより配線を形成する方法が
知られている。
層配線上に設けられた層間絶縁膜に開孔を形成した後、
アルミニウムを全面にスパッタリング法により形成し、
所定の形状に加工することにより配線を形成する方法が
知られている。
【０００３】また、アルミニウム層を形成する前に同一
チャンバ内にて、ＲＦ周波数を用いたスパッタエッチン
グを行い、開孔部のアルミニウム表面上に形成された絶
縁膜を除去する方法も知られている。
チャンバ内にて、ＲＦ周波数を用いたスパッタエッチン
グを行い、開孔部のアルミニウム表面上に形成された絶
縁膜を除去する方法も知られている。
【０００４】即ち、図３（ａ）に示すように、まず下層
配線を含むウェハの全面に１μｍのプラズマ酸化膜から
成る層間絶縁膜を形成する。ひきつづき、ホトリソグラ
フィ技術により下層配線上の所定の位置に開孔を設け、
ＣＦ4 系のガスプラズマ中にて、エッチングを行い、下
層の配線に達する開孔を設ける。その後、アルミニウム
スパッタ装置において、ＲＦ周波数を用いたＡｒ雰囲気
中におけるスパッタエッチングを１分間行った後に、ひ
きつづき、１μｍのアルミニウムをスパッタリング法に
より形成する。最後に、ホトリソグラフィ技術により所
定の形状にパターニングを行い、配線を形成する。
配線を含むウェハの全面に１μｍのプラズマ酸化膜から
成る層間絶縁膜を形成する。ひきつづき、ホトリソグラ
フィ技術により下層配線上の所定の位置に開孔を設け、
ＣＦ4 系のガスプラズマ中にて、エッチングを行い、下
層の配線に達する開孔を設ける。その後、アルミニウム
スパッタ装置において、ＲＦ周波数を用いたＡｒ雰囲気
中におけるスパッタエッチングを１分間行った後に、ひ
きつづき、１μｍのアルミニウムをスパッタリング法に
より形成する。最後に、ホトリソグラフィ技術により所
定の形状にパターニングを行い、配線を形成する。
【０００５】
【発明が解決しようとする課題】ところで、上記したよ
うな従来の多層配線の形成法においては、開孔部の下層
配線のアルミニウムの表面に絶縁膜が形成されており、
上層配線を形成するアルミニウムとの間に導通がとれな
いという問題がある。
うな従来の多層配線の形成法においては、開孔部の下層
配線のアルミニウムの表面に絶縁膜が形成されており、
上層配線を形成するアルミニウムとの間に導通がとれな
いという問題がある。
【０００６】また、上層のアルミニウムを形成する前
に、ＲＦ周波数にてスパッタエッチングを行う方法にお
いては、スパッタエッチング時に、層間絶縁膜の上面が
エッチングされ、上記絶縁性物質が開孔部に再付着する
ことにより、開孔部の絶縁性被膜を完全に除去すること
ができないという問題がある。この問題に関しては、Ｉ
ＥＥＥ Ｐｒｏｃ．ｏｆ ＩＲＰＳ（ =８９）Ｐ５３等
の論文に詳細な評価結果が記述されている。
に、ＲＦ周波数にてスパッタエッチングを行う方法にお
いては、スパッタエッチング時に、層間絶縁膜の上面が
エッチングされ、上記絶縁性物質が開孔部に再付着する
ことにより、開孔部の絶縁性被膜を完全に除去すること
ができないという問題がある。この問題に関しては、Ｉ
ＥＥＥ Ｐｒｏｃ．ｏｆ ＩＲＰＳ（ =８９）Ｐ５３等
の論文に詳細な評価結果が記述されている。
【０００７】本発明の課題は、スパッタエッチングによ
りエッチングされた物質が開孔部へ堆積した場合にも接
続不良が生ずることのない半導体集積回路装置の製造方
法を提供することにある。
りエッチングされた物質が開孔部へ堆積した場合にも接
続不良が生ずることのない半導体集積回路装置の製造方
法を提供することにある。
【０００８】
【課題を解決するための手段】本発明の半導体集積回路
装置の製造方法は、下層配線の上部の層間絶縁膜に設け
られた開孔部と層間膜の全面に第一の導電性膜を形成す
る工程と、ＲＦ周波数にてスパッタエッチングを行う工
程と、同一真空中にて第二の導電性膜を形成する工程と
からなることを特徴とする。
装置の製造方法は、下層配線の上部の層間絶縁膜に設け
られた開孔部と層間膜の全面に第一の導電性膜を形成す
る工程と、ＲＦ周波数にてスパッタエッチングを行う工
程と、同一真空中にて第二の導電性膜を形成する工程と
からなることを特徴とする。
【０００９】
【実施例】次に本発明につき図面を参照して説明する。
【００１０】図１は本発明の第一の実施例の工程を説明
するための図である。まず、図１（ａ）に示すように、
シリコン基板１０１上に１．０μｍのシリコン酸化膜層
１０２をＣＶＤ法により形成し、下地パターンとの絶縁
を行う。次に０．５μｍのアルミニウム層をスパッタリ
ング法により形成し、パターニングを行い第一層配線１
０３を形成する。ひきつづき、１．０μｍのプラズマ酸
化膜１０４をウェハ全面に形成した後、ホトリソグラフ
ィ技術により、開孔パターンを設け、ＣＦ4 系のガスプ
ラズマ中においてエッチングを行い、下層配線１０３に
達する開孔を形成する（図１（ａ））。
するための図である。まず、図１（ａ）に示すように、
シリコン基板１０１上に１．０μｍのシリコン酸化膜層
１０２をＣＶＤ法により形成し、下地パターンとの絶縁
を行う。次に０．５μｍのアルミニウム層をスパッタリ
ング法により形成し、パターニングを行い第一層配線１
０３を形成する。ひきつづき、１．０μｍのプラズマ酸
化膜１０４をウェハ全面に形成した後、ホトリソグラフ
ィ技術により、開孔パターンを設け、ＣＦ4 系のガスプ
ラズマ中においてエッチングを行い、下層配線１０３に
達する開孔を形成する（図１（ａ））。
【００１１】次に、開孔部１０５と絶縁膜上の全面に５
００オングストロームのチタン層１０６（第一の導電性
膜）をスパッタリング法により形成する（図１
（ｂ））。このとき、開孔パターンの直径が例えば１μ
ｍ程度以下の微細な開孔の場合には、スパッタリング法
により形成された金属膜の開孔部の膜厚は、絶縁膜上の
膜厚よりも薄くなる。従って、ひきつづきこれを行う
と、Ａｒプラズマ雰囲気中のスパッタエッチングにより
開孔底部のＴｉ膜のみが除去される。
００オングストロームのチタン層１０６（第一の導電性
膜）をスパッタリング法により形成する（図１
（ｂ））。このとき、開孔パターンの直径が例えば１μ
ｍ程度以下の微細な開孔の場合には、スパッタリング法
により形成された金属膜の開孔部の膜厚は、絶縁膜上の
膜厚よりも薄くなる。従って、ひきつづきこれを行う
と、Ａｒプラズマ雰囲気中のスパッタエッチングにより
開孔底部のＴｉ膜のみが除去される。
【００１２】このスパッタエッチングの条件としては、
例えばＡｒ雰囲気中においてＲＦパワー５００Ｗ、エッ
チング時間６０秒程度が適当である。このスパッタエッ
チングにより開孔部のＴｉ膜が除去された後、下部のア
ルミニウム層表面に形成された、アルミナ層等もエッチ
ング除去される（図１（ｃ））。
例えばＡｒ雰囲気中においてＲＦパワー５００Ｗ、エッ
チング時間６０秒程度が適当である。このスパッタエッ
チングにより開孔部のＴｉ膜が除去された後、下部のア
ルミニウム層表面に形成された、アルミナ層等もエッチ
ング除去される（図１（ｃ））。
【００１３】最後に前記スパッタエッチングに引きつづ
き、大気にさらすことなく、１μｍのアルミニウム層１
０８をスパッタリング法により形成し、パターニングを
行い配線を形成する（図１（ｄ））。
き、大気にさらすことなく、１μｍのアルミニウム層１
０８をスパッタリング法により形成し、パターニングを
行い配線を形成する（図１（ｄ））。
【００１４】本実施例によれば図１（ｂ）に示される様
にスパッタエッチングを行う際に絶縁膜の全面が導電性
を有するＴｉにより覆われている。このためスパッタエ
ッチングによって開孔部近傍のＴｉがエッチングされ、
開孔部へ堆積したとしても接続孔における配線の接続不
良を生ずるおそれはない。
にスパッタエッチングを行う際に絶縁膜の全面が導電性
を有するＴｉにより覆われている。このためスパッタエ
ッチングによって開孔部近傍のＴｉがエッチングされ、
開孔部へ堆積したとしても接続孔における配線の接続不
良を生ずるおそれはない。
【００１５】また、上層の配線がチタンとアルミニウム
から成る積層構造となるため、耐ストレスマイグレーシ
ョン性に優れた信頼性の高い配線が形成される。
から成る積層構造となるため、耐ストレスマイグレーシ
ョン性に優れた信頼性の高い配線が形成される。
【００１６】図２は、本発明の第二の実施例の半導体集
積回路装置の製造方法である。本実施例は、第一層配線
２０３がアルミニウム層２０３とチタン層２０９の積層
構造となっている点を除いて第一の実施例と同一の内容
を持つ。本実施例によれば、スルーホール開孔形成時に
開孔部２０５にアルミニウム層が露出しないため、アル
ミニウムとＣＦ4 等の反応によるデポが生ずることがな
く、さらに良好な接続が得られる。
積回路装置の製造方法である。本実施例は、第一層配線
２０３がアルミニウム層２０３とチタン層２０９の積層
構造となっている点を除いて第一の実施例と同一の内容
を持つ。本実施例によれば、スルーホール開孔形成時に
開孔部２０５にアルミニウム層が露出しないため、アル
ミニウムとＣＦ4 等の反応によるデポが生ずることがな
く、さらに良好な接続が得られる。
【００１７】なお、上記第一・第二の実施例で用いたチ
タン層はシリコン、窒化チタン、ＴｉＷ（チタンタング
ステン）等の導電性を有する膜を用いてもよい。また、
配線に使用するアルミニウムにはシリコン、銅などの適
度の不純物を含むものであってもよいことは言うまでも
ない。
タン層はシリコン、窒化チタン、ＴｉＷ（チタンタング
ステン）等の導電性を有する膜を用いてもよい。また、
配線に使用するアルミニウムにはシリコン、銅などの適
度の不純物を含むものであってもよいことは言うまでも
ない。
【００１８】
【発明の効果】以上説明した様に本発明は、接続孔を開
孔した後、第一の導電性膜をスパッタリング法により形
成した後に、Ａｒ雰囲気中においてスパッタエッチング
を行うので、スパッタエッチングによりエッチングされ
た物質が開孔部へ堆積した場合にも接続不良を生ずるこ
とがないという効果を有する。
孔した後、第一の導電性膜をスパッタリング法により形
成した後に、Ａｒ雰囲気中においてスパッタエッチング
を行うので、スパッタエッチングによりエッチングされ
た物質が開孔部へ堆積した場合にも接続不良を生ずるこ
とがないという効果を有する。
【図１】（ａ）乃至（ｄ）は本発明の第一の実施例の工
程を説明するための図である。
程を説明するための図である。
【図２】（ａ）乃至（ｄ）は本発明の第二の実施例の工
程を説明するための図である。
程を説明するための図である。
【図３】（ａ）および（ｂ）は従来の半導体集積回路装
置の製造方法の工程を説明するための図である。
置の製造方法の工程を説明するための図である。
１０１…シリコン基板 １０２…シリコン酸化膜 １０３…アルミニュウム配線 １０４…プラズマ酸化膜 １０５…開孔部 １０６…チタン層 １０８…アルミニュウム配線 ２０１…シリコン基板 ２０２…シリコン酸化膜 ２０３…アルミニュウム配線 ２０４…プラズマ酸化膜 ２０５…開孔部 ２０６…チタン層 ２０８…アルミニュウム配線 ３０１…シリコン基板 ３０２…シリコン酸化膜 ３０３…アルミニュウム配線 ３０４…プラズマ酸化膜 ３０５…開孔部 ３０７…絶縁性物質 ３０８…アルミニウム配線
Claims (1)
- 【請求項１】 多層配線を有する半導体集積回路装置の
製造方法において、 下層配線の上部の層間絶縁膜に形成された開孔部と層間
膜の全面に第一の導電性膜を形成する工程と、不活性ガ
ス雰囲気中においてＲＦ周波数にてスパッタエッチング
を行う工程と、同一真空中にて第二の導電性膜を形成す
る工程とを含むことを特徴とする半導体集積回路装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32322192A JPH06177255A (ja) | 1992-12-02 | 1992-12-02 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32322192A JPH06177255A (ja) | 1992-12-02 | 1992-12-02 | 半導体集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06177255A true JPH06177255A (ja) | 1994-06-24 |
Family
ID=18152382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32322192A Pending JPH06177255A (ja) | 1992-12-02 | 1992-12-02 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06177255A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8460824B2 (en) | 2007-10-19 | 2013-06-11 | Eveready Battery Company, Inc. | Lithium-iron disulfide cell design |
| US8785044B2 (en) | 2008-10-17 | 2014-07-22 | Eveready Battery Company, Inc. | Lithium-iron disulfide cathode formulation having pyrite content and low conductive additives |
-
1992
- 1992-12-02 JP JP32322192A patent/JPH06177255A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8460824B2 (en) | 2007-10-19 | 2013-06-11 | Eveready Battery Company, Inc. | Lithium-iron disulfide cell design |
| US8785044B2 (en) | 2008-10-17 | 2014-07-22 | Eveready Battery Company, Inc. | Lithium-iron disulfide cathode formulation having pyrite content and low conductive additives |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4937652A (en) | Semiconductor device and method of manufacturing the same | |
| JPH01503021A (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
| US6103639A (en) | Method of reducing pin holes in a nitride passivation layer | |
| JP3055176B2 (ja) | 絶縁層上にメタライゼーション層を設け同一マスクを使用して貫通孔を開ける方法 | |
| KR100249047B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JPH06177255A (ja) | 半導体集積回路装置の製造方法 | |
| US20070026663A1 (en) | A semiconductor device and method for manufacturing the semiconductor device | |
| JPH0536839A (ja) | 半導体装置の製造方法 | |
| JPH036045A (ja) | 半導体装置の製造方法 | |
| JP3329148B2 (ja) | 配線形成方法 | |
| JPH06342850A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2000208628A (ja) | 半導体装置の製造方法 | |
| JPH0697299A (ja) | 半導体装置 | |
| JPS58110055A (ja) | 半導体装置 | |
| JPH0555385A (ja) | 半導体装置の製造方法 | |
| JPH0513411A (ja) | 半導体装置の製造方法 | |
| JPH05206285A (ja) | 多層配線形成方法 | |
| JPH08255833A (ja) | 半導体装置の製造方法 | |
| JPH08274098A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH06267888A (ja) | 半導体装置の製造方法 | |
| JPH03150846A (ja) | 多層配線装置の製造方法 | |
| JPH03254142A (ja) | 半導体デバイスの製造方法 | |
| JPH04237130A (ja) | 集積回路装置の製造方法 | |
| JPH05109902A (ja) | 半導体装置の製造方法 | |
| JPH04171745A (ja) | 集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991104 |