JPH08255833A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH08255833A
JPH08255833A JP8470695A JP8470695A JPH08255833A JP H08255833 A JPH08255833 A JP H08255833A JP 8470695 A JP8470695 A JP 8470695A JP 8470695 A JP8470695 A JP 8470695A JP H08255833 A JPH08255833 A JP H08255833A
Authority
JP
Japan
Prior art keywords
aluminum
based metal
layer wiring
wiring
lower layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8470695A
Other languages
English (en)
Inventor
Yoshihiro Amagasaki
義洋 尼崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8470695A priority Critical patent/JPH08255833A/ja
Publication of JPH08255833A publication Critical patent/JPH08255833A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】アスペクト比が高い電気的導通孔でのアルミニ
ウム系金属配線の信頼性を高めた半導体装置の製造方法
をを提供する。 【構成】アルミニウム系金属下層配線2上に、絶縁膜3
を形成する工程と、絶縁膜3に、アルミニウム系金属下
層配線2に通じる電気的導通孔5を形成する工程と、ア
ルミニウム系金属下層配線2を加熱することにより、電
気的導通孔5内に、該アルミニウム系金属下層配線2の
一部を隆起させる工程と、少なくとも電気的導通孔5内
に上層配線11を形成する工程を有する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関するものである。より詳しくは、アルミニウム系金
属下層配線に対する電気的導通孔部を有する多層配線の
形成方法に関するものである。
【0002】
【従来の技術】近年、半導体装置の分野では、デバイス
の大容量化が進んでいるが、チップ面積をなるべく小さ
くして大容量化を図るためには多層配線技術が必要であ
る。多層配線技術の一つとして、アルミニウム系金属配
線の信頼度の向上を目的とした多重配線技術が知られて
いる。
【0003】図3は多層配線技術における従来の電気的
導通孔部(ビアホ−ル、コンタクトホール部)を説明す
るための断面図である。図3に示すように、半導体装置
の基板101上に多層配線構造を形成する場合、例え
ば、アルミニウム系金属下層配線102上の層間絶縁膜
103に電気的導通孔105を開口した後、従来はスパ
ッタ法等によりアルミニウム系金属上層配線107を形
成している。このスパッタ法では、電気的導通孔105
のアスペクト比が高くなるにつれ配線被覆性、所謂コン
タクトカバレ−ジが低くなる。図3ではA部においてそ
のコンタクトカバレ−ジが低く、場合によってはA部に
おいて断線に至り、半導体の歩留まりの低下、あるいは
断線に至らずとも半導体の信頼性に影響を与える場合が
ある。
【0004】
【発明が解決しようとする課題】ところで、多層配線技
術におけるコンタクトカバレ−ジの問題に対し、これま
では、電気的導通孔5の形状を順テ−パ−化して配線被
覆服性を確保してきた。しかしながらチップ面積を小さ
くする微細化が進むにつれ、上述のスパッタ法では対応
できない場合がある。
【0005】一方、その微細化に対応するため、最近で
は電気的導通孔にタングステン等の材料を埋め込む技術
が利用されつつある。しかし、この技術はコストが高
く、経済的に不利な面がある。
【0006】また、特開平5−283532号公報に
は、下層配線層を加熱することによりその下層配線層を
成長させて積層配線層間の電気的導通孔を埋め込み、そ
の後、上層配線を形成してコンタクトカバレ−ジを向上
させる技術が記載されている。しかしながら、この技術
には材料の特定もなく、しかも、加熱温度の特定もな
く、技術的に不明な点が多い。
【0007】そこで、本発明は、アスペクト比が高い電
気的導通孔でのアルミニウム系金属配線の信頼性を高め
た半導体装置の製造方法を提供することを目的とする。
【0008】
【課題を解決するための手段】上述の課題は、本発明に
よれば、アルミニウム系金属下層配線上に、絶縁膜を形
成する工程と、前記絶縁膜に、前記アルミニウム系金属
下層配線に通じる電気的導通孔を形成する工程と、前記
アルミニウム系金属下層配線を加熱することにより、前
記電気的導通孔内に、該アルミニウム系金属下層配線の
一部を隆起させる工程と、少なくとも前記電気的導通孔
内に上層配線を形成する工程を有することを特徴とする
半導体装置の製造方法によって解決される。
【0009】
【作用】本発明の方法によれば、アスペクト比が高い電
気的導通孔でも、少なくともその一部にアルミニウム系
金属下層配線の一部が隆起して電気的導通孔を埋め込む
ことになるため、アルミニウム系金属下層配線との電気
的コンタクトおよび接着性が高くなり、多層配線の信頼
性が向上する。
【0010】
【実施例】続いて、本発明の実施例を図面に基ずいて詳
細に説明する。図1は、第1実施例を示す工程断面図で
ある。本例は従来例と同様にAl−Siのアルミニウム系金
属配線上の絶縁膜にコンタクトホ−ルを形成する場合に
適用したものである。
【0011】まず図1(a)に示すように、基板1上
に、スパッタ蒸着によりAl−Siからなるアルミニウム系
金属を200〜300℃の温度で成膜させた後、パタ−
ニングシしてアルミニウム系金属配線2を形成する。
【0012】次に、図1(b)に示すように、アルミニ
ウム系金属下層配線2上にプラズマCVD法を用い、Si
H4系ガスあるいはTEOS系のガスをソ−スガスとして
SiO2からなる層間絶縁膜3を形成し、次に、層間絶縁膜
2に電気的導通孔5を開口する。電気的導通孔5の開口
は、まず、フォトレジスト(図示せず)を回転塗布し、
露光機(ステッパ装置)を用いて露光し、現像すること
により開口用マスクを形成する。次に、開口用マスクを
マスクとして反応性イオンエッチング(RIE)による
ドライエッチング法により行う。このようにして層間絶
縁膜3に電気的導通孔5を形成し、エッチング後不要と
なったフォトレジストを、酸素プラズマアッシング等に
より除去する。
【0013】次に、得られたウエハ−を加熱装置にセッ
トして熱処理を施す。このときの熱処理温度は、アルミ
ニウム系金属下層配線2を成膜した時の温度(200〜
300℃)より高い温度、本例では約350℃で行っ
た。このような温度で熱処理を行うのは、アルミニウム
系金属成膜時の残留応力を効果的に解放し、更にそのア
ルミニウム系金属を膨脹させるためである。熱処理時間
は、任意に選択することができるが、約30秒以上であ
ればよい。また、熱処理雰囲気は、下層配線の変質を防
止する意味でアルゴン(Ar)雰囲気が好ましいが、窒素
雰囲気あるいは大気でも特に問題は生じない。この熱処
理(加熱)工程によりアルミニウム系金属下層配線2の
一部が電気的導通孔5内に膨脹(隆起)して隆起部10
を形成し、図1(c)に示すように、電気的導通孔5の
少なくとも一部を埋め込むことができる。従って、隆起
部10により元の電気的導通孔5のアスペクト比を低下
させることができる。
【0014】その後、上層配線として下層配線とほぼ同
様のアルミニウム系金属をスパッタ蒸着により成膜して
図1(d)に示すように、アルミニウム系金属上層配線
11を形成する。アルミニウム系金属上層配線11の一
部は、電気的導通孔5内に埋め込まれ、隆起部10と被
覆性よく接着し、コンタクトカバレ−ジが改善される。
【0015】ここで、本例に用いられたアルミニウム系
金属下層配線2と、アルミニウム系金属上層配線11の
材料およびその構造について、それぞれ図2を用いて説
明する。
【0016】図2に示すように、アルミニウム系金属下
層配線2は下層から順に30nmの厚さのTi層21、7
0nmの厚さのTiON層22,30nmの厚さのTi層2
3,500〜600nmの厚さのAl−Si層24、反射防
止膜としての25〜30nmの厚さのTiON層25から
構成されている。一方、アルミニウム系金属上層配線1
1は下層から順に200nmの厚さのTi層31、500
〜600nmのAl−Si層32そして25〜30nmの厚
さのTiON層33から構成されている。この様な構成を
採っているため、電気的導通孔5を形成後、アルミニウ
ム系金属上層配線11を加熱する過程でTiがAl−Siと一
部合金化しAl−Si−Tiを生成する。このAl−Si−Ti合金
は、体積膨脹率が大きく、アルミニウム系金属下層配線
2の隆起部10を形成するために好適である。また、ア
ルミニウム系金属下層配線2上に電気的導通孔5を形成
する場合、最上層の反射防止膜としてのTiON層25も
除去し、アルミニウム系金属下層配線2のAl−Si層24
とアルミニウム系金属上層配線11のTi層31とを接着
させることにより、良好なコンタクトを実現することが
できる。
【0017】本例では、アルミニウム系金属としてAl−
Si合金を用いたが、Al−Si−Cu合金等も用いることがで
きる。
【0018】次に、第2実施例について説明する。第1
実施例では電気的導通孔5を形成した後、ウエハ−を加
熱装置にセットすることによりアルミニウム系金属下層
配線2を加熱したが、第2実施例では、スパッタ装置を
用いた上層配線用のアルミニウム系金属の成膜中に加熱
するか、あるいは成膜直前に予備加熱する。この様にア
ルミニウム系金属下層配線2の加熱をスパッタ装置とは
別の装置で行うのでなく、スパッタ装置で行うことによ
り工程数を削減することができ、スル−プットの向上が
図れる。また、枚葉処理することで温度制御性も高くな
る。
【0019】なお、第1実施例および第2実施例におい
て、アルミニウム系金属下層配線2上に形成した層間絶
縁膜3の厚さ、すなわち電気的導通孔5の深さに応じて
電気的導通孔5の口径自体を予め最適化しておくことに
より、電気的導通孔内への下層配線の隆起高さを良好に
制御することができる。
【0020】
【発明の効果】以上説明したように、本発明によれば基
板上にアルミニウム系金属の多層配線構造を実現する工
程で、配線間の電気的導通孔内へ下層配線の一部を隆起
させているため、電気的導通孔部におけるコンタクトカ
バレ−ジを改善することができ、同部位における断線不
良を低減し、アルミニウム系金属配線の信頼性を高めた
半導体を得ることができる。
【図面の簡単な説明】
【図1】第1実施例を示す工程断面図である。
【図2】本発明に係る配線構造を説明するための断面図
である。
【図3】従来の多層配線形成方法を説明するための断面
図である。
【符号の説明】
1:基板、 2:アルミニウム系金属下層配線、 3:
層間絶縁膜、 5:電気適導通孔(ビアホ−ル)、
7,11:アルミニウム系金属上層配線、 10:隆起
部、 21,23,31:Ti層、 22,33:TiON
層、 24,32:Al−Si層。

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 アルミニウム系金属下層配線上に、絶縁
    膜を形成する工程と;前記絶縁膜に、前記アルミニウム
    系金属下層配線に通じる電気的導通孔を形成する工程
    と;前記アルミニウム系金属下層配線を加熱することに
    より、前記電気的導通孔内に、該アルミニウム系金属下
    層配線の一部を隆起させる工程と;少なくとも前記電気
    的導通孔内に上層配線を形成する工程を有することを特
    徴とする半導体装置の製造方法。
  2. 【請求項2】 前記アルミニウム系金属下層配線の加熱
    を該アルミニウム系金属の成膜温度以上の温度で行うこ
    とを特徴とする請求項1記載の半導体装置の製造方法。
  3. 【請求項3】 前記アルミニウム系金属下層配線の加熱
    を約350℃で行うことを特徴とする請求項2記載の半
    導体装置の製造方法。
  4. 【請求項4】前記アルミニウム系金属下層配線の加熱を
    前記上層配線の成膜中に行うことを特徴とする請求項1
    記載の半導体装置の製造方法。
  5. 【請求項5】 前記アルミニウム系金属下層配線の加熱
    を前記上層配線の成膜直前の予備加熱中に行うことを特
    徴とする請求項1記載の半導体装置の製造方法。
  6. 【請求項6】 前記アルミニウム系金属下層配線がチタ
    ン膜を有する積層配線であることを特徴とする請求項1
    記載の半導体装置の製造方法。
  7. 【請求項7】 前記電気的導通孔の形状を制御すること
    を特徴とする請求項1記載の半導体装置の製造方法。
JP8470695A 1995-03-15 1995-03-15 半導体装置の製造方法 Pending JPH08255833A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8470695A JPH08255833A (ja) 1995-03-15 1995-03-15 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8470695A JPH08255833A (ja) 1995-03-15 1995-03-15 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH08255833A true JPH08255833A (ja) 1996-10-01

Family

ID=13838114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8470695A Pending JPH08255833A (ja) 1995-03-15 1995-03-15 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH08255833A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018085413A (ja) * 2016-11-22 2018-05-31 株式会社村田製作所 半導体装置
JP2022095691A (ja) * 2017-01-27 2022-06-28 株式会社半導体エネルギー研究所 半導体装置
US12041765B2 (en) 2017-01-27 2024-07-16 Semiconductor Energy Laboratory Co., Ltd. Capacitor, semiconductor device, and manufacturing method of semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018085413A (ja) * 2016-11-22 2018-05-31 株式会社村田製作所 半導体装置
JP2022095691A (ja) * 2017-01-27 2022-06-28 株式会社半導体エネルギー研究所 半導体装置
US11729965B2 (en) 2017-01-27 2023-08-15 Semiconductor Energy Laboratory Co., Ltd. Capacitor, semiconductor device, and manufacturing method of semiconductor device
US12041765B2 (en) 2017-01-27 2024-07-16 Semiconductor Energy Laboratory Co., Ltd. Capacitor, semiconductor device, and manufacturing method of semiconductor device

Similar Documents

Publication Publication Date Title
US4937652A (en) Semiconductor device and method of manufacturing the same
JPH04229618A (ja) 集積回路デバイスの接点及びその形成方法
US20030190801A1 (en) Method for forming a metal extrusion free via
JPH08255833A (ja) 半導体装置の製造方法
JPH10242274A (ja) 多層配線基板の製造方法
JP2560626B2 (ja) 半導体装置の製造方法
JP3064454B2 (ja) 半導体装置の製造方法
JP3087692B2 (ja) 半導体装置の製造方法
JPH08139190A (ja) 半導体装置の製造方法
JP3407516B2 (ja) 半導体装置及びその製造方法
JP3624513B2 (ja) 半導体装置の製造方法
JPH053254A (ja) 積層配線形成方法
JPH05251566A (ja) 多層配線構造
JPH06177255A (ja) 半導体集積回路装置の製造方法
JPH1140516A (ja) 半導体装置の製造方法
JPH10150040A (ja) 半導体装置およびその製造方法
JPH05304216A (ja) 半導体装置
JPH06151429A (ja) 半導体装置およびその製造方法
JPH06302703A (ja) 半導体装置の製造方法
JPH04348548A (ja) 半導体装置及びその製造方法
JPH07193130A (ja) 半導体装置の製造方法
JPH1012725A (ja) 半導体装置の配線接続構造およびその製造方法
JPH07254601A (ja) 半導体装置とその製造方法
JPH065712A (ja) 半導体装置の製造方法
JPH1167903A (ja) 半導体装置の製造方法