JPH06302703A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06302703A JPH06302703A JP8830293A JP8830293A JPH06302703A JP H06302703 A JPH06302703 A JP H06302703A JP 8830293 A JP8830293 A JP 8830293A JP 8830293 A JP8830293 A JP 8830293A JP H06302703 A JPH06302703 A JP H06302703A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- void
- deposited
- semiconductor device
- tin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 工程簡略を計りコストを下げ、接続孔を確実
に形成する半導体装置の製造方法を提供する。 【構成】 半導体基板上の絶縁膜２に接続孔３を設け、
前記絶縁膜上に配線材料６を形成させ、前記接続孔３内
に空孔５を生じさせる工程と、配線材料形成後、加熱さ
せながら前記空孔を無くす工程とを備えた半導体装置の
製造方法である。
に形成する半導体装置の製造方法を提供する。 【構成】 半導体基板上の絶縁膜２に接続孔３を設け、
前記絶縁膜上に配線材料６を形成させ、前記接続孔３内
に空孔５を生じさせる工程と、配線材料形成後、加熱さ
せながら前記空孔を無くす工程とを備えた半導体装置の
製造方法である。
Description
【０００１】
【産業上の利用分野】本発明は高集積度・高信頼性半導
体装置の製造方法に関するものである。
体装置の製造方法に関するものである。
【０００２】
【従来の技術】半導体装置の高密度化にともなって、接
続孔の径に対する層間絶縁膜厚の比（アスペクト比）が
高くなり、コンタクトホールは深くなるため、スパッタ
法により堆積したアルミ配線は、コンタクトホールにお
いて段差被覆性（ステップカバレジ）が低下し、初期の
段階で断線に至る場合がある。なお、ここではＡｌ元素
を主成分とするＡｌ−Ｘ（Ｘ；添加不純物）合金からな
る配線を称してアルミ配線と記述する。さらに、微細化
されたアルミ配線は、アルミ配線形成後のプロセス中の
熱処理、および半導体チップ組立後の実動作時に、周囲
の層間絶縁膜およびパッシベーション膜の引っ張り応力
などによるストレスマイグレーション、電流と前記応力
とに誘発されたエレクトロマイグレーションによりアル
ミ配線の断線を引き起こすという問題があった。
続孔の径に対する層間絶縁膜厚の比（アスペクト比）が
高くなり、コンタクトホールは深くなるため、スパッタ
法により堆積したアルミ配線は、コンタクトホールにお
いて段差被覆性（ステップカバレジ）が低下し、初期の
段階で断線に至る場合がある。なお、ここではＡｌ元素
を主成分とするＡｌ−Ｘ（Ｘ；添加不純物）合金からな
る配線を称してアルミ配線と記述する。さらに、微細化
されたアルミ配線は、アルミ配線形成後のプロセス中の
熱処理、および半導体チップ組立後の実動作時に、周囲
の層間絶縁膜およびパッシベーション膜の引っ張り応力
などによるストレスマイグレーション、電流と前記応力
とに誘発されたエレクトロマイグレーションによりアル
ミ配線の断線を引き起こすという問題があった。
【０００３】従来、半導体装置における接続孔の構造を
形成する方法として、図３に示したように、半導体素子
を形成したＳｉ基板１上にＢＰＳＧ２を形成し、ＢＰＳ
Ｇ２にコンタクトホール３を開口する。そして、バリア
メタル層としてＴｉＮ／Ｔｉ薄膜８を堆積させ、コンタ
クトホール３をＣＶＤ法によりＷ７で埋め込む。その後
Ｗのエッチバックを行い平坦化をしてAl-1%Si-0.5%Cu薄
膜６の堆積をスパッタ法で行うのが一般的である。
形成する方法として、図３に示したように、半導体素子
を形成したＳｉ基板１上にＢＰＳＧ２を形成し、ＢＰＳ
Ｇ２にコンタクトホール３を開口する。そして、バリア
メタル層としてＴｉＮ／Ｔｉ薄膜８を堆積させ、コンタ
クトホール３をＣＶＤ法によりＷ７で埋め込む。その後
Ｗのエッチバックを行い平坦化をしてAl-1%Si-0.5%Cu薄
膜６の堆積をスパッタ法で行うのが一般的である。
【０００４】
【発明が解決しようとする課題】しかしながら上記の接
続孔構造の形成方法においては、アルミ配線堆積工程の
前に、Ｗのエッチバック工程が必要で工程が複雑にな
り、コストが高くなるという問題があった。さらに高温
スパッタ法によるＡｌ埋め込みでは、接続孔内に空孔が
生じるという問題もあった。
続孔構造の形成方法においては、アルミ配線堆積工程の
前に、Ｗのエッチバック工程が必要で工程が複雑にな
り、コストが高くなるという問題があった。さらに高温
スパッタ法によるＡｌ埋め込みでは、接続孔内に空孔が
生じるという問題もあった。
【０００５】本発明は上記の問題点に鑑み、工程簡略を
計りコストを下げ、接続孔を確実に形成する半導体装置
の製造方法を提供することを目的とする。
計りコストを下げ、接続孔を確実に形成する半導体装置
の製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記問題点を解決するた
めに本発明の半導体装置の製造方法は、半導体基板上の
絶縁膜に接続孔を設け、前記絶縁膜上に配線材料を形成
させ、前記接続孔内に空孔を生じさせる工程と、配線材
料形成後、加熱させながら前記空孔を無くす工程とを備
えたものである。また本発明は高圧雰囲気中に放置させ
空孔を無くすことを特徴とする。
めに本発明の半導体装置の製造方法は、半導体基板上の
絶縁膜に接続孔を設け、前記絶縁膜上に配線材料を形成
させ、前記接続孔内に空孔を生じさせる工程と、配線材
料形成後、加熱させながら前記空孔を無くす工程とを備
えたものである。また本発明は高圧雰囲気中に放置させ
空孔を無くすことを特徴とする。
【０００７】
【作用】本発明は上記した方法によって、半導体装置の
製造工程を簡略化させ、低コストを実現させ、確実に接
続孔を埋め込むことにより、高信頼性半導体装置を製造
することができる。
製造工程を簡略化させ、低コストを実現させ、確実に接
続孔を埋め込むことにより、高信頼性半導体装置を製造
することができる。
【０００８】
【実施例】本発明の実施例を図面を参照しながら説明す
る。
る。
【０００９】（実施例１）図１は本発明の実施例１にお
ける半導体装置の製造工程断面図を示すものである。
ける半導体装置の製造工程断面図を示すものである。
【００１０】図１ａでは、半導体素子を形成したＳｉ基
板１上に厚さ７００ｎｍのＢＰＳＧ２を形成し、コンタ
クトホール３を開口する。そしてスパッタ装置でバリア
メタル層として１００／２５ｎｍのＴｉＮ／Ｔｉ、その
上に高融点導電薄膜として１００ｎｍのＴｉを積層した
Ｔｉ／ＴｉＮ／Ｔｉ４を堆積する。続いて、真空度５mT
orrで８００ｎｍAl-1%Si-0.5%Cu６の堆積を行う。その
際ウエハ温度は５００℃にしておく。Al-1%Si-0.5%Cu堆
積後、空孔５が生じる接続孔が存在する。
板１上に厚さ７００ｎｍのＢＰＳＧ２を形成し、コンタ
クトホール３を開口する。そしてスパッタ装置でバリア
メタル層として１００／２５ｎｍのＴｉＮ／Ｔｉ、その
上に高融点導電薄膜として１００ｎｍのＴｉを積層した
Ｔｉ／ＴｉＮ／Ｔｉ４を堆積する。続いて、真空度５mT
orrで８００ｎｍAl-1%Si-0.5%Cu６の堆積を行う。その
際ウエハ温度は５００℃にしておく。Al-1%Si-0.5%Cu堆
積後、空孔５が生じる接続孔が存在する。
【００１１】次に図１ｂでは、このウエハを１気圧６０
０℃の雰囲気中に放置させる。雰囲気が空孔内（５mTor
r)に比べ高圧になっており、なお加熱温度がＡｌの融点
に近いためＡｌは溶融流動し空孔５は潰されてしまう。
０℃の雰囲気中に放置させる。雰囲気が空孔内（５mTor
r)に比べ高圧になっており、なお加熱温度がＡｌの融点
に近いためＡｌは溶融流動し空孔５は潰されてしまう。
【００１２】（実施例２）図２は本発明の実施例２おけ
る半導体装置の製造工程断面図を示すものである。
る半導体装置の製造工程断面図を示すものである。
【００１３】図２ａでは、半導体素子を形成したＳｉ基
板１上に厚さ７００ｎｍのＢＰＳＧ２を形成し、コンタ
クトホール３を開口する。そしてスパッタ装置でバリア
メタル層として１００／２５ｎｍのＴｉＮ／Ｔｉ、それ
上に高融点導電薄膜として１００ｎｍのＴｉを積層した
Ｔｉ／ＴｉＮ／Ｔｉ４を堆積する。続いて、真空度５mT
orrで８００ｎｍAl-1%Si-0.5%Cu６の堆積を行う。その
際ウエハ温度は５００℃にしておく。Al-1%Si-0.5%Cu堆
積後、空孔５が生じる接続孔が存在する。
板１上に厚さ７００ｎｍのＢＰＳＧ２を形成し、コンタ
クトホール３を開口する。そしてスパッタ装置でバリア
メタル層として１００／２５ｎｍのＴｉＮ／Ｔｉ、それ
上に高融点導電薄膜として１００ｎｍのＴｉを積層した
Ｔｉ／ＴｉＮ／Ｔｉ４を堆積する。続いて、真空度５mT
orrで８００ｎｍAl-1%Si-0.5%Cu６の堆積を行う。その
際ウエハ温度は５００℃にしておく。Al-1%Si-0.5%Cu堆
積後、空孔５が生じる接続孔が存在する。
【００１４】次に図２ｂでは、このウエハを５×１０ー8
Torr６００℃の雰囲気中に放置させる。雰囲気が空孔内
（５mTorr)に比べ低圧になっており、なお加熱温度がＡ
ｌの融点に近いためＡｌは溶融流動し空孔５はAl-1%Si-
0.5%Cu６内から押し出されてしまう。
Torr６００℃の雰囲気中に放置させる。雰囲気が空孔内
（５mTorr)に比べ低圧になっており、なお加熱温度がＡ
ｌの融点に近いためＡｌは溶融流動し空孔５はAl-1%Si-
0.5%Cu６内から押し出されてしまう。
【００１５】
【発明の効果】以上のように本発明は、工程導入容易な
スパッタ装置で埋め込み接続孔形成を安価にかつ確実に
行い、エレクトロマイグレーション、ストレスマイグレ
ーション耐性の強いアルミ配線を形成することを可能に
するものであり、超微細な半導体装置の製造に大きく寄
与するものである。
スパッタ装置で埋め込み接続孔形成を安価にかつ確実に
行い、エレクトロマイグレーション、ストレスマイグレ
ーション耐性の強いアルミ配線を形成することを可能に
するものであり、超微細な半導体装置の製造に大きく寄
与するものである。
【図１】本発明の実施例１おける半導体装置の製造工程
断面図
断面図
【図２】本発明の実施例２おける半導体装置の製造工程
断面図
断面図
【図３】従来の方法による半導体装置の断面図
１ Ｓｉ基板 ２ ＢＰＳＧ ３ コンタクトホール ４ Ｔｉ／ＴｉＮ／Ｔｉ ５ 空孔 ６ Al-1%Si-0.5%Cu ７ Ｗ ８ ＴｉＮ／Ｔｉ
Claims (2)
- 【請求項１】半導体基板上の絶縁膜に接続孔を設け、前
記絶縁膜上に配線材料を形成させ、前記接続孔内に空孔
を生じさせる工程と、 配線材料形成後、加熱させながら前記空孔を無くす工程
とを備えた半導体装置の製造方法。 - 【請求項２】請求項１記載において、高圧雰囲気中に放
置させ空孔を無くすことを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8830293A JPH06302703A (ja) | 1993-04-15 | 1993-04-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8830293A JPH06302703A (ja) | 1993-04-15 | 1993-04-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06302703A true JPH06302703A (ja) | 1994-10-28 |
Family
ID=13939138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8830293A Pending JPH06302703A (ja) | 1993-04-15 | 1993-04-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06302703A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6242811B1 (en) * | 1989-11-30 | 2001-06-05 | Stmicroelectronics, Inc. | Interlevel contact including aluminum-refractory metal alloy formed during aluminum deposition at an elevated temperature |
-
1993
- 1993-04-15 JP JP8830293A patent/JPH06302703A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6242811B1 (en) * | 1989-11-30 | 2001-06-05 | Stmicroelectronics, Inc. | Interlevel contact including aluminum-refractory metal alloy formed during aluminum deposition at an elevated temperature |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09106962A (ja) | 上メタル層の自己押出しによるコンタクト開口又はバイアの充填 | |
| JP3104534B2 (ja) | 半導体装置とその製法 | |
| US6331482B1 (en) | Method of VLSI contact, trench, and via filling using a germanium underlayer with metallization | |
| US20030190801A1 (en) | Method for forming a metal extrusion free via | |
| JPH05234935A (ja) | 半導体装置及びその製造方法 | |
| JPH06302703A (ja) | 半導体装置の製造方法 | |
| JP3111466B2 (ja) | メッキ配線層を備えた半導体装置の製造方法 | |
| JP3087692B2 (ja) | 半導体装置の製造方法 | |
| JP2564786B2 (ja) | 半導体装置およびその製造方法 | |
| JP3594888B2 (ja) | 半導体装置及びその製造方法 | |
| JPH1041386A (ja) | 半導体装置の製造方法 | |
| JP3325714B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| JP2003218201A (ja) | 半導体装置およびその製造方法 | |
| JPH08111455A (ja) | 配線形成方法 | |
| JPH05299418A (ja) | 半導体装置の製造方法 | |
| JP3407516B2 (ja) | 半導体装置及びその製造方法 | |
| KR100283480B1 (ko) | 반도체 디바이스용 금속 배선 및 그 제조 방법 | |
| JPH05121564A (ja) | 半導体装置及びその製造方法 | |
| KR100247645B1 (ko) | 반도체 소자의 금속 배선 방법 | |
| JPH09139424A (ja) | 半導体装置およびその製造方法 | |
| JP2739829B2 (ja) | 半導体装置の製造方法 | |
| JPH04348548A (ja) | 半導体装置及びその製造方法 | |
| JPH08255833A (ja) | 半導体装置の製造方法 | |
| JPH06232276A (ja) | 金属膜の形成方法 |