JP3111466B2 - メッキ配線層を備えた半導体装置の製造方法 - Google Patents
メッキ配線層を備えた半導体装置の製造方法Info
- Publication number
- JP3111466B2 JP3111466B2 JP02238228A JP23822890A JP3111466B2 JP 3111466 B2 JP3111466 B2 JP 3111466B2 JP 02238228 A JP02238228 A JP 02238228A JP 23822890 A JP23822890 A JP 23822890A JP 3111466 B2 JP3111466 B2 JP 3111466B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- connection hole
- surface side
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に、メッキ
配線層を用いた配線構造の形成技術に関する。
配線層を用いた配線構造の形成技術に関する。
従来よりAl配線材料を用いた半導体構造としては、第
５図に示すものがある。
５図に示すものがある。
同図の如く、シリコン基板１の表面側には、不純物拡
散された半導体拡散領域たるソース領域2a,ドレイン領
域2b及びゲート絶縁膜2cと、ゲート絶縁膜2cの上面側の
ゲート電極部2dと、その側部のサイドウォール2e,2f
と、各領域の接続面たるTiSi2層3a,3b,3cと、局所酸化
膜（LOCOS）４とが形成されている。この配線構造は、
シリコン基板１の上面側に堆積された第１の層間絶縁膜
５と、その接続孔６の底面で下層に接続する拡散反応防
止膜たるTiN層７と、その上面側に堆積されてこれらの
接続孔６の内部を埋める埋め込み層たるタングステン電
極層８と、タングステン電極層８の上面側に堆積された
配線層たるAl−Si−Cu合金層９と、その上面側に堆積さ
れた第２の層間絶縁膜10と、その接続孔11の底面で下層
たるAl−Si−Cu合金層９に接続する拡散反応防止膜たる
TiN12と、この上面側に被着されて接続孔11を埋める埋
め込み層たるタングステン電極層13と、そのタングステ
ン電極層13の上面側に被着された配線層たるAl−Si−Cu
合金層14と、この上面側に堆積された表面保護膜たるシ
リコン酸化膜15とで構成されている。
散された半導体拡散領域たるソース領域2a,ドレイン領
域2b及びゲート絶縁膜2cと、ゲート絶縁膜2cの上面側の
ゲート電極部2dと、その側部のサイドウォール2e,2f
と、各領域の接続面たるTiSi2層3a,3b,3cと、局所酸化
膜（LOCOS）４とが形成されている。この配線構造は、
シリコン基板１の上面側に堆積された第１の層間絶縁膜
５と、その接続孔６の底面で下層に接続する拡散反応防
止膜たるTiN層７と、その上面側に堆積されてこれらの
接続孔６の内部を埋める埋め込み層たるタングステン電
極層８と、タングステン電極層８の上面側に堆積された
配線層たるAl−Si−Cu合金層９と、その上面側に堆積さ
れた第２の層間絶縁膜10と、その接続孔11の底面で下層
たるAl−Si−Cu合金層９に接続する拡散反応防止膜たる
TiN12と、この上面側に被着されて接続孔11を埋める埋
め込み層たるタングステン電極層13と、そのタングステ
ン電極層13の上面側に被着された配線層たるAl−Si−Cu
合金層14と、この上面側に堆積された表面保護膜たるシ
リコン酸化膜15とで構成されている。
しかしながら、従来の半導体装置においては、以下の
問題点を有している。
問題点を有している。
Al配線層を使用した場合には、配線層たるAl−Si−
Cu合金層9,14と下地との密着性を向上するため、400〜5
00℃でのアニールを必要とする。しかし、このような熱
処理を行うと、Al−Si−Cu合金は低融点金属であるの
で、Siが拡散して、析出物16が発生し、接続抵抗の増大
やバラツキが生じる。また、後工程における加熱・冷却
のサイクルによりAl−Si−Cu合金層14の端部のようにヒ
ルロック17が発生して、層間でのリーク電流が発生す
る。
Cu合金層9,14と下地との密着性を向上するため、400〜5
00℃でのアニールを必要とする。しかし、このような熱
処理を行うと、Al−Si−Cu合金は低融点金属であるの
で、Siが拡散して、析出物16が発生し、接続抵抗の増大
やバラツキが生じる。また、後工程における加熱・冷却
のサイクルによりAl−Si−Cu合金層14の端部のようにヒ
ルロック17が発生して、層間でのリーク電流が発生す
る。
配線構造の信頼性を向上するために、層間絶縁膜の
平坦化技術や保護膜形成技術が適用されるが、多くの場
合それらの技術には加熱処理を伴う。例えば、外界から
のイオンや水分の汚染により、Al−Si−Cu合金層14の端
部のように腐食部18が発生するので、配線層の上面側に
は保護膜としてSi3N4層を使用して外界からの汚染をブ
ロッキングする場合がある。しかし、Al−Si−Cu合金層
14は低融点金属であることから、高温熱処理を行えず、
このためSi3N4層の内部にH2が残留して圧縮応力を生じ
る。その応力により、Al−Si−Cu合金層14には強い引張
応力が残留するので、ノッチ19やクラック20が発生し易
い。さらには、ストレスマイグレーションによる断線も
発生し易い。このような熱処理に対する工程上の制約
は、半導体装置の信頼性の向上に支障となっている。
平坦化技術や保護膜形成技術が適用されるが、多くの場
合それらの技術には加熱処理を伴う。例えば、外界から
のイオンや水分の汚染により、Al−Si−Cu合金層14の端
部のように腐食部18が発生するので、配線層の上面側に
は保護膜としてSi3N4層を使用して外界からの汚染をブ
ロッキングする場合がある。しかし、Al−Si−Cu合金層
14は低融点金属であることから、高温熱処理を行えず、
このためSi3N4層の内部にH2が残留して圧縮応力を生じ
る。その応力により、Al−Si−Cu合金層14には強い引張
応力が残留するので、ノッチ19やクラック20が発生し易
い。さらには、ストレスマイグレーションによる断線も
発生し易い。このような熱処理に対する工程上の制約
は、半導体装置の信頼性の向上に支障となっている。
Al−Si−Cu合金層９とタングステン電極層８とは45
0℃以上で拡散反応を生じ、接続孔６での接続抵抗が上
昇し、さらには拡散領域への突き抜けが生じる。
0℃以上で拡散反応を生じ、接続孔６での接続抵抗が上
昇し、さらには拡散領域への突き抜けが生じる。
以上の問題に鑑み、本発明の課題は高融点金属層たる
メッキ配線層の採用によって、カバレッジを向上させる
と共に熱的安定化を図り、配線抵抗及び接続抵抗を低抵
抗化すると共に耐エレクトロマイグレーション性，耐ス
トレスマイグレーション性及び耐腐食性を高め、信頼性
の高い配線構造を有する半導体装置の製造方法を提供す
るものである。
メッキ配線層の採用によって、カバレッジを向上させる
と共に熱的安定化を図り、配線抵抗及び接続抵抗を低抵
抗化すると共に耐エレクトロマイグレーション性，耐ス
トレスマイグレーション性及び耐腐食性を高め、信頼性
の高い配線構造を有する半導体装置の製造方法を提供す
るものである。
上記の課題を解決するために、本発明に係るメッキ配
線層を備えた半導体装置の製造方法は、層間絶縁膜を介
して下層と電気的接続する配線構造を備えた半導体装置
の製造方法において、半導体基板の上面側に層間絶縁膜
を堆積する工程と、該層間絶縁膜に接続孔を孔開けして
下層表面を窓開けする工程と、該接続孔の内面及び該層
間絶縁膜の表面側に該導電性下地層を被着する工程と、
該導電性下地層の上面側に高融点金属層たる埋め込み層
を堆積して該接続孔を埋める工程と、該埋め込み層の表
面側をエッチバックして該接続孔内部及び該接続孔外部
の該導電性下地層の上面側に該埋め込み層を残す工程
と、該埋め込み層の上面側に配線パターン領域を窓開け
した第１のマスクを覆う工程と、該マスクの窓開け部の
埋め込み層の上面側にメッキにより高融点金属層たるメ
ッキ配線層を被着する工程と、第１のマスクを除去する
工程と、該メッキ配線層を第２のマスクとして該導電性
下地層を除去する工程と、を有することを特徴とする。
線層を備えた半導体装置の製造方法は、層間絶縁膜を介
して下層と電気的接続する配線構造を備えた半導体装置
の製造方法において、半導体基板の上面側に層間絶縁膜
を堆積する工程と、該層間絶縁膜に接続孔を孔開けして
下層表面を窓開けする工程と、該接続孔の内面及び該層
間絶縁膜の表面側に該導電性下地層を被着する工程と、
該導電性下地層の上面側に高融点金属層たる埋め込み層
を堆積して該接続孔を埋める工程と、該埋め込み層の表
面側をエッチバックして該接続孔内部及び該接続孔外部
の該導電性下地層の上面側に該埋め込み層を残す工程
と、該埋め込み層の上面側に配線パターン領域を窓開け
した第１のマスクを覆う工程と、該マスクの窓開け部の
埋め込み層の上面側にメッキにより高融点金属層たるメ
ッキ配線層を被着する工程と、第１のマスクを除去する
工程と、該メッキ配線層を第２のマスクとして該導電性
下地層を除去する工程と、を有することを特徴とする。
層間絶縁膜の表面上にその接続孔を介して下層に接続
する導電性下地層を被着して、この接続孔内部に埋め込
み層を形成し、その上面側にメッキ配線層を形成する
と、接続孔の上方開口部ではメッキ配線層と埋め込み層
が接続し、一方、接続孔の外部ではメッキ配線層と導電
性下地層が接続し、しかもメッキ配線層はメッキにより
被着されているので、カバレッジが良好で、密着性も高
いメッキ配線層を実現できる。また、埋め込み層及びメ
ッキ配線層にはいずれも、Alより融点が高い高融点金属
を使用しているため、後工程において熱処理を行って
も、配線層からの析出物またはヒルロック等は発生しな
いので、信頼性が高い配線構造を実現できる。すなわ
ち、熱処理に対する工程上の制約条件がない。それ故、
熱処理を必要とする汚染防止技術や層間絶縁膜の平坦化
技術を採用でき、より信頼性の高い半導体装置を実現で
きる。
する導電性下地層を被着して、この接続孔内部に埋め込
み層を形成し、その上面側にメッキ配線層を形成する
と、接続孔の上方開口部ではメッキ配線層と埋め込み層
が接続し、一方、接続孔の外部ではメッキ配線層と導電
性下地層が接続し、しかもメッキ配線層はメッキにより
被着されているので、カバレッジが良好で、密着性も高
いメッキ配線層を実現できる。また、埋め込み層及びメ
ッキ配線層にはいずれも、Alより融点が高い高融点金属
を使用しているため、後工程において熱処理を行って
も、配線層からの析出物またはヒルロック等は発生しな
いので、信頼性が高い配線構造を実現できる。すなわ
ち、熱処理に対する工程上の制約条件がない。それ故、
熱処理を必要とする汚染防止技術や層間絶縁膜の平坦化
技術を採用でき、より信頼性の高い半導体装置を実現で
きる。
このような半導体装置の製造方法において、埋め込み
層を接続孔にCVD法により堆積する工程を有しているの
で、埋め込み層は接続孔の内部を高いカバレージで埋め
るため、その接続抵抗は低い。また埋め込み層の表面側
をエッチバックする工程を有しているので、その表面は
平坦化されており、メッキ配線層は容易に密着性良く被
着することができる。しかも、エッチバックによる埋め
込み層の除去深さを浅くして、埋め込み層を接続孔の内
部及び接続孔外部の下地金属層の上面側に残し、埋め込
み層の表面上にメッキ配線層を被着する方法であるた
め、エッチバックによる埋め込み層の除去深さの制御に
余裕が生じ、より実用的になると共に、配線構造をメッ
キ配線層の単層とした構造またはメッキ配線層の下面に
埋め込み層を有する複層構造のいずれをも形成でき、層
材料の性質に応じた配線層構造を実現できる。
層を接続孔にCVD法により堆積する工程を有しているの
で、埋め込み層は接続孔の内部を高いカバレージで埋め
るため、その接続抵抗は低い。また埋め込み層の表面側
をエッチバックする工程を有しているので、その表面は
平坦化されており、メッキ配線層は容易に密着性良く被
着することができる。しかも、エッチバックによる埋め
込み層の除去深さを浅くして、埋め込み層を接続孔の内
部及び接続孔外部の下地金属層の上面側に残し、埋め込
み層の表面上にメッキ配線層を被着する方法であるた
め、エッチバックによる埋め込み層の除去深さの制御に
余裕が生じ、より実用的になると共に、配線構造をメッ
キ配線層の単層とした構造またはメッキ配線層の下面に
埋め込み層を有する複層構造のいずれをも形成でき、層
材料の性質に応じた配線層構造を実現できる。
次に、本発明の実施例について説明する。
＜第１実施例＞ 本発明の第１実施例に係る半導体装置の断面図である
第１図を参照して以下に説明する。
第１図を参照して以下に説明する。
同図に示す如く、シリコン基板１の表面側には、従来
の半導体装置と同様に、ソース領域2a,ドレイン領域2b
及びゲート絶縁膜2cと、ゲート絶縁膜2cの上面側のゲー
ト電極部2dと、その側部のサイドウォール2e,2fと、各
領域の接続面たるTiSi2層3a,3b,3cと、局所酸化膜（LOC
OS）４とが形成されている。この配線構造は、シリコン
基板１の上面側に堆積された第１の層間絶縁膜たるシリ
コン酸化膜５と、この酸化膜５に被着されており、その
接続孔６を介して下層に接続している拡散反応防止膜
（導電性下地層）たるTiN層21と、この表面に被着され
ている導電性下地層たるPt層22と、これらの接続孔６の
内部を埋め込み層たるタングステン電極層23と、この上
面側でPt層22及びタングステン電極層23の表面上に被着
されたメッキ配線層たるメッキAu層24と、この上面側に
形成されたSi3N4層25と、その上面側に堆積された第２
の層間絶縁膜たるボロン・リンガラス（BPSG）層26と、
このボロン・リンガラス層26に被着され、その接続孔27
を介して下層たるメッキAu膜24に接続するTiN層28と、
この表面上に被着されているPt層29と、この接続孔27を
埋めるタングステン電極層30と、Pt層29及びタングステ
ン電極層30の表面上に被着されたメッキAu膜31と、この
上面側に堆積された表面保護膜たるリンガラス（PSG）
層32とで構成されている。
の半導体装置と同様に、ソース領域2a,ドレイン領域2b
及びゲート絶縁膜2cと、ゲート絶縁膜2cの上面側のゲー
ト電極部2dと、その側部のサイドウォール2e,2fと、各
領域の接続面たるTiSi2層3a,3b,3cと、局所酸化膜（LOC
OS）４とが形成されている。この配線構造は、シリコン
基板１の上面側に堆積された第１の層間絶縁膜たるシリ
コン酸化膜５と、この酸化膜５に被着されており、その
接続孔６を介して下層に接続している拡散反応防止膜
（導電性下地層）たるTiN層21と、この表面に被着され
ている導電性下地層たるPt層22と、これらの接続孔６の
内部を埋め込み層たるタングステン電極層23と、この上
面側でPt層22及びタングステン電極層23の表面上に被着
されたメッキ配線層たるメッキAu層24と、この上面側に
形成されたSi3N4層25と、その上面側に堆積された第２
の層間絶縁膜たるボロン・リンガラス（BPSG）層26と、
このボロン・リンガラス層26に被着され、その接続孔27
を介して下層たるメッキAu膜24に接続するTiN層28と、
この表面上に被着されているPt層29と、この接続孔27を
埋めるタングステン電極層30と、Pt層29及びタングステ
ン電極層30の表面上に被着されたメッキAu膜31と、この
上面側に堆積された表面保護膜たるリンガラス（PSG）
層32とで構成されている。
かかる構成の配線構造において、Si3N4層25を得るま
でのプロセスは、まず、第２図（Ａ）に示すごとく、前
述のシリコン基板１の上面側にプラズマCVD法により第
１の層間絶縁膜たるシリコン酸化膜５を堆積した後、接
続部を形成すべき領域に複数の接続孔６を開孔する。次
に、第２図（Ｂ）に示す如く、この上面側にスパッタ法
により、厚さ約1000Åの拡散反応防止層（導電性下地
層）たるTiN層21及び厚さ約1000Åの導電性下地層たるP
t層22を順次被着する。この状態でTiN層21は接続孔６の
底面で下層と接続している。次に、第２図（Ｃ）の如
く、Pt層22の表面上に、WF6ガスを用いたCVD法により埋
め込み層たるタングステン電極層23を被着して接続孔内
部を埋める。次に、第２図（Ｄ）に示す如く、タングス
テン電極層23の表面をSF6＋O2によるエッチバック法に
より除去し、接続孔６の外部のPt層22を露出するまで平
坦化して、接続孔６の内部のみにタングステン電極層23
を残し、タングステン電極層23を形成する。次に、第２
図（Ｅ）に示す如く、この上面側に配線パターン領域を
窓開けしたフォトレジスト層33でマスキングした状態
で、Pt層22を電極としてシアン化金カリウムの酸性浴中
で電解メッキを行い、フォトレジスト層33の窓開け部に
厚さ約8000Åのメッキ配線層たるメッキAu膜24を被着す
る。次に、フォトレジスト層33を除去した後、メッキAu
膜24をマスクとして、Pt層22及びTiN層21をAr+によるイ
オンミリング法により除去して、第２図（Ｆ）の如く、
配線パターンを形成する。しかる後に、第２図（Ｇ）の
如く、この上面側に外界からの汚染のブロッキング層と
して、またメッキAu膜24とこの上面側に堆積さるべき層
との密着性改良層としてSiH4＋NH3によるプラズマCVD法
によりSi3N4層25を被着する。このようにして、第１実
施例に係る半導体装置が形成される。
でのプロセスは、まず、第２図（Ａ）に示すごとく、前
述のシリコン基板１の上面側にプラズマCVD法により第
１の層間絶縁膜たるシリコン酸化膜５を堆積した後、接
続部を形成すべき領域に複数の接続孔６を開孔する。次
に、第２図（Ｂ）に示す如く、この上面側にスパッタ法
により、厚さ約1000Åの拡散反応防止層（導電性下地
層）たるTiN層21及び厚さ約1000Åの導電性下地層たるP
t層22を順次被着する。この状態でTiN層21は接続孔６の
底面で下層と接続している。次に、第２図（Ｃ）の如
く、Pt層22の表面上に、WF6ガスを用いたCVD法により埋
め込み層たるタングステン電極層23を被着して接続孔内
部を埋める。次に、第２図（Ｄ）に示す如く、タングス
テン電極層23の表面をSF6＋O2によるエッチバック法に
より除去し、接続孔６の外部のPt層22を露出するまで平
坦化して、接続孔６の内部のみにタングステン電極層23
を残し、タングステン電極層23を形成する。次に、第２
図（Ｅ）に示す如く、この上面側に配線パターン領域を
窓開けしたフォトレジスト層33でマスキングした状態
で、Pt層22を電極としてシアン化金カリウムの酸性浴中
で電解メッキを行い、フォトレジスト層33の窓開け部に
厚さ約8000Åのメッキ配線層たるメッキAu膜24を被着す
る。次に、フォトレジスト層33を除去した後、メッキAu
膜24をマスクとして、Pt層22及びTiN層21をAr+によるイ
オンミリング法により除去して、第２図（Ｆ）の如く、
配線パターンを形成する。しかる後に、第２図（Ｇ）の
如く、この上面側に外界からの汚染のブロッキング層と
して、またメッキAu膜24とこの上面側に堆積さるべき層
との密着性改良層としてSiH4＋NH3によるプラズマCVD法
によりSi3N4層25を被着する。このようにして、第１実
施例に係る半導体装置が形成される。
上述の第１実施例において、メッキAu層24は接続孔６
の上方開口部でタングステン電極層23に被着し、また接
続孔６の外部ではPt層22の表面上にメッキにより被着さ
れているので密着性は高い。さらに、タングステン電極
層23はCVD法により接続孔６の内部を高いカバレージで
埋めており、タングステン電極層23の表面側をエッチバ
ックにより平坦化した後に、メッキAu層24を被着してい
るのでカバレージが高く、接続抵抗が低い。よって、ア
ニールによる密着性の向上操作を行うことなく密着性が
高く、接続抵抗が低い配線構造を実現できる。
の上方開口部でタングステン電極層23に被着し、また接
続孔６の外部ではPt層22の表面上にメッキにより被着さ
れているので密着性は高い。さらに、タングステン電極
層23はCVD法により接続孔６の内部を高いカバレージで
埋めており、タングステン電極層23の表面側をエッチバ
ックにより平坦化した後に、メッキAu層24を被着してい
るのでカバレージが高く、接続抵抗が低い。よって、ア
ニールによる密着性の向上操作を行うことなく密着性が
高く、接続抵抗が低い配線構造を実現できる。
また、埋め込み層に使用したタングステンの融点は34
10℃であり、またメッキ配線層に使用したAuの融点は10
63℃であり、いずれもAl（融点は660℃）より融点の高
い金属（本願における高融点金属）を使用しているの
で、後の工程において熱処理を行ってもメッキ配線層に
は支障がない。それ故、層間絶縁膜の平坦化のためにボ
ロン・リンガラス層26を堆積して高温リフローによる平
坦化を行っても、また、外界からの汚染防止策として保
護膜にSi3N4層25を形成して熱処理を行っても、さら
に、SOG法（塗布法）によってリンガラス層32を表面保
護膜として形成しベーキング（リフロー）を行っても、
メッキ配線層には支障がない。よって、熱処理を必要と
する平坦化技術や外界からの汚染防止技術を適用して、
より信頼性の高い配線構造を備えた半導体装置を実現で
きる。しかも、ボロン・リンガラス層26を用いて層間絶
縁膜を厚手化しても、高アスペクト比の接続孔27にはタ
ングステン電極層30を介して配線されているので、接続
抵抗を低く維持したまま低寄生容量の配線構造を実現で
きる。
10℃であり、またメッキ配線層に使用したAuの融点は10
63℃であり、いずれもAl（融点は660℃）より融点の高
い金属（本願における高融点金属）を使用しているの
で、後の工程において熱処理を行ってもメッキ配線層に
は支障がない。それ故、層間絶縁膜の平坦化のためにボ
ロン・リンガラス層26を堆積して高温リフローによる平
坦化を行っても、また、外界からの汚染防止策として保
護膜にSi3N4層25を形成して熱処理を行っても、さら
に、SOG法（塗布法）によってリンガラス層32を表面保
護膜として形成しベーキング（リフロー）を行っても、
メッキ配線層には支障がない。よって、熱処理を必要と
する平坦化技術や外界からの汚染防止技術を適用して、
より信頼性の高い配線構造を備えた半導体装置を実現で
きる。しかも、ボロン・リンガラス層26を用いて層間絶
縁膜を厚手化しても、高アスペクト比の接続孔27にはタ
ングステン電極層30を介して配線されているので、接続
抵抗を低く維持したまま低寄生容量の配線構造を実現で
きる。
また、Pt層22はメッキAu層24とTiN層21の中間層とし
て、また電解メッキの電極と機能すると共に、接続孔６
の底部でタングステン電極層23とTiN層21の中間層とし
て密着性を向上させ、接続抵抗をより低下させている。
て、また電解メッキの電極と機能すると共に、接続孔６
の底部でタングステン電極層23とTiN層21の中間層とし
て密着性を向上させ、接続抵抗をより低下させている。
さらに、タングステン電極層23をエッチバックにより
接続孔６の内部にのみ残した構造であるので、配線層は
比抵抗の低いメッキAu膜24で構成されているため、配線
抵抗が低下する。
接続孔６の内部にのみ残した構造であるので、配線層は
比抵抗の低いメッキAu膜24で構成されているため、配線
抵抗が低下する。
そして、タングステンの硬度は５〜８であるのでエッ
チバックによる加工が容易にでき、Auは化学的に安定で
あるので外界から不純物が侵入しても腐食が発生しにく
い。
チバックによる加工が容易にでき、Auは化学的に安定で
あるので外界から不純物が侵入しても腐食が発生しにく
い。
なお、導電性下地層はPt層22と拡散反応防止膜たるTi
N層６を含んでいるので、金属の拡散による合金化は防
止され、接続抵抗は経時的な増大を生じない。
N層６を含んでいるので、金属の拡散による合金化は防
止され、接続抵抗は経時的な増大を生じない。
＜第２実施例＞ 次に、本発明に係る第２実施例をその断面図である第
３図を参照して説明する。
３図を参照して説明する。
同図の如く、埋め込み層たるタングステン電極層2
3′,30′が接続孔6,27の内部を埋めると共に、その外部
のPt層22′,29′の表面上にも堆積されてメッキAu膜2
4′,31′と配線層を構成しているものである。また、い
ずれのメッキAu膜24′,31′の表面上にもSi3N4層25a,25
bが形成されたものであり、他の構成は第１実施例と同
様である。
3′,30′が接続孔6,27の内部を埋めると共に、その外部
のPt層22′,29′の表面上にも堆積されてメッキAu膜2
4′,31′と配線層を構成しているものである。また、い
ずれのメッキAu膜24′,31′の表面上にもSi3N4層25a,25
bが形成されたものであり、他の構成は第１実施例と同
様である。
このような構成の第２実施例を得るためのプロセス
は、第１実施例の第２図（Ｄ）に示したタングステン層
23のエッチバック工程において、除去深さを浅くして、
第４図に示す如く、接続孔６の内部及び外部にタングス
テン層23′を残したものであり、他の工程は第１実施例
と同様である。
は、第１実施例の第２図（Ｄ）に示したタングステン層
23のエッチバック工程において、除去深さを浅くして、
第４図に示す如く、接続孔６の内部及び外部にタングス
テン層23′を残したものであり、他の工程は第１実施例
と同様である。
上記の第２実施例は、タングステン層23′及びPt層2
2′をエッチバックしすぎると著しく密着性が低下する
ので、タングステン層23′が残る程度にエッチバックし
たものである。この場合には、タングステン層23′を下
地としてAuメッキを行うことができ、エッチバック工程
の除去深さの制御に余裕を有する。
2′をエッチバックしすぎると著しく密着性が低下する
ので、タングステン層23′が残る程度にエッチバックし
たものである。この場合には、タングステン層23′を下
地としてAuメッキを行うことができ、エッチバック工程
の除去深さの制御に余裕を有する。
上述実施例の他の例として、メッキ配線層及び埋め込
み層の材質としてはNi,Cu,Ru,Rh,Cr,Co,Pd,Ti,Ta,W,Au
及びそれらの合金を単層でまたは積層で使用してもよい
が、メッキ配線層としてAu,Cuまたはそれらの合金を、
また埋め込み層としてＷ（タングステン）を用いた場合
に最も良い特性が得られた。なお、メッキ法としては、
電解メッキ，無電解メッキ及びその組合せを用いてもよ
い。たとえば、AuまたはCuのメッキ配線層の上に、さら
にRuを無電解メッキにより被着する二段階メッキによっ
て、二層構造のメッキ配線層を用いて、AuまたはCuと層
間絶縁膜の密着性をより向上させてもよい。
み層の材質としてはNi,Cu,Ru,Rh,Cr,Co,Pd,Ti,Ta,W,Au
及びそれらの合金を単層でまたは積層で使用してもよい
が、メッキ配線層としてAu,Cuまたはそれらの合金を、
また埋め込み層としてＷ（タングステン）を用いた場合
に最も良い特性が得られた。なお、メッキ法としては、
電解メッキ，無電解メッキ及びその組合せを用いてもよ
い。たとえば、AuまたはCuのメッキ配線層の上に、さら
にRuを無電解メッキにより被着する二段階メッキによっ
て、二層構造のメッキ配線層を用いて、AuまたはCuと層
間絶縁膜の密着性をより向上させてもよい。
以上説明したように、本発明に係るメッキ配線層を備
えた半導体装置の製造方法は、以下の効果を奏する。
えた半導体装置の製造方法は、以下の効果を奏する。
メッキ配線層は埋め込み層または導電性下地層にメ
ッキにより被着しており、また接続孔内部にはカバレー
ジの高い埋め込み層が接続しているので、密着性が高と
共に、接続抵抗が低く、埋め込み層とメッキ配線層が反
応しない配線構造を実現できる。
ッキにより被着しており、また接続孔内部にはカバレー
ジの高い埋め込み層が接続しているので、密着性が高と
共に、接続抵抗が低く、埋め込み層とメッキ配線層が反
応しない配線構造を実現できる。
埋め込み層及びメッキ配線層にはいずれも高融点金
属を使用しているので、後工程において熱処理工程を行
っても、配線層の信頼性は低下しない。すなわち、熱処
理に対する工程上の制約条件がない。その結果、熱処理
を必要とする汚染防止技術や層間絶縁膜の平坦化技術を
適用でき、より信頼性の高い半導体装置を実現できる。
属を使用しているので、後工程において熱処理工程を行
っても、配線層の信頼性は低下しない。すなわち、熱処
理に対する工程上の制約条件がない。その結果、熱処理
を必要とする汚染防止技術や層間絶縁膜の平坦化技術を
適用でき、より信頼性の高い半導体装置を実現できる。
埋め込み層の表面側をエッチバックする工程を有し
ているので、平坦化した表面上にメッキ配線層を形成す
ることができ、容易に密着性が高く、接続抵抗が低い配
線構造を実現できる。
ているので、平坦化した表面上にメッキ配線層を形成す
ることができ、容易に密着性が高く、接続抵抗が低い配
線構造を実現できる。
エッチバックによる除去深さを調整すると、配線層
をメッキ配線層の単層またはメッキ配線層と埋め込み層
の複層のいずれの構造にも形成できるので、層材料の性
質に応じた層構造を実現できる。
をメッキ配線層の単層またはメッキ配線層と埋め込み層
の複層のいずれの構造にも形成できるので、層材料の性
質に応じた層構造を実現できる。
第１図は本発明の第１実施例に係わる半導体装置の配線
構造を示す断面図である。 第２図（Ａ）〜（Ｇ）は第１実施例に係わる半導体装置
の配線構造の製造方法を示す工程断面図である。 第３図は本発明の第２実施例に係わる半導体装置の配線
構造を示す断面図である。 第４図は第２実施例に係わる半導体装置の配線構造の製
造方法の一部を示す工程断面図である。 第５図は従来例の半導体装置の配線構造を示す断面図で
ある。 〔符号の説明〕 １……シリコン基板 ５……層間絶縁膜たるシリコン酸化膜 6,27……接続孔 21,28……拡散反応防止層たるTiN層（導電性下地層） 22,22′,29,29′……導電性下地層たるPt層 23,23′,30,30′……埋め込み層たるタングステン電極
層 24,24′,31,31′……メッキ配線層たるメッキAu膜 26……層間絶縁膜たるボロン・リンガラス 33……フォトレジスト層。
構造を示す断面図である。 第２図（Ａ）〜（Ｇ）は第１実施例に係わる半導体装置
の配線構造の製造方法を示す工程断面図である。 第３図は本発明の第２実施例に係わる半導体装置の配線
構造を示す断面図である。 第４図は第２実施例に係わる半導体装置の配線構造の製
造方法の一部を示す工程断面図である。 第５図は従来例の半導体装置の配線構造を示す断面図で
ある。 〔符号の説明〕 １……シリコン基板 ５……層間絶縁膜たるシリコン酸化膜 6,27……接続孔 21,28……拡散反応防止層たるTiN層（導電性下地層） 22,22′,29,29′……導電性下地層たるPt層 23,23′,30,30′……埋め込み層たるタングステン電極
層 24,24′,31,31′……メッキ配線層たるメッキAu膜 26……層間絶縁膜たるボロン・リンガラス 33……フォトレジスト層。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3205 H01L 21/321 H01L 21/3213 H01L 21/768 H01L 21/28 - 21/288 H01L 21/44 - 21/445 H01L 29/40 - 29/51 H01L 29/872
Claims (1)
- 【請求項１】層間絶縁膜を介して下層と電気的接続する
配線構造を備えた半導体装置の製造方法であって、半導
体基板の上面側に層間絶縁膜を堆積する工程と、該層間
絶縁膜に接続孔を孔開けして下層表面を窓開けする工程
と、該接続孔の内面及び該層間絶縁膜の表面側に該導電
性下地層を被着する工程と、該導電性下地層の上面側に
高融点金属層たる埋め込み層を堆積して該接続孔を埋め
る工程と、該埋め込み層の表面側をエッチバックして該
接続孔内部及び該接続孔外部の該導電性下地層の上面側
に該埋め込み層を残す工程と、該埋め込み層の上面側に
配線パターン領域を窓開けした第１のマスクを覆う工程
と、該マスクの窓開け部の埋め込み層の上面側にメッキ
により高融点金属層たるメッキ配線層を被着する工程
と、第１のマスクを除去する工程と、該メッキ配線層を
第２のマスクとして該導電性下地層を除去する工程と、
を有することを特徴とするメッキ配線層を備えた半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02238228A JP3111466B2 (ja) | 1990-09-07 | 1990-09-07 | メッキ配線層を備えた半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02238228A JP3111466B2 (ja) | 1990-09-07 | 1990-09-07 | メッキ配線層を備えた半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000238692A Division JP3594888B2 (ja) | 2000-08-07 | 2000-08-07 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04116953A JPH04116953A (ja) | 1992-04-17 |
| JP3111466B2 true JP3111466B2 (ja) | 2000-11-20 |
Family
ID=17027054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02238228A Expired - Fee Related JP3111466B2 (ja) | 1990-09-07 | 1990-09-07 | メッキ配線層を備えた半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3111466B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05206134A (ja) * | 1991-11-12 | 1993-08-13 | Nec Corp | 半導体装置とその製造方法 |
| JP2536377B2 (ja) * | 1992-11-27 | 1996-09-18 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US5856707A (en) * | 1995-09-11 | 1999-01-05 | Stmicroelectronics, Inc. | Vias and contact plugs with an aspect ratio lower than the aspect ratio of the structure in which they are formed |
| WO1999050903A1 (fr) * | 1998-03-30 | 1999-10-07 | Hitachi, Ltd. | Circuit integre a semi-conducteur et procede de fabrication correspondant |
| KR102271202B1 (ko) * | 2013-09-27 | 2021-06-30 | 어플라이드 머티어리얼스, 인코포레이티드 | 심리스 코발트 갭-충전을 가능하게 하는 방법 |
-
1990
- 1990-09-07 JP JP02238228A patent/JP3111466B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04116953A (ja) | 1992-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6876080B2 (en) | Etch stop for copper damascene process | |
| JP2552159B2 (ja) | 半導体装置及びその製造方法 | |
| US6016008A (en) | Integrated circuit interconnection employing tungsten/aluminum layers | |
| JPS63205951A (ja) | 安定な低抵抗コンタクト | |
| JP3104534B2 (ja) | 半導体装置とその製法 | |
| US5395795A (en) | Method for fabricating a semiconductor device | |
| JPH08306774A (ja) | 半導体装置及びその製造方法 | |
| JPH069200B2 (ja) | 金属配線の形成方法 | |
| JP3111466B2 (ja) | メッキ配線層を備えた半導体装置の製造方法 | |
| JP3594888B2 (ja) | 半導体装置及びその製造方法 | |
| CN101097888A (zh) | 半导体集成电路器件及其制作方法 | |
| JP2616402B2 (ja) | 半導体装置の製造方法 | |
| US5948705A (en) | Method of forming interconnection line | |
| JPH07130854A (ja) | 配線構造体及びその形成方法 | |
| JPH07169835A (ja) | 半導体素子のメタルプラグの形成方法 | |
| JP2001044202A (ja) | 半導体装置及びその製造方法 | |
| US6440841B2 (en) | Method of fabricating vias | |
| JP3407516B2 (ja) | 半導体装置及びその製造方法 | |
| KR100303796B1 (ko) | 반도체장치의금속배선형성방법 | |
| JP2998454B2 (ja) | 半導体装置の製造方法 | |
| KR100247645B1 (ko) | 반도체 소자의 금속 배선 방법 | |
| JP3393455B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2983098B2 (ja) | 半導体装置の製造方法 | |
| JPH08111455A (ja) | 配線形成方法 | |
| JPH0831940A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |