JP2018085413A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2018085413A
JP2018085413A JP2016227019A JP2016227019A JP2018085413A JP 2018085413 A JP2018085413 A JP 2018085413A JP 2016227019 A JP2016227019 A JP 2016227019A JP 2016227019 A JP2016227019 A JP 2016227019A JP 2018085413 A JP2018085413 A JP 2018085413A
Authority
JP
Japan
Prior art keywords
layer
metal layer
semiconductor substrate
insulating film
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016227019A
Other languages
English (en)
Other versions
JP6690509B2 (ja
Inventor
一也 小林
Kazuya Kobayashi
一也 小林
佐野　雄一
Yuichi Sano
雄一 佐野
徳田　大輔
Daisuke Tokuda
大輔 徳田
浩章 徳矢
Hiroaki Tokuya
浩章 徳矢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2016227019A priority Critical patent/JP6690509B2/ja
Priority to TW106139320A priority patent/TWI653689B/zh
Priority to US15/814,833 priority patent/US10121746B2/en
Priority to CN201711172097.4A priority patent/CN108091628B/zh
Publication of JP2018085413A publication Critical patent/JP2018085413A/ja
Application granted granted Critical
Publication of JP6690509B2 publication Critical patent/JP6690509B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/05076—Plural internal layers being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/0509—Disposition of the additional element of a single via
    • H01L2224/05091—Disposition of the additional element of a single via at the center of the internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05559—Shape in side view non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/08057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29009—Layer connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 ワイヤの接続不良を低減し、信頼性を高めることができる半導体装置を提供する。【解決手段】 半導体装置１は、半導体基板２、第１金属層４、絶縁膜層６、有機物層７および第２金属層８を備えている。第１金属層４、絶縁膜層６、有機物層７および第２金属層８は、半導体基板２の表面２Ａに順次積層されている。第１金属層４と第２金属層８は、絶縁膜層６および有機物層７に形成されたビア６Ａ，７Ａを通じて電気的に接続されている。第２金属層８には、ビア６Ａ，７Ａと対応した位置に電極パッド８Ａが形成されている。半導体基板２の表面２Ａと第１金属層４との間の界面には、ビア６Ａ，７Ａの直下に位置して断面台形状のパッチ部１０が形成されている。【選択図】 図２

Description

本発明は、半導体基板上に有機物絶縁層が形成された半導体装置に関する。
一般に、半導体基板の表面に絶縁層が形成された半導体装置が知られている（例えば、特許文献１参照）。特許文献１に記載された半導体装置は、半導体基板と、半導体基板の表面に形成された層間絶縁膜とを備えている。このとき、層間絶縁膜は下層配線と上層配線とに挟まれると共に、層間絶縁膜に形成されたスルーホールを通じて下層配線と上層配線とが電気的に接続されている。
特開平７−１５３７５６号公報
ところで、スルーホールを塞いだ位置に上層配線からなる電極パッドを形成した場合、スルーホールによって電極パッドの一部に窪みが生じることがある。このような電極パッドにワイヤボンディングを施したときには、窪みによって接続不良が生じることがあり、ワイヤと電極パッドとの間で、機械的な接続強度の低下や電気的な抵抗の増加が生じるという問題がある。
一方、特許文献１には、スルーホールの直下に段差緩衝用のダミーパターンを配置した構成が開示されている。しかしながら、ダミーパターンは、無機材料からなる膜厚の薄い層間絶縁膜について、その平坦化を図るものである。このため、例えば有機材料からなる膜厚の厚い層間絶縁膜は考慮しておらず、深さ寸法の大きなスルーホールを塞いで電極パッドが形成されたときには、この電極パッドが平坦化されるとは限らない。
これに加えて、特許文献１に記載されたダミーパターンは、断面四角形状に形成されている。この場合、ダミーパターンを覆って金属層または絶縁層を形成したときには、断面四角形状の角隅部分には、金属層等が形成し難い傾向があり、信頼性が低下し易いという問題もある。
本発明は上述した従来技術の問題に鑑みなされたもので、本発明の目的は、ワイヤの接続不良を低減し、信頼性を高めることができる半導体装置を提供することにある。
上述した課題を解決するために、請求項１の発明は、半導体基板の表面に第１金属層、無機物絶縁層、有機物絶縁層および第２金属層が積層された半導体装置において、前記有機物絶縁層には、スルーホールまたは有底穴からなる凹部が形成され、前記半導体基板の表面から前記有機物絶縁層の凹部までの厚さ方向のいずれかの部位には、前記凹部の底面を隆起させるパッチ部が形成され、前記パッチ部は、底面の面積が上面の面積よりも大きい断面台形状に形成されたことを特徴としている。
請求項２の発明では、前記パッチ部は、断面台形状の底辺と斜辺とがなす傾斜角度が２０°以上で７０°以下に設定されている。
請求項３の発明では、前記凹部はスルーホールによって形成され、前記パッチ部は、前記スルーホールの開口面積よりも大きな面積をもった底面を有している。
前記第２金属層は、前記有機物絶縁層の凹部と対応した位置で表面側が露出した電極パッドを有している。
請求項１の発明によれば、半導体基板の表面から有機物絶縁層の凹部までの厚さ方向のいずれかの部位には、パッチ部が形成されているから、パッチ部によって凹部の底面を隆起させることができる。これにより、凹部を塞いで第２金属層を形成したときには、第２金属層の表面の窪みを緩和させることができる。このため、第２金属層にワイヤボンディングを施したときには、ワイヤの接続不良を低減することができる。また、パッチ部は断面台形状に形成されたから、パッチ部を覆って金属層や絶縁層を形成したときでも、金属層等を途切れることなく連続的に形成することができ、金属層等の欠陥を抑制して、信頼性を高めることができる。
請求項２の発明によれば、断面台形状のパッチ部は、底辺と斜辺とがなす傾斜角度が２０°以上で７０°以下に設定されている。このため、パッチ部の断面角隅部分はその角度が大きくなるから、パッチ部を覆って金属層や絶縁層を形成したときでも、これらの欠陥を抑制することができる。
請求項３の発明によれば、パッチ部は、スルーホールの開口面積よりも大きな面積をもった底面を有しているから、スルーホールの底面全体を隆起させることができる。このため、スルーホールと対応する部位全体で、第２金属層の表面の窪みを緩和させることができる。
請求項４の発明によれば、第２金属層は、有機物絶縁層の凹部と対応した位置で表面側が露出した電極パッドを有している。このため、電極パッドの表面を平坦化させることができ、電極パッドにワイヤボンディングを施したときには、ワイヤの接続不良を低減することができる。
第１の実施の形態による半導体装置を示す断面図である。 第１の実施の形態による半導体装置を示す要部拡大断面図である。 第２の実施の形態による半導体装置を示す要部拡大断面図である。
以下、本発明の実施の形態による半導体装置について、添付図面を参照しつつ詳細に説明する。本発明の半導体装置は、例えばＭＨｚ帯またはＧＨｚ帯のような高周波信号を増幅する電力増幅器に適用されるものである。
図１および図２に、第１の実施の形態による半導体装置１を示す。半導体装置１は、半導体基板２、第１金属層４、絶縁膜層６、有機物層７、第２金属層８およびパッチ部１０を備えている。第１金属層４、絶縁膜層６、有機物層７および第２金属層８は、半導体基板２の表面２Ａに順次積層されている。
半導体基板２は、例えばガリウム砒素（ＧａＡｓ）のような半導体材料を用いて平板状に形成されている。なお、半導体基板２は、例えばリン化インジウム（ＩｎＰ）、窒化ガリウム（ＧａＮ）等のような他のIII−Ｖ族の化合物半導体によって形成されてもよい。半導体基板２は、例えばセレン化亜鉛（ＺｎＳｅ）のようなII−VI族の化合物半導体を用いて形成されてもよく、例えば炭化ケイ素（ＳｉＣ）、シリコンゲルマニウム（ＳｉＧe）のようなIV族の化合物半導体を用いて形成されてもよい。また、半導体基板２は、化合物半導体に限らず、例えばシリコン（Ｓｉ）、ゲルマニウム（Ｇe）のようなIV族単元素の半導体によって形成されてもよい。
半導体基板２の表面２Ａには、例えばガリウム砒素（ＧａＡｓ）、アルミニウムガリウム砒素（ＡｌＧａＡｓ）等による半導体層２Ｂが形成されている。半導体層２Ｂは、不純物がドープされたものでもよく、不純物を除いたものでもよい。また、半導体層２Ｂは、１層でもよく、複数層（例えば２層）でもよい。
半導体素子３は、半導体基板２の表面２Ａ側に配置されている。半導体素子３は、例えば半導体層２Ｂを含めて形成されている。半導体素子３は、ダイオード、電界効果トランジスタ等のような能動素子でもよく、抵抗、コンデンサ等のような受動素子でもよい。半導体素子３は、一般的に半導体基板２に複数個設けられている（１個のみ図示）。これら複数個の半導体素子３は、例えば第１金属層４と第２金属層８とのうち少なくともいずれか一方によって相互に電気的に接続されている。
第１金属層４は、有機物層７よりも半導体基板２に近い位置に配置されている。具体的には、第１金属層４は、半導体基板２の表面２Ａ上に形成されている。第１金属層４は、例えば金（Ａｕ）等のような導電性金属材料を用いて形成されている。第１金属層４は、例えば半導体素子３の電極を形成する、複数個の半導体素子３間を電気的に接続する等のような各種の機能を有する。これにより、半導体基板２には、半導体素子３を含む各種の回路５（例えば増幅回路等）が形成されている。このため、半導体基板２は、回路５を形成する回路基板となっている。
絶縁膜層６は、半導体素子３を覆って、半導体基板２の表面２Ａ上に形成されている。絶縁膜層６は、無機物絶縁層を構成している。このため、絶縁膜層６は、例えばシリコン窒化膜等のような絶縁性を有する無機材料を用いて形成されている。絶縁膜層６には、例えば第１金属層４と対応した位置にスルーホール（貫通孔）からなるビア６Ａが形成されている。絶縁膜層６は、層間絶縁層を構成し、半導体基板２の表面２Ａと第２金属層８との間を電気的に絶縁している。
なお、絶縁膜層６は、シリコン窒化膜（例えばＳｉ3Ｎ4，ＳｉＮ等）に限らず、シリコン酸化膜（例えばＳｉＯ2，ＳｉＯ等）、シリコン酸窒化膜（例えばＳｉＯＮ等）のいずれかを用いて形成してもよい。
有機物層７は、絶縁膜層６を覆って、半導体基板２に形成されている。有機物層７は、絶縁膜層６と一緒に層間絶縁層を構成している。有機物層７は、有機物絶縁層を構成している。このため、有機物層７は、例えばポリイミド（ＰＩ）、ベンゾシクロブテン（ＢＣＢ）、ポリベンゾオキソゾール（ＰＢＯ）等のような絶縁性を有する有機材料を用いて形成されている。有機物層７は、各種の樹脂材料を、絶縁膜層６の表面にスピンコートにより塗布することによって形成される。このとき、有機物層７は、絶縁膜層６に比べて、膜厚が大きくなる傾向がある。有機物層７は、例えば半導体装置１の表面側全体を平坦化させると共に、第１金属層４と第２金属層８との間の層間のキャパシタンスを低減させるものである。
有機物層７には、第１金属層４と対応した位置にスルーホール（貫通孔）からなるビア７Ａが形成されている。このため、ビア７Ａは、有機物層７の凹部を構成している。このとき、ビア７Ａは、ビア６Ａと対応した位置に配置されている。このため、第２金属層８を省いた状態では、ビア７Ａ内には、第１金属層４の表面が露出する。なお、ビア６Ａ，７Ａは、同じ大きさ（開口面積）である必要はなく、互いに異なる大きさでもよい。このため、有機物層７のビア７Ａは、例えば絶縁膜層６のビア６Ａよりも大きくてもよい。
第２金属層８は、有機物層７よりも半導体基板２から離れた位置に配置されている。この第２金属層８は、半導体基板２に非接触となった他の金属層を構成し、有機物層７の表面上に形成されている。第２金属層８は、例えば導電性金属材料を用いて形成されている。第２金属層８は、第１金属層４を介して、半導体素子３と外部との間を電気的に接続する等のような各種の機能を有する。このため、第２金属層８は、ビア６Ａ，７Ａを通じて第１金属層４に電気的に接続されている。また、第２金属層８は、ビア６Ａ，７Ａと対応した部位に位置して、電極パッド８Ａが形成されている。電極パッド８Ａは、ワイヤボンディング等によって外部と接続するために、その表面が露出している。
パッシベーション膜９は、第２金属層８を覆って半導体基板２に設けられている。パッシベーション膜９は、第２金属層８に加えて、有機物層７、半導体層２Ｂ等を覆っている。パッシベーション膜９は、例えばシリコン窒化膜、シリコン酸化膜、シリコン酸窒化膜等のような絶縁性を有する無機材料を用いて形成されている。また、パッシベーション膜９には、電極パッド８Ａと対応した部位に位置して、電極パッド８Ａを露出させる開口部９Ａが形成されている。
パッチ部１０は、半導体基板２の表面２Ａから有機物層７のビア７Ａまでの厚さ方向のいずれかの部位に形成されている。具体的には、パッチ部１０は、半導体基板２と第１金属層４との間の界面に設けられている。このとき、パッチ部１０は、半導体基板２と第１金属層４とに挟まれた状態で、半導体基板２と第１金属層４とに接触する。このため、パッチ部１０は、例えば半導体基板２と第１金属層４とのうちいずれか一方と同じ材料を用いて形成されている。具体的には、パッチ部１０は、導電性の金属材料または半導体基板２と同じ半導体材料を用いて形成されている。
パッチ部１０の平面形状は、例えばビア７Ａの開口部と同じ形（例えば円形、楕円形、多角形等）になっている。また、パッチ部１０は、底面１０Ａの面積が上面１０Ｂの面積よりも大きい断面台形状に形成されている。このとき、パッチ部１０は、底辺と斜辺とがなす傾斜角度θが２０°以上で７０°以下に、好ましくは３０°以上で６０°以下に設定されている。パッチ部１０は、ビア７Ａの開口面積よりも大きな面積をもった底面１０Ａを有している。パッチ部１０は、ビア７Ａの底面となる第１金属層４をビア７Ａの位置で隆起させている。
なお、パッチ部１０の底面１０Ａは、ビア７Ａの開口部の面積よりも小さくてもよい。パッチ部１０とビア７Ａとの位置ずれ公差等を考慮すると、パッチ部１０の底面１０Ａは、例えばビア７Ａの開口部の面積の１倍以上で３倍未満に設定されるのが好ましい。
また、パッチ部１０は、ビア７Ａの開口部と同程度の形状および大きさに設定してもよい。この場合、パッチ部１０の底面１０Ａは、ビア７Ａの開口面積よりも大きく形成され、パッチ部１０の上面１０Ｂは、ビア７Ａの開口面積よりも小さく形成されてもよい。
かくして、第１の実施の形態によれば、半導体基板２の表面２Ａから有機物層７のビア７Ａまでの厚さ方向のいずれかの部位に、パッチ部１０を形成した。具体的には、パッチ部１０は、半導体基板２と第１金属層４との間の界面に設けられている。このため、パッチ部１０によってビア７Ａの底面となる第１金属層４の表面を隆起させることができる。これにより、ビア７Ａを塞いで第２金属層８を形成したときには、第２金属層８の表面の窪みを緩和させることができる。
このとき、第２金属層８は、有機物層７のビア７Ａと対応した位置で表面側が露出した電極パッド８Ａを有している。このため、電極パッド８Ａの表面を平坦化させることができ、電極パッド８Ａにワイヤボンディングを施したときには、ワイヤの接続不良を低減することができる。
ここで、パッチ部１０を断面矩形状（長方形状）に形成した場合には、断面角隅部分ａの角度が９０°程度になる。この場合、パッチ部１０を覆って第１金属層４を形成すると、断面角隅部分ａの周囲で第１金属層４が形成され難い傾向があり、ステップカバレッジが悪化し、第１金属層４に欠陥が生じることがある。
これに対し、本実施の形態のパッチ部１０は、断面台形状に形成されている。このとき、断面台形状のパッチ部１０は、底辺と斜辺とがなす傾斜角度θが２０°以上で７０°以下に設定されている。このため、パッチ部１０の断面角隅部分ａは、その角度が９０°よりも大きな鈍角になっている。これにより、パッチ部１０を覆って第１金属層４を形成したときでも、第１金属層４を途切れることなく連続的に形成することができる。この結果、第１金属層４の欠陥を抑制して、信頼性を高めることができる。
さらに、パッチ部１０は、ビア７Ａの開口面積よりも大きな面積をもった底面を有しているから、ビア７Ａの底面全体を隆起させることができる。このため、ビア７Ａと対応する部位全体で、第２金属層８の表面の窪みを緩和させることができる。
次に、図３に、本発明の第２の実施の形態による半導体装置２１を示す。半導体装置２１の特徴は、複数層の第１金属層および絶縁膜層を備えたことにある。なお、半導体装置２１の説明に際し、第１の実施の形態による半導体装置１と同一の構成については同一の符号を付し、その説明は省略する。
半導体装置２１は、半導体基板２、第１金属層２２，２４、絶縁膜層２３，２５、有機物層２６、第２金属層２７を備えている。半導体基板２の表面２Ａには、半導体層２Ｂが形成されている。
第１金属層２２は、半導体基板２に近接した金属層を構成し、半導体基板２の表面２Ａ上に形成されている。第１金属層２２は、第１の実施の形態による第１金属層４とほぼ同様に構成され、例えば導電性金属材料を用いて形成されている。第１金属層２２は、例えば半導体素子３の電極を形成する、複数個の半導体素子３間を電気的に接続する等のような各種の機能を有する。これにより、半導体基板２には、半導体素子３を含む各種の回路５が形成されている。
絶縁膜層２３は、半導体素子３を覆って、半導体基板２の表面２Ａ上に形成されている。絶縁膜層２３は、無機物絶縁層を構成している。このため、絶縁膜層２３は、第１の実施の形態による絶縁膜層６とほぼ同様に構成され、例えばシリコン窒化膜等のような絶縁性を有する無機材料を用いて形成されている。絶縁膜層２３は、層間絶縁層を構成し、第１金属層２２と他の第１金属層２４との間を電気的に絶縁している。
他の第１金属層２４は、絶縁膜層２３の表面上に形成されている。第１金属層２４は、例えば導電性金属材料を用いて形成されている。第１金属層２４は、例えば第１金属層２２と第２金属層２７との間を電気的に接続する、第１金属層２２を跨いで複数個の半導体素子３間を電気的に接続する等のような各種の機能を有する。
他の絶縁膜層２５は、半導体素子３を覆って、半導体基板２の表面２Ａ上に形成されている。絶縁膜層２５も、絶縁膜層２３と同様に、無機物絶縁層を構成している。このため、絶縁膜層２５は、第１の実施の形態による絶縁膜層６とほぼ同様に構成され、例えばシリコン窒化膜等のような絶縁性を有する無機材料を用いて形成されている。絶縁膜層２５には、例えば第１金属層２４と対応した位置に貫通孔からなるビア２５Ａが形成されている。絶縁膜層２５は、層間絶縁層を構成し、第１金属層２４と第２金属層２７との間を電気的に絶縁している。
有機物層２６は、絶縁膜層２５を覆って、半導体基板２に形成されている。有機物層２６は、絶縁膜層２３，２５と一緒に層間絶縁層を構成している。有機物層２６は、有機物絶縁層を構成している。このため、有機物層２６は、第１の実施の形態による有機物層７と同様に、絶縁性を有する有機材料を用いて形成されている。このとき、有機物層２６は、絶縁膜層２３，２５に比べて、膜厚が大きくなる傾向がある。有機物層２６は、例えば半導体装置２１の表面側全体を平坦化させると共に、第１金属層２２，２４と第２金属層２７との間の層間のキャパシタンスを低減させるものである。有機物層２６には、第１金属層２４と対応した位置に貫通孔からなるビア２６Ａが形成されている。このとき、ビア２６Ａは、ビア２５Ａと対応した位置に配置されている。このため、第２金属層２７を省いた状態では、ビア２６Ａ内には、第１金属層２４の表面が露出する。なお、ビア２５Ａ，２６Ａは、同じ大きさ（開口面積）である必要はなく、互いに異なる大きさでもよい。このため、有機物層２６のビア２６Ａは、例えば絶縁膜層２５のビア２５Ａよりも大きくてもよい。
第２金属層２７は、半導体基板２に非接触となった他の金属層を構成し、有機物層２６の表面上に位置して、半導体基板２に形成されている。第２金属層２７は、例えば導電性金属材料を用いて形成されている。第２金属層２７は、第１金属層２２，２４等を介して、半導体素子３と外部との間を電気的に接続する等のような各種の機能を有する。第２金属層２７は、ビア２５Ａ，２６Ａを通じて第１金属層２４に電気的に接続されている。また、第２金属層２７は、ビア２５Ａ，２６Ａと対応した部位に位置して、電極パッド２７Ａが形成されている。電極パッド２７Ａは、ワイヤボンディング等によって外部と接続するために、その表面が露出している。
パッシベーション膜２８は、第２金属層２７を覆って半導体基板２に設けられている。パッシベーション膜２８は、第２金属層２７に加えて、有機物層２６、半導体層２Ｂ等を覆っている。パッシベーション膜２８は、例えばシリコン窒化膜、シリコン酸化膜、シリコン酸窒化膜等のような絶縁性を有する無機材料を用いて形成されている。また、パッシベーション膜２８には、電極パッド２７Ａと対応した部位に位置して、電極パッド２７Ａを露出させる開口部２８Ａが形成されている。
パッチ部２９は、第１の実施の形態によるパッチ部１０とほぼ同様に形成されている。このため、パッチ部２９は、半導体基板２の表面２Ａから有機物層２６のビア２６Ａまでの厚さ方向のいずれかの部位に形成されている。具体的には、パッチ部２９は、絶縁膜層２３と第１金属層２４との間の界面に設けられている。このとき、パッチ部２９は、絶縁膜層２３と第１金属層２４とに挟まれた状態で、絶縁膜層２３と第１金属層２４とに接触する。このため、パッチ部２９は、例えば絶縁膜層２３と第１金属層２４とのうちいずれか一方と同じ材料を用いて形成されている。具体的には、パッチ部１０は、導電性の金属材料または絶縁材料を用いて形成されている。
パッチ部２９は、底面２９Ａの面積が上面２９Ｂの面積よりも大きい断面台形状に形成されている。また、パッチ部２９は、底辺と斜辺とがなす傾斜角度が、例えば２０°以上で７０°以下に設定されている。パッチ部２９は、ビア２６Ａの開口面積よりも大きな面積をもった底面２９Ａを有している。パッチ部２９は、ビア２６Ａの底面となる第１金属層２４をビア２６Ａの位置で隆起させている。
かくして、第２の実施の形態でも、第１の実施の形態とほぼ同様な作用効果を有する。
なお、第２の実施の形態では、パッチ部２９は、絶縁膜層２３と第１金属層２４との間の界面に設けられている。本発明はこれに限らず、パッチ部２９は、半導体基板２の表面２Ａから有機物層２６のビア２６Ａまでの厚さ方向のいずれかの部位に形成されていればよい。このため、図３中に二点鎖線で示すように、半導体基板２と第１金属層２２との間の界面にパッチ部３１を設けてもよく、第１金属層２２と絶縁膜層２３との間の界面にパッチ部３２を設けてもよい。
前記各実施の形態では、半導体基板２の表面２Ａから有機物層７，２６のビア７Ａ，２６Ａまでの厚さ方向に対して、単一のパッチ部１０，２９を設けるものとした。本発明はこれに限らず、厚さ方向に対して複数個のパッチ部を設けてもよい。即ち、図３中で、３個のパッチ部２９，３１，３２のうち任意の２個を選択して設けてもよく、３個全てを設けてもよい。なお、複数のパッチ部を設ける場合には、これらの厚さ寸法や外形寸法（底面の面積等）は、互いに同じ値に設定してもよく、互いに異なる値に設定してもよい。
前記各実施の形態では、有機物層７，２６に設けられ、厚さ方向に貫通したビア７Ａ，２６Ａによって、凹部が形成されるものとした。本発明はこれに限らず、例えば有機物層に設けられ、厚さ方向に非貫通の有底穴によって、凹部が形成されてもよい。
さらに、前記各実施の形態では、半導体装置１，２１は電力増幅器に適用した場合を例に挙げて説明した。本発明はこれに限らず、半導体装置は、太陽電池のような受光素子に適用してもよく、レーザダイオード（ＬＤ）、発光ダイオード（ＬＥＤ）のような発光素子に適用してもよく、受光素子と発光素子の両方を備えた光センサに適用してもよい。
１，２１ 半導体装置
２ 半導体基板
２Ａ 表面
２Ｂ 半導体層
３ 半導体素子
４，２２，２４ 第１金属層
６，２３，２５ 絶縁膜層（無機物絶縁層）
７，２６ 有機物層（有機物絶縁層）
８，２７ 第２金属層（外部接続用）
１０，２９，３１，３２ パッチ部
１０Ａ，２９Ａ 底面
１０Ｂ，２９Ｂ 上面

Claims (4)

  1. 半導体基板の表面に第１金属層、無機物絶縁層、有機物絶縁層および第２金属層が積層された半導体装置において、
    前記有機物絶縁層には、スルーホールまたは有底穴からなる凹部が形成され、
    前記半導体基板の表面から前記有機物絶縁層の凹部までの厚さ方向のいずれかの部位には、前記凹部の底面を隆起させるパッチ部が形成され、
    前記パッチ部は、底面の面積が上面の面積よりも大きい断面台形状に形成されたことを特徴とする半導体装置。
  2. 前記パッチ部は、断面台形状の底辺と斜辺とがなす傾斜角度が２０°以上で７０°以下に設定されてなる請求項１に記載の半導体装置。
  3. 前記凹部はスルーホールによって形成され、
    前記パッチ部は、前記スルーホールの開口面積よりも大きな面積をもった底面を有してなる請求項１または２に記載の半導体装置。
  4. 前記第２金属層は、前記有機物絶縁層の凹部と対応した位置で表面側が露出した電極パッドを有してなる請求項１ないし３のいずれかに記載の半導体装置。
JP2016227019A 2016-11-22 2016-11-22 半導体装置 Active JP6690509B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016227019A JP6690509B2 (ja) 2016-11-22 2016-11-22 半導体装置
TW106139320A TWI653689B (zh) 2016-11-22 2017-11-14 半導體裝置
US15/814,833 US10121746B2 (en) 2016-11-22 2017-11-16 Semiconductor device
CN201711172097.4A CN108091628B (zh) 2016-11-22 2017-11-22 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016227019A JP6690509B2 (ja) 2016-11-22 2016-11-22 半導体装置

Publications (2)

Publication Number Publication Date
JP2018085413A true JP2018085413A (ja) 2018-05-31
JP6690509B2 JP6690509B2 (ja) 2020-04-28

Family

ID=62147252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016227019A Active JP6690509B2 (ja) 2016-11-22 2016-11-22 半導体装置

Country Status (4)

Country Link
US (1) US10121746B2 (ja)
JP (1) JP6690509B2 (ja)
CN (1) CN108091628B (ja)
TW (1) TWI653689B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7226472B2 (ja) * 2020-05-26 2023-02-21 株式会社村田製作所 部品相互接続要素を備えた電子部品
US11469195B2 (en) * 2020-09-24 2022-10-11 Nanya Technology Corporation Semiconductor device with tilted insulating layers and method for fabricating the same

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6342144A (ja) * 1986-08-08 1988-02-23 Hitachi Ltd 多層配線構造体
JPS6352444A (ja) * 1986-08-22 1988-03-05 Toshiba Corp 半導体集積回路装置とその製造方法
JPH04127452A (ja) * 1989-06-30 1992-04-28 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JPH06204277A (ja) * 1992-09-10 1994-07-22 Texas Instr Inc <Ti> ワイヤボンディングの方法およびそれにより作られた集積回路デバイス
JPH08139094A (ja) * 1994-11-14 1996-05-31 Citizen Watch Co Ltd 半導体装置の製造方法
JPH08255833A (ja) * 1995-03-15 1996-10-01 Sony Corp 半導体装置の製造方法
JP2004282034A (ja) * 2003-02-28 2004-10-07 Seiko Epson Corp 半導体装置及びその製造方法
JP2005175319A (ja) * 2003-12-12 2005-06-30 Sony Corp 半導体装置およびその製造方法
JP2014022502A (ja) * 2012-07-17 2014-02-03 Renesas Electronics Corp 半導体装置およびその製造方法
JP2015002234A (ja) * 2013-06-14 2015-01-05 サンケン電気株式会社 半導体装置及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07153756A (ja) 1993-11-29 1995-06-16 Hitachi Ltd 半導体集積回路装置
JP2985692B2 (ja) * 1994-11-16 1999-12-06 日本電気株式会社 半導体装置の配線構造及びその製造方法
JP3641111B2 (ja) * 1997-08-28 2005-04-20 株式会社ルネサステクノロジ 半導体装置の製造方法
US7915737B2 (en) * 2006-12-15 2011-03-29 Sanyo Electric Co., Ltd. Packing board for electronic device, packing board manufacturing method, semiconductor module, semiconductor module manufacturing method, and mobile device
JP5034740B2 (ja) * 2007-07-23 2012-09-26 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP6342144B2 (ja) * 2013-12-03 2018-06-13 クラリオン株式会社 車両用放送受信装置、及び車両用放送受信装置の制御方法
JP6204277B2 (ja) * 2014-06-23 2017-09-27 京セラドキュメントソリューションズ株式会社 画像形成システム、及びボックス機能を用いた印刷出力方法
US9991200B2 (en) * 2014-09-25 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Air gap structure and method

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6342144A (ja) * 1986-08-08 1988-02-23 Hitachi Ltd 多層配線構造体
JPS6352444A (ja) * 1986-08-22 1988-03-05 Toshiba Corp 半導体集積回路装置とその製造方法
JPH04127452A (ja) * 1989-06-30 1992-04-28 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JPH06204277A (ja) * 1992-09-10 1994-07-22 Texas Instr Inc <Ti> ワイヤボンディングの方法およびそれにより作られた集積回路デバイス
JPH08139094A (ja) * 1994-11-14 1996-05-31 Citizen Watch Co Ltd 半導体装置の製造方法
JPH08255833A (ja) * 1995-03-15 1996-10-01 Sony Corp 半導体装置の製造方法
JP2004282034A (ja) * 2003-02-28 2004-10-07 Seiko Epson Corp 半導体装置及びその製造方法
JP2005175319A (ja) * 2003-12-12 2005-06-30 Sony Corp 半導体装置およびその製造方法
JP2014022502A (ja) * 2012-07-17 2014-02-03 Renesas Electronics Corp 半導体装置およびその製造方法
JP2015002234A (ja) * 2013-06-14 2015-01-05 サンケン電気株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
TW201820473A (zh) 2018-06-01
US10121746B2 (en) 2018-11-06
CN108091628A (zh) 2018-05-29
US20180145028A1 (en) 2018-05-24
TWI653689B (zh) 2019-03-11
CN108091628B (zh) 2021-10-08
JP6690509B2 (ja) 2020-04-28

Similar Documents

Publication Publication Date Title
US10483227B2 (en) Semiconductor device
WO2015010638A1 (zh) 晶片封装体
US10354936B2 (en) Electronic component having a heat dissipation member formed on a sealing member
US7592692B2 (en) Semiconductor device with a dummy electrode
TWI653689B (zh) 半導體裝置
US7728424B2 (en) Semiconductor device and method of manufacturing the same
US7582967B2 (en) Semiconductor device, electronic module, and method of manufacturing electronic module
JP2018067633A (ja) 半導体装置およびその製造方法
KR100711889B1 (ko) 유기 발광표시장치 및 그 제조방법
TWI579994B (zh) 封裝結構
US20110204487A1 (en) Semiconductor device and electronic apparatus
JP2023099739A (ja) 半導体装置
US10811349B2 (en) Electronic device including at least one electronic chip and electronic package
JP2018067634A (ja) 半導体装置およびその製造方法
US7042053B2 (en) Semiconductor device with polymer insulation of some electrodes
JPWO2021020393A5 (ja)
US20120080706A1 (en) Chip package and method for forming the same
JP2010530619A (ja) 垂直コンタクト部を備える電気回路
JP2006210802A (ja) 半導体装置
KR101116824B1 (ko) 절연층의 필링을 방지하는 유기 전계 발광 소자
CN110660794B (zh) 半导体装置
US20240194652A1 (en) Light emitting device and manufacturing method thereof
KR20150069228A (ko) 파장변환층을 갖는 발광 다이오드 및 그것을 제조하는 방법
TWI835452B (zh) 發光裝置及其製造方法
JP2018078192A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180607

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20181203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190528

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20191029

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20191223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200114

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200310

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200323

R150 Certificate of patent or registration of utility model

Ref document number: 6690509

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150