JP2010530619A - 垂直コンタクト部を備える電気回路 - Google Patents

垂直コンタクト部を備える電気回路 Download PDF

Info

Publication number
JP2010530619A
JP2010530619A JP2010512588A JP2010512588A JP2010530619A JP 2010530619 A JP2010530619 A JP 2010530619A JP 2010512588 A JP2010512588 A JP 2010512588A JP 2010512588 A JP2010512588 A JP 2010512588A JP 2010530619 A JP2010530619 A JP 2010530619A
Authority
JP
Japan
Prior art keywords
contact
conductive layer
dielectric layer
opening
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010512588A
Other languages
English (en)
Other versions
JP2010530619A5 (ja
Inventor
ダウミラー、インゴ
ソンメズ、エルトゥウル
クンツェ、マイク
Original Assignee
ミクロガン ゲーエムベーハー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ミクロガン ゲーエムベーハー filed Critical ミクロガン ゲーエムベーハー
Publication of JP2010530619A publication Critical patent/JP2010530619A/ja
Publication of JP2010530619A5 publication Critical patent/JP2010530619A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【解決手段】 本発明は、一の平面内に広がる平面状の基板上に形成される少なくとも2つのユニットセルを備える電気回路であって、ユニットセルはそれぞれ、異なる機能を持つコンタクトポイントを少なくとも2つ有しており、基板および/またはユニットセルの上に配設されている少なくとも1つの誘電層と、コンタクトポイントおよび/または基板の上方に、平面に対して平行に配設されている少なくとも2つのコンタクト面とを備え、同一の機能を持つコンタクトポイントは、誘電層を貫通している少なくとも1つの貫通コンタクト部を介して、同一の機能を持つコンタクトポイントの少なくとも一部のための少なくとも1つの共通のコンタクト面に電気的に接続されており、対応するコンタクト面を介して、外部と共通に接触する電気回路に関する。
【選択図】 図2

Description

本発明は、ユニットセル、例えば、トランジスタまたはダイオードを少なくとも2つ備える電気回路に関する。これら2つのユニットセルに対する接触は共に、当該ユニットセルが配設されていない平面内において実現されている。本発明はさらに、上述したような電気回路を備える半導体素子に関すると共に、少なくとも2つのユニットセルが上述したように接触する電気回路を製造する方法に関する。
電気回路は、2つ以上のユニットセルから構成され得る。このようなユニットセルは、例えば、ダイオード、トランジスタ等の電子部品であってよい。これらの部品は、共通の基板上に設けられるように構成されるとしてよい。多くの用途において、電気回路のユニットセルのうち一部または全てが外部と共通に接触できるようになっていると有利である。このため、例えば、複数のトランジスタを互いに接続して、より表面積が大きい一のトランジスタとして動作させる場合がある。このため、ソースコンタクト、ドレインコンタクト、およびゲートコンタクトには、外部から共通して接触することができる。同様に、複数のダイオードを並列に接続して、より表面積が大きい一のダイオードとして動作させることができる。尚、コンタクトは、共通の基板上のコンタクトポイントとして構成されるとしてよい。
現在の技術水準によると、同一機能を持つさまざまなユニットセルのコンタクトは、バスによって互いに接続され、これらのバスを介して外部から接触することができる。このためバスは、ボンディングワイヤが配設され得るボンディング箇所を有するとしてもよいし、または、そのようなボンディング箇所と接触しているとしてもよい。
現在の技術水準によると、これらのバスは、ユニットセルのコンタクトポイントが配設されている平面内に配設されており、この平面内で同一機能を持つ複数のコンタクトポイント全てに接続されている。外部との接触に用いられるボンディング箇所もまた、バスおよびコンタクトポイントが配設されている平面内に配設されている。
しかし、上述したような構成には、ユニットセルおよび電気回路が設けられている基板上で、バスおよびボンディング箇所が占める領域が大きすぎるという問題がある。この基板表面は、特に半導体産業において、非常に高価である。さらに、バスは内部抵抗を十分に低く抑えるべく基板上で所与の最低幅を必要とするので、ユニットセルの数が大きくなるにつれて、基板上で必要とする空間が大きくなる。このためバスの幅は、伝導すべき電流が大きくなるにつれて、増加する。
上記を鑑みて、本発明は、複数のユニットセルを備える電気回路であって、より低コストで製造することができると共に、電力損失の発生および基板上で必要とする空間の大幅な増加を回避しつつ、ユニットセルの数を大規模に任意の値まで大きくできるような電気回路を提供することを目的とする。
上記の目的は、請求項1に記載の電気回路、請求項18に記載の半導体素子、および請求項19に記載の電気回路製造方法によって実現される。当該電気回路および当該電気回路製造方法の有用な変形は、各従属項によって与えられる。
本発明は、少なくとも2つのユニットセルを備える電気回路を提供する。少なくとも2つのユニットセルはそれぞれ、少なくとも2つのコンタクトポイントを有し、コンタクトポイントはそれぞれが特定の1つの機能を持つ。ユニットセルは電子部品であると理解されたい。特に、ユニットセルとは、例えば半導体から製造され得る極小機能ユニットであってよい。ユニットセルは特に、半導体へテロ構造または半導体へテロ構造をベースとする部品であってもよい。例を挙げると、特に、ダイオード、トランジスタ、抵抗器、コンデンサ、およびインダクタンスであってよい。また、上述した部品および/またはその他の部品のうち、同じ部品を複数、または、異なる部品を複数互いに接続して、1つのユニットセルを形成するとしてもよい。
ユニットセルはそれぞれ、特定の機能のコンタクトポイントを少なくとも2つ有する。この機能は、対応する部品内でコンタクトポイントが実現する機能である。コンタクトの機能とは、例を挙げると、正極、負極、接地、ソース、ドレイン、ゲート、コレクタ、エミッタ、ベース、および、その他の部品の対応する機能であってよい。
上述したコンタクトポイントは、少なくとも一部分が共通平面内に配設されている。本発明によると、部品の機能のうち少なくとも2つについて、複数の異なるユニットセルのコンタクトポイントのうち同一機能のコンタクトポイントは、外部から共通に接触することができる。同一機能を持つ複数のコンタクトポイントに対して外部から共通に接触するには、当該コンタクトポイントがその内部に配設されている平面に対して平行且つ上方に配置されている、少なくとも1つのコンタクト面を用いる。それぞれのコンタクト面によって、複数の異なるユニットセル、好ましくは複数の同様のユニットセルの複数のコンタクトポイントに対して、外部から共通に接触することができるようになる。このため、本発明に係る回路は、異なる機能に対応する、または、2つの異なる機能のコンタクトポイントに対応する少なくとも2つのコンタクト面を備える。コンタクト面は、少なくとも1つの貫通コンタクト部によって、対応するコンタクトポイントに電気的に接続されている。貫通コンタクト部とは、電気接触を実現する任意の構成であると理解されたい。具体的には、貫通コンタクト部を構成する構成要素は、本明細書において詳細に後述するが、導電層である。
電気回路が備えるコンタクトポイントは全て、1つの平面内に配設されているのがよい。または、ユニットセルのうち少なくとも一種類のユニットセルのコンタクトポイントは少なくとも全て、1つの平面内に配設されているのがよい。特に好ましい実施形態によると、コンタクトポイントは基板上で長尺状の構成を持つ。長尺状のコンタクトポイントは、少なくとも2つの異なる機能について、互いに平行に配設されるのが好ましい。さらに別の機能のコンタクトポイントも同様に、これらのコンタクトポイントに対して平行に配設されるとしてよい。基板は、導電性または半導電性であることが好ましい。
特に好ましい実施形態によると、少なくとも1つの機能のコンタクトポイントは、長尺状に構成されており、環状に閉じている。長尺状のコンタクトポイントとは、あるラインに沿って延伸するコンタクトポイントであって、当該ラインの全長にわたって、このラインに対して垂直な1つまたは2つの方向における幅が実質的に一定またはわずかに変動するのみであるコンタクトポイントであると理解されたい。好ましい実施形態によると、コンタクトポイントは、長手方向において閉じている。これは、電極があるラインに沿って延伸する場合に、当該ラインが閉じていることを意味する。尚、「閉じている」とは、ラインまたはコンタクトポイントが長手方向に沿って1つに結合されている様子、つまり、始点および終点がない様子を意味する。コンタクトポイントは、コンタクトポイントの面が自由領域を取り囲むように構成されるとしてよい。ここで、自由領域とは、対応するコンタクトポイントによって被覆されていない領域である。コンタクトポイントは、上述したように、環状に、円状に、楕円状に、矩形状に、正方形状に、三角形状に、多角形状に、または、別の形状で閉じているとしてよい。コンタクトポイントは、対応する形状の端縁に沿って延伸しており、基板の平面に対して平行に延伸しているのが好ましい。
コンタクトポイントは、長手方向において、基板に対して平行、および/または、互いに平行になるように配設されるのが好ましい。また、互いに異なる機能のコンタクトポイントは、互いから離間されているか、または、電気的に互いから絶縁されていることが好ましい。「平行である」とは、互いに平行である物体同士の間の相対的な最短間隙が、一定および/または全長にわたって同じであることを意味する。
コンタクトポイントは、電極と呼ばれるとしてもよいし、電極であってもよい。コンタクトポイントは、基板に対して障壁がないように、つまりオーミック接合として構成されるとしてもよいし、または、基板に対して障壁を形成するように、つまりショットキ接合として構成されるとしてもよい。
半導体材料としては、特に、第III主族元素の少なくとも1つの窒化物を含むものが好ましい。このような材料は、GaN、AlN、InN、GaAlN、GaInN、AlInN、および/または、AlInGaNであってよい。このような材料は特に、高温に対して高い耐性を持つ回路を製造することができるという利点を持つ。高温とは、摂氏100度以上、特に好ましくは摂氏300度以上、特に好ましくは摂氏500度以上、特に好ましくは摂氏700度以上の温度である。
ユニットセルとコンタクト面のうち少なくとも1つのコンタクト面との間に、少なくとも1つの誘電層を配設して、当該誘電層には少なくとも1つの開口が設けられ、当該開口を介して、複数のコンタクトポイントのうち少なくとも一部と、当該コンタクトポイントに対して共通に接触することを可能とするコンタクト面とが電気的に接触するような電気回路を製造することが好ましい。誘電層は、コンタクトポイントが配設されている平面に対して平行に配設されていることが好ましい。具体的には、誘電層は、コンタクトポイントおよび/またはユニットセルの上に直接配設されることが好ましい。上述した開口は、誘電層の平面内に配設されるのが好ましい。つまり、誘電層の面のうちコンタクト面側の面から、コンタクト面とは反対側であってユニットセル側にある上側の面まで、延伸していることが好ましい。このような開口を介して、コンタクトポイントのうち少なくとも一部、好ましくは全てのコンタクトポイントが、対応する機能を持つコンタクトポイントを互いに接続するコンタクト面であって、このようなコンタクトポイントに対して外部から共通に接触することを可能とするコンタクト面と、電気的に接触している。対応するコンタクト面は、上述した開口の上に直接配設されるとしてよく、当該開口の下方に配置されているコンタクトポイントに接触するように開口内に入り込んで設けられるとしてよい。しかし、上述した誘電層とコンタクト面との間に、コンタクトポイントとコンタクト面との間に電気接触を生成または実現する別の構造を設けることも可能である。
特に、コンタクト面が誘電層の上に直接配設されていない場合、誘電層の面のうちユニットセルとは反対側の面には、少なくとも1つの導電層を配設するのが好ましい。当該導電層は、誘電層の面のうち少なくとも1つの領域に設けられ、誘電層の下方に配設されている導電層、または、コンタクトポイントのうち少なくとも1つ、好ましくは特定の機能を持つコンタクトポイントと電気的に接触するように、誘電層内に設けられた少なくとも1つの開口内に入り込むように設けられる。この導電層は、誘電層の上に直接塗布されるとしてよいが、その間に別の層を設けることも可能である。当該導電層は、開口内に入り込んで、開口を完全にまたは部分的に充填するとしてよい。しかし、これに代えて、導電層は、開口の壁面にのみ設けられ、開口の下方に配置されている材料の表面に設けられるとしてもよい。このように、導電層は、誘電層の表面、開口の壁面、および、誘電層の下方に配置されている層のうち開口の下方に配置されている部分に沿って配される。
開口を介して電気的接触を実現するべく、複数の別個のビアコンタクトを設けるとしてよい。このようなビアコンタクトは、誘電層の下方で、そこに配設されている導電層あるいはコンタクトポイントと電気的に接触しているか、または、導電層あるいはコンタクトポイントと接触しつつ、誘電層の上側において第1の導電層と接触している。
上述した一連の層は、少なくとも1つの誘電層および少なくとも1つの導電層を含んでおり、複数のセットを繰り返して設けるとしてよい。例えば、第2および第3の誘電層および/または第2または第3の導電層を設けるとしてよい。このような構成によって、2つ、3つ、4つ、またはそれ以上の数の異なる機能を持つ多数の個別のセルのコンタクトポイントに対して、機能の数に対応する複数のコンタクト面を介して共通に接触することができる。これらのコンタクト面は、一の共通の平面内において、連続的に設けるとしてよく、具体的には電気回路の表面を被覆するとしてよい。特に、コンタクト面は、ユニットセルとは反対側にある回路の上面を出来る限り全面にわたって被覆することが好ましい。しかし、コンタクト面同士の間には、電気的絶縁を実現するべく所与の間隙を設けるとしてよい。当該間隙は、誘電材料で充填されるとしてよい。電気回路の形状は、その下方に設けられる基板の形状に対応していることが好ましい。当該基板の上に、または、当該基板からユニットセルが形成されるのが好ましい。電気回路および/または基板は、例えば、正方形、矩形、または、円形であってよい。電気回路の形状が矩形であれば、コンタクト面は同様に矩形とするのが好ましい。電気回路の形状が円形であれば、コンタクト面は電気回路が画定する円形の表面領域を構成する扇形として設けられるとしてよい。
特にダイオードおよび/またはトランジスタの場合、一実施形態に係る電気回路では、複数の異なる機能のコンタクトポイントが一の平面内に配設されていることが好ましい。各コンタクトポイントの上方に少なくとも1つの開口を有する第1の誘電層が、コンタクトポイントの上方に配設されるのが好ましい。第1の導電層は、第1の誘電層の上に配設され、複数の異なる機能のそれぞれについて少なくとも1つの領域を持つことが好ましい。第1の導電層の複数の異なる領域は互いから電気的に絶縁されている。第1の導電層は、それぞれの領域において開口内に入り込み、対応する機能のコンタクトポイントと電気的に接触する。上述したように開口を介して接触を実現するとしてよい。開口を介して電気的接触を実現するべく、複数の別個のビアコンタクトを設けるとしてよい。このようなビアコンタクトは、誘電層の下方で、導電層あるいはそこに配設されているコンタクトポイントと電気的に接触しているか、または、導電層あるいはコンタクトポイントと接触しつつ、誘電層の上側において第1の導電層と接触している。
導電層の複数の領域は、一の平面内に設けられるのが好ましい。第1の導電層上には、少なくとも複数の領域において、第1の導電層の領域のうちさまざまな機能に対応する少なくとも2つの領域を被覆する第2の誘電層が配設されることが好ましい。第2の誘電層は、被覆している第1の導電層の複数の領域に対して少なくとも1つの開口を有し、この開口によって、第1の導電層に、第1の導電層とは反対側に設けられている第2の誘電層の面から接触することができる。第2の誘電層上に、複数の別個の領域を有する少なくとも1つの第2の導電層を、配設することが好ましい。第2の導電層は、第2の誘電層内に設けられている開口を介して、その下方に配置されている第1の導電層の複数の領域のそれぞれと電気的に接触する。第2の導電層および第1の導電層は互いに、直接接触しているとしてもよいし、ビアコンタクトを介して接触するとしてもよい。
特に、ユニットセルが3つ以上の異なる機能を持つ場合、第3の誘電層が第2の導電層上に配設されて、当該第3の誘電層が少なくとも1つの開口を有し、当該開口を介して第2の導電層の領域のうち少なくとも1つに接触することが特に好ましい。第3の誘電層上には、第3の導電層または少なくとも1つのコンタクト面が配設されるとしてよく、少なくとも1つの領域において、第3の誘電層内に設けられた少なくとも1つの開口を介して第2の導電層の領域のうち少なくとも1つの領域に接触する。上述したように配列することによって、2つまたは3つの異なる機能のコンタクトを有する多数の好ましくは同様のユニットセルに対して、数を限定することなく、各機能について1つのコンタクト面を介して、共通に接触するという非常に有用な効果を奏することができるようになる。
上述したそれぞれの誘電層が有する開口は、構造が異なるとしてよい。開口は、対応する誘電層の上側と下側において、断面が円形、矩形、またはその他の形状である円柱状であってよい。しかし、特に長尺状のコンタクトポイントまたは長尺状の電極の場合は、コンタクトポイントまたは電極と平行な部分においては少なくとも、長手方向に延伸する長尺状の開口が特に好ましい。
特に好ましい実施形態では、基板および電気回路の形状が円形である。コンタクトポイントのうち少なくとも一部は、形状が円形のリング状であるか、または、円形のリングの一部分として形成され、互いに平行に配設されていることが特に好ましい。上述した誘電層が有する開口も同様に、円形のリングの一部分として形成され、コンタクトポイントに平行に延伸するように配設されるのが好ましい。コンタクト面は、回路の円形の表面の扇形として形成されるのが好ましい。
コンタクト面のうち1以上はそれぞれ、少なくとも1つのボンディングワイヤが配設されるのが特に好ましい少なくとも1つのボンディング箇所を持つことが好ましい。
上述した誘電層および/または導電層および/またはコンタクト面は、コーティング法によって形成され得るように平面状に形成されていることが好ましい。このため、下方に配置される面または層のコーティングとして形成されるのが好ましいとしてよい。
本発明はさらに、上述した電気回路を備える半導体素子を提供する。電気回路もまた半導体素子であってよい。
本発明はさらに、1以上の上述した特徴を持っていることが好ましい電気回路を製造する方法を提供する。
本発明によると、少なくとも2つのユニットセルを備える電気回路が製造される。当該ユニットセルはそれぞれ、少なくとも2つのコンタクトポイントを有する。コンタクトポイントはそれぞれ1つの特定の機能を持つ。
開口が設けられている第1の誘電層が、基板の表面上、および/または、コンタクトポイント上に、開口を介してコンタクトポイントに対して電気的接触が実現されるように設けられる。第1の誘電層上には、少なくとも1つの第1の導電層が設けられ、第1の導電層は、複数の機能のうち少なくとも2つに対応する、互いに電気的に分離された複数の領域を有する。第1の導電層は、当該領域において、対応する機能のコンタクトポイントと接触する。
第1の導電層上には、少なくとも一部の領域において、開口が設けられている第2の誘電層が塗布されるのが好ましい。ここで、第2の誘電層によって被覆されている第1の導電層の領域は、開口を介して接触することができる。第2の誘電層上には、開口のうち少なくとも一部を介して、対応する機能を持つ第1の導電層の領域と各領域において電気的に接触する領域を少なくとも1つ有する第2の導電層を設けるのが好ましい。この手順を同様に繰り返して、第3の誘電層および第3の導電層またはコンタクト面をその上に配設することによって、複数の個別のセル、その上に配設される第1の誘電層、その上に配設される第1の導電層、第1の導電層の上に配設される第2の誘電層、および、第2の誘電層の上に配設される第2の導電層、第2の導電層の上に配設される第3の誘電層を備える電気回路を、最上面にコンタクト面を有するように、製造するとしてよい。最上導電層またはコンタクト面には、つまり、ユニットセルから最も遠く離れた面には、少なくとも1つのボンディング箇所および/または少なくとも1つのボンディングワイヤが配設されるのが好ましく、これらボンディング箇所および/またはボンディングワイヤによって電気回路に外部から接触するとしてよい。
特に利便性の高い実施形態によると、電気回路は、複数の異なる機能に対応するコンタクトを備えるとしてよい。当該コンタクトは、ある機能のコンタクトには、常に、または、繰り返し、別の機能のコンタクトが隣接するように、互いに隣接させて配設される。このような回路の一例を挙げると、半Hブリッジまたは完全Hブリッジであってよい。半Hブリッジは、直列に接続された2つのトランジスタを有し、完全Hブリッジは、電力消費物を介して互いに接続された2つの半Hブリッジを有し、当該電力消費物は、Hブリッジにおいて他方のトランジスタとそれぞれ接続されているコンタクトと接続されている。
誘電層、導電層、および/またはコンタクト面は、半導体技術では普通に行われているように、コーティング法によって形成されるのが好ましい。
以下では、図面を参照しつつ本発明の一例を説明する。図面は以下の通りである。
ユニットセルとして多数のトランジスタを備える半導体素子の一部分を示す図である。
開口を有する誘電層が配設されている、図1に示す半導体素子を備える電気回路を示す図である。
誘電層の上に導電層が配設されている、図2に対応する構造を示す図である。
多数の開口を有する第2の誘電層が最上部に塗布されている、図3に対応する構造を示す図である。
第2の導電層が最上部に塗布されている、図4に対応する構造を示す図である。
多数の開口を有する第3の誘電層が配設されている、図5に対応する構造を示す図である。
2つのコンタクト面を備える、図6に対応する構造を示す図である。
図1から図7に一部を示した構造の全体を示す図である。
図8に示す構造を示す断面図である。
図1は、多数のユニットセル2を備える基板1を示す図である。ユニットセル2は、基板1上に配設されており、本実施形態ではトランジスタである。図1は、図8に示す、正方形の形状を持つ素子の角に位置する部分81に対応する。これらのトランジスタはそれぞれ、1つのソースコンタクト3と、1つのドレインコンタクト4、ならびに、2つのゲートコンタクト5aおよび5bを有する。ゲートコンタクト5aおよび5bは、共通コンタクト6またはバス6を介して接続されている。
ゲートコンタクト(バス)6はさらに、ストリップ状コンタクトと直接接触しているとしてよい。しかし、平坦性を考慮して、その他のコンタクトと同様に、別に設けられるコンタクト面を利用することによってバス6に対する接触を実現することが好ましい。このため、ゲートのコンタクト面もまた、基板を大型化することなく大きくすることができる。
互いに隣接する2つのトランジスタはそれぞれ、1つのソースコンタクト3を共有している。ソースコンタクト3、ドレインコンタクト4、ならびに、ゲートコンタクト5aおよび5bは、本実施形態によると長尺状で、互いに平行になるように配設されている。ソースコンタクト3とドレインコンタクト4との互いに対する相対的な間隙は、同一である。ゲートコンタクト5aおよび5bは、ソースコンタクトの近傍に配設されている。コンタクトポイント2、3、および4は、本実施形態では、共通の平面内に配設されている。
図2は、第1の誘電層7が配設された、図1に示した構造を示す図である。誘電層7は、コンタクトポイント3、4、5a、5bの上方に位置する開口8a、8b、8cを持つ。これらの開口8a、8b、8cを介して、コンタクトポイント3、4、5a、5bは、例えば第1のビアコンタクト部または貫通コンタクト部と電気的に接触するとしてよい。誘電層7は、図示した例では、基板およびコンタクトポイント3、4、5a、5bの上に直接配設されており、基板1の表面と平行に設けられている。
図3は、第1の導電層9または第1のメタライゼーション9が基板1とは反対側の表面上に配設されている、図2に対応する構造を示す図である。この導電層9は、複数の異なる機能に対応する領域を持つ。本実施形態によると、領域9aは、開口8aを介して、ソースコンタクトポイント3と導通するように接続される。領域9b(同じ機能の部分領域9bが多数設けられる)は、ドレインコンタクトポイント8bと導通するように接続されており、領域9aから電気的に分離されている。最後に、領域9cは、ゲートコンタクトポイント8cと導通するように接続されている。領域9cもまた、領域9および領域9bから電気的に分離されている。
図4は、第2の誘電層10が第1の導電層9の上に配設されている、図3に対応する構造を示す図である。誘電層10は、多数の開口11a、11b、11cを有し、当該開口11a、11b、11cを介して、その下方に配置されている第1の導電金属層9の領域9a、9b、または9cに対する接触が実現される。
図5は、2つの領域12a、12bを有する第2の導電層12が第2の誘電層10の一部に塗布されている、図4に対応する構造を示す図である。導電層12の領域12aは、本実施形態では、開口11bを介して第1の電気層9の領域9bに接触する。このため、領域12aは、ドレインコンタクト8bに割り当てられるか、または、ドレインコンタクト8bに電気的に接続される。第2の導電層12の領域12bは、開口11aを介して第1の導電層9の領域9aと接触しているので、ソースコンタクト8aと電気的に接触している。
領域12bは、多数の部分領域12bであり、互いから電気的に分離されていて、同一機能のコンタクトと接触する。これらは、導電層9によって互いに電気的に接続されている。
図3に示す導電領域9cは、開口11cを介して、導電層12の領域12cと接触している。領域12cもまた、本実施形態によると、部分領域であって、互いから電気的に分離されており、機能が同一である。本実施形態では、ゲート機能を持つ。
図6は、さらに誘電層13が塗布されている、図5に対応する構造を示す図である。誘電層13は、多数の開口14a、14cを有しており、開口14a、14cを介して、その下方に配置されている導電領域12b、12cに対する電気的接触が、例えば貫通コンタクト部またはビアコンタクト部を用いて、実現される。
コンタクト面15および16が、図7に図示されているように、図6に示す構造に塗布されており、誘電層13内に設けられている開口14a、14cを介して、導電層12の領域12b、12cと接触する。開口14cはゲートコンタクトの上方にのみ配設されていて、コンタクト面16は開口14cの上方にのみ設けられているので、コンタクト面16はゲートコンタクトとして機能する。一方、コンタクト面15は、導電層12の領域12bにのみ接触するように開口14aの上方にのみ設けられている。領域12bはソースコンタクトとして機能するので、コンタクト面15もまたソースコンタクトとして機能する。コンタクト面15および16は、互いから電気的に分離されている。
図8は、図1から図7に示した層毎の構造を部分81として有する素子の全体を示す図である。本実施形態では、矩形のコンタクト面15、16、および17が設けられているが、コンタクト面15はソースコンタクトとして機能し、コンタクト面16はゲートコンタクトとして機能する。コンタクト面17は、図8では図示されていないが、基板上に形成されている半導体素子のドレインコンタクトポイント4と接触しているので、ドレインコンタクトとして機能する。同図では、コンタクト面15、16,17によって、その下に設けられている素子の70個の個別セルが被覆されている。それぞれのコンタクト同士の間に設けられている間隙は、ソースコンタクト−ドレインコンタクト間よりも、ゲートコンタクト−ソースコンタクト間の方が小さい。尚、本例によると、コンタクト面15、16、および17はそれぞれ、コンタクト3、4、5a、5bのうち対応するコンタクト全てと共通に接触している。コンタクト3、4、5a、5bはそれぞれ、1つの機能を持つ。
図1から図7で考慮されているのが単に開口またはビアコンタクトである場合、開口またはビアコンタクトは、平面図では、所定の間隙で互いにオフセットされている。これは、処理において高さのバラツキが大きくならないようにするためである。
図9は、図1から図8に示す半導体素子の図1から図8の紙面に対して垂直な面に沿った断面を示す図である。底面には、ソースコンタクトポイント3が配設されている半導体基板1がある。その上に、開口8aが設けられている第1の絶縁層7が配設されている。絶縁層7の上には、第1の導電層またはメタライゼーション9が塗布されており、絶縁層の上に設けられていると共に開口8a内にも設けられ、ソースコンタクト3と電気的に接触している。
導電層9の上には、開口11aを持つ第2の誘電層10が配設されている。誘電層10の上には、第2の導電層12が塗布されており、第2の導電層12の領域12bは開口11a内にも設けられ、領域12bは導電層9と電気的に接続されている。図示されている例の場合、開口11aの領域内の導電層12または領域12bは、層9の上に堆積されている。開口14aを持つ第3の誘電層13が、第2の導電層12の上に配設されている。第3の誘電層13の上には、コンタクト面15が形成されており、開口14aを介して導電層12または導電層12の領域12bと電気的に接触している。このようにして、誘電層7、10、および13ならびに導電層9、12、および15を堆積させることによって、ソースコンタクト3と接触しているコンタクト15の面積を大きくすることができる。この断面図は、ドレインコンタクトおよびゲートコンタクトについても同様である。
図示されている電気回路は、例えば、ダイオードを備えるものとしても同様に製造され得る。図示されている電気回路および当該電気回路が備える基板は、この場合、矩形である。また、この場合、コンタクト面も矩形である。これに代えて、基板および電気回路は、例えば、円形であるとしてもよく、コンタクト面も対応して円形領域の扇形として形成され得る。基板1は、例えば、第III主族の窒化物を含むとしてよい。導電層は、例えば、金属層であるとしてよい。図示されているコンタクトポイント3、4、5a、5bは、本実施形態では、長尺状の形状を持ち、互いに平行で且つまっすぐに伸びている。しかし、コンタクトポイントを、例えば、環状に閉じた形状とすることも可能である。絶縁層は、標準的な誘電体であってよく、例えば、SiOまたはSiNであってもよいが、適切なポリマー化合物、例えば、BCB(ベンゾシクロブテン)であってよい。誘電層7、10、導電層9、12、および/または、コンタクト面はそれぞれ、その下方に配置されている層の上に、コーティング法を用いてコーティングされ得る。誘電層内に設けられている開口は、エッチングによって形成されるとしてもよいし、または、構造的に形成するとしてもよい。導電層を形成するべく、開口を構造的に形成して、大きな面積にわたってメタライゼーションを施すとしてよい。

Claims (25)

  1. 一の平面内に広がる平面状の基板上に形成され、それぞれ、異なる機能を持つコンタクトポイントを少なくとも2つ有する少なくとも2つのユニットセルと、
    前記基板および/または前記ユニットセルの上に配設されている少なくとも1つの誘電層と、
    前記コンタクトポイントおよび/または前記基板の上方に、前記平面に対して平行に配設されている少なくとも2つのコンタクト面と
    を備え、
    同一の機能を持つコンタクトポイントは、前記誘電層を貫通している少なくとも1つの貫通コンタクト部を介して、前記同一の機能を持つコンタクトポイントの少なくとも一部のための少なくとも1つの共通のコンタクト面に電気的に接続されており、対応する前記コンタクト面を介して、外部と共通に接触する電気回路。
  2. 前記少なくとも1つの誘電層は、少なくとも1つの開口を有しており、前記開口を介して前記コンタクトポイントの少なくとも一部が、前記コンタクトポイントに対する共通の接触を実現するための前記コンタクト面と電気的に接触している請求項1に記載の電気回路。
  3. 前記少なくとも1つの誘電層の面のうち前記ユニットセルとは反対側の面に、前記貫通コンタクト部の一部として少なくとも1つの導電層が配設されており、
    前記導電層は、前記ユニットセルとは反対側の面の少なくとも1つの領域に設けられており、前記誘電層の下に配設されている導電層または前記コンタクトポイントのうち少なくとも1つと電気的に接触するように、前記少なくとも1つの開口内に設けられている請求項2に記載の電気回路。
  4. 前記ユニットセルは、ダイオードである請求項1から請求項3のうちいずれか一項に記載の電気回路。
  5. 前記ユニットセルは、複数の異なる機能を持つ複数のコンタクトポイントとしてソースコンタクトポイント、ドレインコンタクトポイント、およびゲートコンタクトポイントを有するトランジスタであり、前記トランジスタは電界効果トランジスタであるのが好ましい請求項1から請求項4のうちいずれか一項に記載の電気回路。
  6. 前記誘電層は、各コンタクトポイントの上方に少なくとも1つの開口を有し、
    前記貫通コンタクト部の一部として設けられる第1の導電層の少なくとも1つの領域は、各機能に対応して前記誘電層上に配設されており、
    前記貫通コンタクト部は、対応する機能の前記コンタクトポイントと電気的に接触するように前記開口内に延伸して設けられ、前記第1の導電層の複数の領域は、一の平面内に配設されていることが好ましく、複数の異なる機能に対応する複数の領域は、互いから電気的に分離されており、
    前記第1の導電層上には、第2の誘電層が配設されており、
    前記第2の誘電層は、少なくとも複数の領域において、前記第1の導電層の領域のうち複数の機能に対応する少なくとも2つの領域を被覆しており、前記第2の誘電層によって被覆されている前記第1の導電層の各領域に対して少なくとも1つの開口を有し、
    前記第2の誘電層上に、前記貫通コンタクト部の一部として、少なくとも1つの第2の導電層が配設されており、前記第2の導電層は、前記第2の誘電層内に形成されている前記開口を介して、その下方に配置されている前記第1の導電層の領域のうち少なくとも1つの領域、少なくとも1つの領域と接触している請求項1から請求項5のうちいずれか一項に記載の電気回路。
  7. 前記第2の導電層上には、第3の誘電層が配設されており、前記第3の誘電層は、前記第2の導電層のうち少なくとも1つに対する接触を実現する開口を少なくとも1つ有し、
    前記第3の誘電層上には、少なくとも1つの第3の導電層または前記コンタクト面のうち少なくとも1つが配設されており、前記少なくとも1つの開口を介して、前記第2の導電層または前記複数の機能のうち1つの機能に対応する層と電気的に接触している請求項6に記載の電気回路。
  8. 前記コンタクトポイントは、長尺状であって、および/または、互いに平行であり、および/または、環状に閉じており、前記基板と平行になるように前記基板上に配設されるのが好ましく、前記基板は特に、導電性を有するか、または、半導体であることが好ましい請求項1から請求項7のうちいずれか一項に記載の電気回路。
  9. 前記誘電層のうち少なくとも1つの誘電層内に設けられる前記開口のうち1つ、一部、または全ての開口は、長尺状の形状を持ち、部分的に互いに平行であることが好ましい請求項1から請求項8のうちいずれか一項に記載の電気回路。
  10. 前記ユニットセルは、円形状の基板上に配設されており、
    前記コンタクトポイントは、少なくとも部分的に、円形状のリングの少なくとも一部分として形成されており、
    前記コンタクト面は、前記基板と実質的に同一の寸法で、前記基板と平行に配設されている円形領域の扇形として形成され、前記円形領域の2分の1または3分の1となるのが好ましい請求項1から請求項9のうちいずれか一項に記載の電気回路。
  11. 各機能について正確に1つのコンタクト面が設けられている請求項1から請求項10のうちいずれか一項に記載の電気回路。
  12. 前記コンタクト面のうち少なくとも1つは、ボンディングワイヤおよび/または少なくとも1つのボンディングワイヤを用いて前記電気回路を接触させるためのコンタクト面と接触する少なくとも1つのボンディング箇所を有し、前記ボンディング箇所および/または前記ボンディングワイヤは、対応する前記コンタクト面の前記ユニットセルとは反対側である上側に配設されていることが好ましい請求項1から請求項11のうちいずれか一項に記載の電気回路。
  13. ある機能のコンタクトポイントのうち少なくとも一部、好ましくは全てのコンタクトポイントに直接隣接させて、異なる機能のコンタクトポイントが少なくとも1つ配設されており、前記コンタクトポイントは、直接隣接するように配設されることが好ましく、絶縁体を介して隣接しているのが特に好ましい請求項1から請求項12のうちいずれか一項に記載の電気回路。
  14. 前記電気回路は、動作時において、同時に電流が流れるコンタクトは、一部の機能、好ましくは一の機能に対応するコンタクトのみであるように構成されている請求項13に記載の電気回路。
  15. 前記電気回路は、少なくとも2つのトランジスタを備える半Hブリッジであって、前記トランジスタのうち第1のトランジスタのソースコンタクトは、前記トランジスタのうち第2のトランジスタのドレインコンタクトと電気的に接触しており、直接電気的に接触しているのが好ましく、前記コンタクトポイントは、前記第1のトランジスタのドレイン、前記第2のトランジスタのソース、前記第1のトランジスタのゲート、前記第2のトランジスタのゲートとしての機能を持つ請求項13または請求項14に記載の電気回路。
  16. 隣接するように配設された前記コンタクトポイントは、前記第2のトランジスタのソースコンタクトおよび前記第1のトランジスタのドレインコンタクトである請求項13から請求項15のうちいずれか一項に記載の電気回路。
  17. 前記ユニットセルのうち少なくとも1つは、少なくとも1つの第III主族元素の少なくとも1つの窒化物を含む半導体を含み、GaN、AlN、InN、AlGaN、InGaN、AlInN、および/または、AlGaInNを含むことが好ましい請求項1から請求項16のうちいずれか一項に記載の電気回路。
  18. 請求項1から請求項17のうちいずれか一項に記載の電気回路を備える半導体素子。
  19. 一の平面で広がる基板上に形成される少なくとも2つのユニットセルを備える電気回路を製造する方法であって、前記ユニットセルはそれぞれ、異なる機能を持つコンタクトポイントを少なくとも2つ有しており、開口を有する第1の誘電層が、前記コンタクトポイントおよび/または前記基板の上に、前記開口を介して前記コンタクトポイントに対する接触が実現されるように設けられており、
    前記第1の誘電層上に、前記機能のうち少なくとも2つに対応して互いに電気的に分離された複数の領域を有する第1の導電層を少なくとも1つ形成して、前記第1の導電層を、前記複数の領域において、対応する機能の前記コンタクトポイントと接触させる方法。
  20. 少なくとも複数の領域において、前記第1の導電層上には、開口を有する第2の誘電層を形成して、前記第1の導電層の領域のうち前記第2の誘電層が被覆する領域に対する接触を、前記開口を介して実現し、
    前記第2の誘電層上に、少なくとも1つの領域を有する第2の導電層を形成して、前記第2の導電層を、前記開口のうち少なくとも一部を介して、前記第1の導電層の領域のうち対応する機能の領域と、各領域において、電気的に接触させる請求項19に記載の方法。
  21. 少なくとも複数の領域において、前記第2の導電層上に、開口を有する第3の誘電層を形成して、前記第2の導電層の領域のうち前記第3の誘電層が被覆している領域に対する接触を、前記開口を介して実現して、
    前記第3の誘電層上には、少なくとも1つのコンタクト面を形成して、前記コンタクト面を、前記開口のうち少なくとも一部を介して、前記第2の導電層の領域のうち前記コンタクト面に対応する機能を持つ領域と電気的に接触させる請求項19または請求項20に記載の方法。
  22. 前記第1の導電層、および/または、前記第2の導電層、および/または、前記第3の導電層、および/または、前記コンタクト面の少なくとも1つの領域に、ボンディング用コンタクトを配設する請求項19から請求項21のうちいずれか一項に記載の方法。
  23. 前記導電層は、金属層である請求項19から請求項22のうちいずれか一項に記載の方法。
  24. 前記誘電層のうち少なくとも1つ、および/または、前記導電層のうち少なくとも1つ、および/または、前記コンタクトポイントのうち少なくとも1つ、および/または、前記コンタクト面のうち少なくとも1つは、リソグラフィー法を用いて形成され、および/または、前記開口のうち少なくとも1つは、前記誘電層のうち少なくとも1つにエッチングされる請求項19から請求項23のうちいずれか一項に記載の方法。
  25. 請求項1から請求項18のうちいずれか一項に記載の電気回路が製造される請求項19から請求項24のうちいずれか一項に記載の方法。
JP2010512588A 2007-06-18 2008-06-16 垂直コンタクト部を備える電気回路 Pending JP2010530619A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102007028458 2007-06-18
PCT/EP2008/004838 WO2008155085A1 (de) 2007-06-18 2008-06-16 Elektrische schaltung mit vertikaler kontaktierung

Publications (2)

Publication Number Publication Date
JP2010530619A true JP2010530619A (ja) 2010-09-09
JP2010530619A5 JP2010530619A5 (ja) 2011-07-28

Family

ID=39705044

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010512589A Active JP5586025B2 (ja) 2007-06-18 2008-06-16 基板の平面を全面に渡って覆うバスを備えた半導体部品、その製造方法、及び半導体部品を備えた装置
JP2010512588A Pending JP2010530619A (ja) 2007-06-18 2008-06-16 垂直コンタクト部を備える電気回路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2010512589A Active JP5586025B2 (ja) 2007-06-18 2008-06-16 基板の平面を全面に渡って覆うバスを備えた半導体部品、その製造方法、及び半導体部品を備えた装置

Country Status (4)

Country Link
US (2) US20100182073A1 (ja)
EP (2) EP2165363B1 (ja)
JP (2) JP5586025B2 (ja)
WO (2) WO2008155085A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012033174A1 (ja) 2010-09-08 2012-03-15 大日本印刷株式会社 照明装置、投射装置および投写型映像表示装置
KR20130013189A (ko) 2011-07-27 2013-02-06 삼성전자주식회사 파워 반도체 소자
KR102008326B1 (ko) 2015-02-20 2019-08-07 비샤이 제너럴 세미컨덕터 엘엘씨 큰 본드 패드 및 감소된 접촉 저항을 갖는 질화갈륨계 쇼트키 다이오드

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139318A (ja) * 1994-11-11 1996-05-31 Fuji Electric Co Ltd 横型電界効果トランジスタ
JPH08255908A (ja) * 1994-11-02 1996-10-01 Texas Instr Inc <Ti> 厚い銅の相互接続を持つldmosダイオードを用いるesd保護構造
WO2005079293A2 (en) * 2004-02-12 2005-09-01 International Rectifier Corporation Integrated iii-nitride power devices
JP2006515956A (ja) * 2002-10-08 2006-06-08 グレイト・ウォール・セミコンダクター・コーポレイション パワーmosfet

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4058822A (en) * 1975-05-30 1977-11-15 Sharp Kabushiki Kaisha High voltage, low on-resistance diffusion-self-alignment metal oxide semiconductor device and manufacture thereof
US4290077A (en) * 1979-05-30 1981-09-15 Xerox Corporation High voltage MOSFET with inter-device isolation structure
JPS5934666A (ja) * 1982-08-20 1984-02-25 Matsushita Electronics Corp 半導体集積回路装置
US4977108A (en) * 1987-12-02 1990-12-11 Advanced Micro Devices, Inc. Method of making self-aligned, planarized contacts for semiconductor devices
US5283558A (en) * 1989-10-16 1994-02-01 Chan James K Low-cost devices for touch control
EP0466463A1 (en) * 1990-07-10 1992-01-15 Kawasaki Steel Corporation Basic cell and arrangement structure thereof
JP3074003B2 (ja) * 1990-08-21 2000-08-07 株式会社日立製作所 半導体集積回路装置
JPH065842A (ja) * 1992-06-16 1994-01-14 Fujitsu Ltd 半導体装置
JPH06209015A (ja) * 1992-10-26 1994-07-26 Kobe Steel Ltd ダイヤモンド接合型電界効果トランジスタ及びその製造方法
US6150722A (en) 1994-11-02 2000-11-21 Texas Instruments Incorporated Ldmos transistor with thick copper interconnect
JPH10125782A (ja) * 1996-10-15 1998-05-15 Sony Corp 半導体装置の製造方法
US6140687A (en) * 1996-11-28 2000-10-31 Matsushita Electric Industrial Co., Ltd. High frequency ring gate MOSFET
DE19705791C1 (de) * 1997-02-14 1998-04-02 Siemens Ag Leistungs-MOSFET
JP3377727B2 (ja) * 1997-08-20 2003-02-17 沖電気工業株式会社 半導体デバイスのコンタクト電極形成方法およびフォトトランジスタのコンタクト電極形成方法
DE19746620A1 (de) * 1997-10-22 1999-05-06 Siemens Ag Halbleiterdiode
EP0923126A1 (en) * 1997-12-05 1999-06-16 STMicroelectronics S.r.l. Integrated electronic device comprising a mechanical stress protection structure
US6265779B1 (en) * 1998-08-11 2001-07-24 International Business Machines Corporation Method and material for integration of fuorine-containing low-k dielectrics
US6078100A (en) * 1999-01-13 2000-06-20 Micron Technology, Inc. Utilization of die repattern layers for die internal connections
JP2000286254A (ja) * 1999-03-31 2000-10-13 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6617652B2 (en) * 2001-03-22 2003-09-09 Matsushita Electric Industrial Co., Ltd. High breakdown voltage semiconductor device
US6624484B2 (en) * 2001-07-31 2003-09-23 Nokia Corporation IGFET and tuning circuit
US7932603B2 (en) * 2001-12-13 2011-04-26 Megica Corporation Chip structure and process for forming the same
US6673698B1 (en) * 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
JP4175877B2 (ja) * 2002-11-29 2008-11-05 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US7067865B2 (en) * 2003-06-06 2006-06-27 Macronix International Co., Ltd. High density chalcogenide memory cells
JP4155888B2 (ja) * 2003-07-09 2008-09-24 シャープ株式会社 環状型ゲート電極を備えたトランジスタ
JP2005109145A (ja) * 2003-09-30 2005-04-21 Toshiba Corp 半導体装置
US7183653B2 (en) * 2003-12-17 2007-02-27 Intel Corporation Via including multiple electrical paths
KR101146449B1 (ko) * 2003-12-29 2012-05-18 엘지디스플레이 주식회사 횡전계 방식의 액정표시장치 및 그 제조방법
JP4002918B2 (ja) * 2004-09-02 2007-11-07 株式会社東芝 窒化物含有半導体装置
JP5116251B2 (ja) * 2005-05-20 2013-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7582556B2 (en) * 2005-06-24 2009-09-01 Megica Corporation Circuitry component and method for forming the same
US7947978B2 (en) * 2005-12-05 2011-05-24 Megica Corporation Semiconductor chip with bond area
JP2007180143A (ja) * 2005-12-27 2007-07-12 Toshiba Corp 窒化物半導体素子
US7821097B2 (en) * 2006-06-05 2010-10-26 International Business Machines Corporation Lateral passive device having dual annular electrodes
US7453151B2 (en) * 2006-07-27 2008-11-18 International Business Machines Corporation Methods for lateral current carrying capability improvement in semiconductor devices
US7662722B2 (en) * 2007-01-24 2010-02-16 International Business Machines Corporation Air gap under on-chip passive device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08255908A (ja) * 1994-11-02 1996-10-01 Texas Instr Inc <Ti> 厚い銅の相互接続を持つldmosダイオードを用いるesd保護構造
JPH08139318A (ja) * 1994-11-11 1996-05-31 Fuji Electric Co Ltd 横型電界効果トランジスタ
JP2006515956A (ja) * 2002-10-08 2006-06-08 グレイト・ウォール・セミコンダクター・コーポレイション パワーmosfet
WO2005079293A2 (en) * 2004-02-12 2005-09-01 International Rectifier Corporation Integrated iii-nitride power devices

Also Published As

Publication number Publication date
WO2008155085A1 (de) 2008-12-24
EP2165363A1 (de) 2010-03-24
JP5586025B2 (ja) 2014-09-10
WO2008155085A8 (de) 2009-07-30
EP2165363B1 (de) 2020-07-29
US20100230727A1 (en) 2010-09-16
US8748944B2 (en) 2014-06-10
EP2162912B1 (de) 2019-12-04
WO2008155086A1 (de) 2008-12-24
JP2010530620A (ja) 2010-09-09
US20100182073A1 (en) 2010-07-22
EP2162912A1 (de) 2010-03-17

Similar Documents

Publication Publication Date Title
JP5584090B2 (ja) Dc−dcコンバータ
US10720373B2 (en) Semiconductor power device with corresponding package and related manufacturing process
US7772669B2 (en) Semiconductor device having an improved structure for high withstand voltage
US8963175B2 (en) Light emitting device and method of manufacturing the same
JP2018078169A (ja) 電子部品
US20220115342A1 (en) Electronic component and semiconductor device
US8916962B2 (en) III-nitride transistor with source-connected heat spreading plate
US11133399B2 (en) Semiconductor device
CN107799503A (zh) 具有mim电容器的半导体器件
JP2002141463A (ja) 半導体モジュール
JP7464763B2 (ja) 窒化物半導体装置
US9035320B2 (en) Semiconductor device
US9324819B1 (en) Semiconductor device
US8193612B2 (en) Complimentary nitride transistors vertical and common drain
JP2010530619A (ja) 垂直コンタクト部を備える電気回路
CN104282652A (zh) 具有源极向下和感测配置的半导体裸片和封装体
US9735292B2 (en) High-voltage gallium nitride schottky diode
CN111081675A (zh) 具有绝缘电容的集成电路装置及其制造方法
JP6690509B2 (ja) 半導体装置
KR20130077477A (ko) 파워 반도체 소자 및 그 제조 방법
US8901671B2 (en) Scalable construction for lateral semiconductor components having high current-carrying capacity
KR20150044326A (ko) 쇼트키 배리어 다이오드가 일체화된 고전자 이동도 트랜지스터를 구비하는 반도체 소자 및 그 제조 방법
JP2010530619A5 (ja)
CN100394613C (zh) 半导体装置
US20230238333A1 (en) Chip-substrate composite semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110609

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130514

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130814

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130821

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140422