JPS5934666A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS5934666A JPS5934666A JP14495782A JP14495782A JPS5934666A JP S5934666 A JPS5934666 A JP S5934666A JP 14495782 A JP14495782 A JP 14495782A JP 14495782 A JP14495782 A JP 14495782A JP S5934666 A JPS5934666 A JP S5934666A
- Authority
- JP
- Japan
- Prior art keywords
- mesfet
- electrode
- electrodes
- integrated circuit
- semi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 230000005669 field effect Effects 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明は、半絶縁性基板上に半導体活性領域が島状に
形成され、この活性領域の上に形成された金属・半導体
ショットキー接合をゲートとする複数個の電界効果トラ
ンジスタ（以下ＭＥＳＦＥＴとよぶ）に、蒸着金属によ
る配線を施して形成する半導体集積回路装置に関し、特
に絶縁性の不完全な基板を用いても、ゲート電極を活性
領域内にのみ作製することにより、隣接したＭＥＳＦＥ
Ｔの相互干渉を防止できる半導体集積回路装置に関する
。
形成され、この活性領域の上に形成された金属・半導体
ショットキー接合をゲートとする複数個の電界効果トラ
ンジスタ（以下ＭＥＳＦＥＴとよぶ）に、蒸着金属によ
る配線を施して形成する半導体集積回路装置に関し、特
に絶縁性の不完全な基板を用いても、ゲート電極を活性
領域内にのみ作製することにより、隣接したＭＥＳＦＥ
Ｔの相互干渉を防止できる半導体集積回路装置に関する
。
従来例の構成とその問題点
まず、この種の従来技術について述べると、第１図は２
個のＭＥＳＦＥＴ よりなる集積回路を示す。
個のＭＥＳＦＥＴ よりなる集積回路を示す。
同図を参照して説明すると、半導体活性領域１１゜１２
を半絶縁性基板１３上に島状に分離して作製する。次に
オーミック電極１４．１６を活性領域１１内に形成し、
それぞれＭＥＳＦＥＴのドレイン電極、ソース電極とす
る。同様にオーミック電極１６．１７を活性領域１２の
上に形成し、それぞれＭＥＳＦＥＴのドレイン電極、ソ
ース電極とする。
を半絶縁性基板１３上に島状に分離して作製する。次に
オーミック電極１４．１６を活性領域１１内に形成し、
それぞれＭＥＳＦＥＴのドレイン電極、ソース電極とす
る。同様にオーミック電極１６．１７を活性領域１２の
上に形成し、それぞれＭＥＳＦＥＴのドレイン電極、ソ
ース電極とする。
またショットキー電極１８．１９をＭＥＳＦＥＴのゲー
ト電極とする。これらオーミック電極１４゜１５．１６
，１７とショットキー電極１８．１９を形成した後、基
板全面に絶縁膜を形成し、この絶縁膜に配線接続用窓１
１０，１１１．１１２゜１１３．１１４，１１５を形成
する。さらに蒸着金属による配線１１６，１１７，１１
８，１１９゜１２０を形成し、集積回路装置を製作する
。
ト電極とする。これらオーミック電極１４゜１５．１６
，１７とショットキー電極１８．１９を形成した後、基
板全面に絶縁膜を形成し、この絶縁膜に配線接続用窓１
１０，１１１．１１２゜１１３．１１４，１１５を形成
する。さらに蒸着金属による配線１１６，１１７，１１
８，１１９゜１２０を形成し、集積回路装置を製作する
。
ところで、この半導体集積回路装置では、ショットキー
電極１８．１９はそれぞれ活性領域１１゜１２上に作ら
れるが、これらのショットキー電極１８．１９の一部は
半絶縁性基板１３の」二にも形成される。このため、半
絶縁性基板１３の電気絶縁性が悪く漏洩抵抗がある場合
、漏洩抵抗にＪ：９２個のショットキー電極１８．１９
が電気的に結合してし甘う。この結果、分離されるはず
の２個のＭＥＳＦＥＴがゲート電極どうし結合し、集積
回路としての正常動作が大きくそこなわれる。
電極１８．１９はそれぞれ活性領域１１゜１２上に作ら
れるが、これらのショットキー電極１８．１９の一部は
半絶縁性基板１３の」二にも形成される。このため、半
絶縁性基板１３の電気絶縁性が悪く漏洩抵抗がある場合
、漏洩抵抗にＪ：９２個のショットキー電極１８．１９
が電気的に結合してし甘う。この結果、分離されるはず
の２個のＭＥＳＦＥＴがゲート電極どうし結合し、集積
回路としての正常動作が大きくそこなわれる。
第２図は第１図の集積回路において半絶縁性基板１３の
漏洩抵抗２１を考慮した時の等価回路である。端子２２
．２３はＭＥＳＦＥＴ ２４のそれぞれドレイン端子、
ゲート端子であり、端子２６゜２６はＭＥＳＦＥＴ ２
７のそれぞれドレイン端子。
漏洩抵抗２１を考慮した時の等価回路である。端子２２
．２３はＭＥＳＦＥＴ ２４のそれぞれドレイン端子、
ゲート端子であり、端子２６゜２６はＭＥＳＦＥＴ ２
７のそれぞれドレイン端子。
ゲート端子である。また端子２８はＭＥＳＦＥＴ２４゜
２７の共通ソース端子である。
２７の共通ソース端子である。
通常ＭＥＳＦＥＴのゲート入力抵抗は１０１０〜１０１
４Ωにもおよぶ高い値をとるため、半絶縁性基板の絶縁
性が悪いと、その漏洩抵抗が２個のゲートどうしの電気
的結合に大きな影響を、ｔ′ｊえる。例えば、ＭＥＳＦ
ＥＴ ２４のゲート端子２３に与えた電圧により、他
のＭＥＳＦＥＴ ２７のドレイン電流を遮断すること
も可能となるおそれがある。このよつなＭＥＳＦＥＴ
素子の分離の不完全さは、デジタルＩＣでは出力信号に
おけるクロック信号の漏れを、リニア変調器ＩＣでは出
力信号におけるキャリア信号の漏れをひき起こす。
４Ωにもおよぶ高い値をとるため、半絶縁性基板の絶縁
性が悪いと、その漏洩抵抗が２個のゲートどうしの電気
的結合に大きな影響を、ｔ′ｊえる。例えば、ＭＥＳＦ
ＥＴ ２４のゲート端子２３に与えた電圧により、他
のＭＥＳＦＥＴ ２７のドレイン電流を遮断すること
も可能となるおそれがある。このよつなＭＥＳＦＥＴ
素子の分離の不完全さは、デジタルＩＣでは出力信号に
おけるクロック信号の漏れを、リニア変調器ＩＣでは出
力信号におけるキャリア信号の漏れをひき起こす。
発明の目的
そこで、本発明は、上述した欠点に鑑みなされたもので
、その目的とするところは、絶縁性の不完全な基板を用
いても、隣接したＭＥＳＦＥＴ の動作が互いに干渉す
ることのない半導体集積回路装置を提供することである
○ 発明の構成 すなわち、本発明の半導体集積回路装置は、半絶縁性基
板上に島状に形成された半導体活性領域の上に、内から
順次オーミック電極、ショットキー電極、オーミック電
極がそれぞれ内側の電極を取り囲んで形成されたショッ
トキーゲート型電界効果トランジスタより構成したもの
である。
、その目的とするところは、絶縁性の不完全な基板を用
いても、隣接したＭＥＳＦＥＴ の動作が互いに干渉す
ることのない半導体集積回路装置を提供することである
○ 発明の構成 すなわち、本発明の半導体集積回路装置は、半絶縁性基
板上に島状に形成された半導体活性領域の上に、内から
順次オーミック電極、ショットキー電極、オーミック電
極がそれぞれ内側の電極を取り囲んで形成されたショッ
トキーゲート型電界効果トランジスタより構成したもの
である。
実施例の説明
以下図面を参照して本発明による半導体集積回路装置の
実施例について説明する。第３図は本発明の第１実施例
を示す集積回路装置である。半絶縁性基板３１上にＧａ
ＡＳからなる活性領域３２を島状に形成し、さらにオー
ミック電極３３および、これを取り囲むオーミック電極
３４を形成する。
実施例について説明する。第３図は本発明の第１実施例
を示す集積回路装置である。半絶縁性基板３１上にＧａ
ＡＳからなる活性領域３２を島状に形成し、さらにオー
ミック電極３３および、これを取り囲むオーミック電極
３４を形成する。
電極３３．３４はそれぞれＭＥＳＦＥＴのドレイン電極
、ソース電極として使用する。電極３３と３４の間に、
環状の７ヨソトキー電極３５を形成し、ＭＥＳＦＥＴの
ゲート電極とする。ＭＥＳＦＥＴの電極配線は絶縁膜に
形成された配線接続窓３６，３７゜３８を介してそれぞ
れ、配線３９，３１０，３１１に接続することにより行
なう。
、ソース電極として使用する。電極３３と３４の間に、
環状の７ヨソトキー電極３５を形成し、ＭＥＳＦＥＴの
ゲート電極とする。ＭＥＳＦＥＴの電極配線は絶縁膜に
形成された配線接続窓３６，３７゜３８を介してそれぞ
れ、配線３９，３１０，３１１に接続することにより行
なう。
第３図のこのＭＥＳＦＥＴ によれば、ＭＥＳＦＥＴの
ドレイン電極３３．ソース電極３４．ゲート電極３５は
全て活性領域３２内に存在し、従来のようにゲート電極
の一部が半絶縁性基板３１上に存在するということはな
い。このため絶縁性の不十分な半絶縁性基板３１を用い
ても、隣接するＭＥＳＦＥＴ のゲート電極どうしが、
半絶縁性基板３１の漏洩抵抗によって電気的に結合する
ことがない。この結果、半絶縁性基板３１」−の隣接し
／こＭＥＳＦＥＴは電気的に分離された素子として働く
ため、集積回路を構成した場合、りＯ−）り信号やキャ
リア信号の洩れが起こらず、正確な動作を実現させるこ
とが出来る。
ドレイン電極３３．ソース電極３４．ゲート電極３５は
全て活性領域３２内に存在し、従来のようにゲート電極
の一部が半絶縁性基板３１上に存在するということはな
い。このため絶縁性の不十分な半絶縁性基板３１を用い
ても、隣接するＭＥＳＦＥＴ のゲート電極どうしが、
半絶縁性基板３１の漏洩抵抗によって電気的に結合する
ことがない。この結果、半絶縁性基板３１」−の隣接し
／こＭＥＳＦＥＴは電気的に分離された素子として働く
ため、集積回路を構成した場合、りＯ−）り信号やキャ
リア信号の洩れが起こらず、正確な動作を実現させるこ
とが出来る。
なお、上記実施例では、活性領域を島状に半絶縁性基板
上に形成すると述べたが、この活性領域は、選択的な化
学腐蝕もしくは選択的なイオン注入法等で形成されても
よい。
上に形成すると述べたが、この活性領域は、選択的な化
学腐蝕もしくは選択的なイオン注入法等で形成されても
よい。
発明の効果
このようにして、本発明に係る半導体集積回路装置によ
れば、半絶縁性基板の絶縁性が不十分な場合でも、隣接
したＭＥＳＦＥＴ どうしの電気的結合を抑止し、正
確な動作機能を持つ半導体集積回路を実現することが出
来る。
れば、半絶縁性基板の絶縁性が不十分な場合でも、隣接
したＭＥＳＦＥＴ どうしの電気的結合を抑止し、正
確な動作機能を持つ半導体集積回路を実現することが出
来る。
第１図は従来のＭＥＳＦＥＴ を用いた半導体装置回路
を示す図、第２図は第１図の集積回路の等価回路を示す
回路図、第３図は本発明の実施例を示す図である。 １１．１２．３１・・・・・・島状活性領域、１３．３
２・・・・・・半絶縁性基板、１４，１５，１６，１７
，３３．３４・・・・・・オーミック電極、１８，１９
．３６・・・・・・ショットキー電極、１１０，１１１
．１１２゜１１３．１１５，３６，３７．３８・・・・
・・配線接続用窓、１１６，１１７，１１８，１１９，
１２０゜３９．３１０，３１１・・・・・・配線、２１
・・・・・・漏洩抵抗、２２．２６・・・・・・ドレイ
ン端子、２３．２６・・・・・・ゲート端子、２４．２
７・・・・・・ＭＥＳＦＥＳ 、２８・・・・・・ソー
ス端子。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
を示す図、第２図は第１図の集積回路の等価回路を示す
回路図、第３図は本発明の実施例を示す図である。 １１．１２．３１・・・・・・島状活性領域、１３．３
２・・・・・・半絶縁性基板、１４，１５，１６，１７
，３３．３４・・・・・・オーミック電極、１８，１９
．３６・・・・・・ショットキー電極、１１０，１１１
．１１２゜１１３．１１５，３６，３７．３８・・・・
・・配線接続用窓、１１６，１１７，１１８，１１９，
１２０゜３９．３１０，３１１・・・・・・配線、２１
・・・・・・漏洩抵抗、２２．２６・・・・・・ドレイ
ン端子、２３．２６・・・・・・ゲート端子、２４．２
７・・・・・・ＭＥＳＦＥＳ 、２８・・・・・・ソー
ス端子。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
Claims (1)
- 半絶縁性基板上に島状に形成された半導体活性領域の」
二に、内から順次オーミック電極、ショットキー電極、
オーミック電極がそれぞれ内側の電極を敗り囲んで形成
されたショットキーゲート型電界効果トランジスタより
構成した半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14495782A JPS5934666A (ja) | 1982-08-20 | 1982-08-20 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14495782A JPS5934666A (ja) | 1982-08-20 | 1982-08-20 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5934666A true JPS5934666A (ja) | 1984-02-25 |
Family
ID=15374122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14495782A Pending JPS5934666A (ja) | 1982-08-20 | 1982-08-20 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5934666A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02130934A (ja) * | 1988-11-11 | 1990-05-18 | Nec Corp | ショットキー接合電界効果トランジスタ |
| US5040035A (en) * | 1989-12-22 | 1991-08-13 | At&T Bell Laboratories | MOS devices having improved threshold match |
| JPH05235044A (ja) * | 1992-02-20 | 1993-09-10 | Mitsubishi Electric Corp | 電界効果トランジスタ |
| JP2006269939A (ja) * | 2005-03-25 | 2006-10-05 | Nichia Chem Ind Ltd | 電界効果トランジスタ及びその製造方法 |
| JP2010530620A (ja) * | 2007-06-18 | 2010-09-09 | ミクロガン ゲーエムベーハー | 環状に閉じたコンタクトを備える半導体部品 |
-
1982
- 1982-08-20 JP JP14495782A patent/JPS5934666A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02130934A (ja) * | 1988-11-11 | 1990-05-18 | Nec Corp | ショットキー接合電界効果トランジスタ |
| US5040035A (en) * | 1989-12-22 | 1991-08-13 | At&T Bell Laboratories | MOS devices having improved threshold match |
| JPH05235044A (ja) * | 1992-02-20 | 1993-09-10 | Mitsubishi Electric Corp | 電界効果トランジスタ |
| JP2006269939A (ja) * | 2005-03-25 | 2006-10-05 | Nichia Chem Ind Ltd | 電界効果トランジスタ及びその製造方法 |
| JP2010530620A (ja) * | 2007-06-18 | 2010-09-09 | ミクロガン ゲーエムベーハー | 環状に閉じたコンタクトを備える半導体部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4033797A (en) | Method of manufacturing a complementary metal-insulation-semiconductor circuit | |
| JP3188346B2 (ja) | 電界効果トランジスタ | |
| EP0078679A2 (en) | An electrode connection structure in a semiconductor device | |
| JPS61292965A (ja) | 半導体集積回路装置 | |
| JPS63102264A (ja) | 薄膜半導体装置 | |
| JPS5934666A (ja) | 半導体集積回路装置 | |
| JPS6119164A (ja) | 相補型集積回路とその製造方法 | |
| JP2004134589A (ja) | 半導体装置 | |
| US4060827A (en) | Semiconductor device and a method of making the same | |
| JP3038722B2 (ja) | 接合型電界効果トランジスタ | |
| JPH07142731A (ja) | パワーデバイスおよびそれを形成するための方法 | |
| EP0818819A1 (en) | Improvements in or relating to semiconductor devices | |
| JPS5932175A (ja) | 半導体集積回路装置 | |
| JP2999567B2 (ja) | 半導体素子の製造方法及びその実施に使用する物 | |
| JPS5935478A (ja) | 電界効果トランジスタ | |
| JP3130645B2 (ja) | 高耐圧ｍｏｓトランジスタ | |
| JP2569626B2 (ja) | 半導体集積回路装置 | |
| JPS592363A (ja) | 相補型絶縁ゲート電界効果型装置 | |
| JPS61100975A (ja) | 接合形電界効果トランジスタ | |
| KR940009351B1 (ko) | 반도체 칩의 에지 시일 및 그 제조방법 | |
| JPS62104068A (ja) | 半導体集積回路装置 | |
| JPS6346993B2 (ja) | ||
| JP2867420B2 (ja) | 化合物半導体装置 | |
| JP3061076B2 (ja) | 半導体装置 | |
| JPS634611A (ja) | 半導体装置及びその製造方法 |