JPH02130934A - ショットキー接合電界効果トランジスタ - Google Patents
ショットキー接合電界効果トランジスタInfo
- Publication number
- JPH02130934A JPH02130934A JP28541688A JP28541688A JPH02130934A JP H02130934 A JPH02130934 A JP H02130934A JP 28541688 A JP28541688 A JP 28541688A JP 28541688 A JP28541688 A JP 28541688A JP H02130934 A JPH02130934 A JP H02130934A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- drain
- schottky junction
- source
- semi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 229910052751 metal Inorganic materials 0.000 claims abstract description 19
- 239000002184 metal Substances 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 230000000694 effects Effects 0.000 abstract description 17
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 108091006146 Channels Proteins 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005381 potential energy Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半絶縁性半導体基板を用いて作成されるショ
ットキー接合電界効果トランジスタ（ＭＥＳＦＥＴ）に
おいて、ＦＥＴ間の干渉効果を抑制し得るＦＥＴ形状に
関するものである。
ットキー接合電界効果トランジスタ（ＭＥＳＦＥＴ）に
おいて、ＦＥＴ間の干渉効果を抑制し得るＦＥＴ形状に
関するものである。
砒化ガリウム（ＧａＡｓ）をはじめとする、■−Ｖ族化
合物半導体を用いた高速集積回路においては、半絶縁形
の基板上にトランジスタを直接作製している。
合物半導体を用いた高速集積回路においては、半絶縁形
の基板上にトランジスタを直接作製している。
しかし、これら化合物半絶縁基板の絶縁性は、禁制帯の
中央付近の深い準位にフェルミレベルを固定することに
依存しており、その意味で完全な絶縁体とは区別されて
、半絶縁基板と呼ばれている。これら半絶縁基板では、
外部電界が印加された場合等に、半絶縁基板中の深い準
位に電荷が出入りして空間電荷が発生する。この空間電
荷はその基板上に作製された、素子の特性に大きな影響
を及ぼす。
中央付近の深い準位にフェルミレベルを固定することに
依存しており、その意味で完全な絶縁体とは区別されて
、半絶縁基板と呼ばれている。これら半絶縁基板では、
外部電界が印加された場合等に、半絶縁基板中の深い準
位に電荷が出入りして空間電荷が発生する。この空間電
荷はその基板上に作製された、素子の特性に大きな影響
を及ぼす。
さて、ＧａＡｓ−ＭＥＳＦＥＴをはじめとする、ＦＥＴ
系デバイスを用いた集積回路においては、サイドゲート
効果とよばれる、素子間の特性干渉効果があることが以
前から知られている。第５図のような半絶縁基板１１上
のあるｎチャネルＦＥＴ１２（ゲート１３．ソース１４
． ドレイン１５）に注目した場合、その隣接の素子
１６（サイドゲート）に負の電位を印加していくと、Ｆ
ＥＴ１２のドレイン電流が減少していくという現象がそ
の典型的なものである。このサイドゲート効果の起源は
基板１１との界面の空間電荷によるものである。
系デバイスを用いた集積回路においては、サイドゲート
効果とよばれる、素子間の特性干渉効果があることが以
前から知られている。第５図のような半絶縁基板１１上
のあるｎチャネルＦＥＴ１２（ゲート１３．ソース１４
． ドレイン１５）に注目した場合、その隣接の素子
１６（サイドゲート）に負の電位を印加していくと、Ｆ
ＥＴ１２のドレイン電流が減少していくという現象がそ
の典型的なものである。このサイドゲート効果の起源は
基板１１との界面の空間電荷によるものである。
ここで少し具体的に、ｎチャネルのＦＥＴが半絶縁基板
の上に直接作製されたときの、状況を考えてみる。通常
ｎタイプのチャネルと半絶縁基板とが接合すれば（ｎ−
ｉ接合）、ｎｐ接合と類似して第６図のようなバンド図
になる。ｎチャネルのフェルミレベルは、伝導帯の底の
すぐ下にあり、半絶縁基板のフェルミレベルは禁制帯の
中央付近にある。半絶縁基板側は負の空間電荷がＷの幅
で蓄積され、ｎチャネル側はそれを打ち消すべく電子が
ｄの幅で空乏化して正の空間電荷が蓄積される。
の上に直接作製されたときの、状況を考えてみる。通常
ｎタイプのチャネルと半絶縁基板とが接合すれば（ｎ−
ｉ接合）、ｎｐ接合と類似して第６図のようなバンド図
になる。ｎチャネルのフェルミレベルは、伝導帯の底の
すぐ下にあり、半絶縁基板のフェルミレベルは禁制帯の
中央付近にある。半絶縁基板側は負の空間電荷がＷの幅
で蓄積され、ｎチャネル側はそれを打ち消すべく電子が
ｄの幅で空乏化して正の空間電荷が蓄積される。
もし、ここで半絶縁基板側に負の電位を印加すると、こ
のｎ−ｉ接合部はちょうどｐｎ接合の逆バイアスのよう
に、空間電荷を持った部分が接合の両側でさらに広がる
こととなる。ｎチャネル側からみれば、チャネルはｎ−
ｉ界面により０層が余計に空乏化されて、狭まったこと
となる。このｎチャネルをＦＥＴの動作チャネルとすれ
ば、チャネルの挟まりは、そのＦＥＴのドレイン電流の
減少を意味し、これでサイドゲート効果が起きている状
況が説明される。
のｎ−ｉ接合部はちょうどｐｎ接合の逆バイアスのよう
に、空間電荷を持った部分が接合の両側でさらに広がる
こととなる。ｎチャネル側からみれば、チャネルはｎ−
ｉ界面により０層が余計に空乏化されて、狭まったこと
となる。このｎチャネルをＦＥＴの動作チャネルとすれ
ば、チャネルの挟まりは、そのＦＥＴのドレイン電流の
減少を意味し、これでサイドゲート効果が起きている状
況が説明される。
以上のように、ｎ−３接合に直接電圧が印加されれば、
ｎチャネルＦＥＴのドレイン電流が影響を受けることが
わかる。
ｎチャネルＦＥＴのドレイン電流が影響を受けることが
わかる。
しかし、ＭＥ Ｓ Ｆ ＥＴ集積回路においては、実際
は隣接の素子（サイドゲート）は数μｍ以上も離れて存
在している。従って、このサイドゲートに印加された電
圧が、注目しているＦＥＴのｎ−直接合に到達して、素
子間干渉であるサイドゲート効果が起こるのには、特別
な機構が必要である。
は隣接の素子（サイドゲート）は数μｍ以上も離れて存
在している。従って、このサイドゲートに印加された電
圧が、注目しているＦＥＴのｎ−直接合に到達して、素
子間干渉であるサイドゲート効果が起こるのには、特別
な機構が必要である。
ｎチャネルＦＥＴの場合、この機構の一つとして、ショ
ットキー接合性金属からの正孔の注入がある。
ットキー接合性金属からの正孔の注入がある。
正孔の注入はサイドゲートからの電子注入とともに、半
絶縁基板中へのキャリアの二重注入状態を起こし、その
結果ｎ−ｉ界面近傍での負電荷の蓄積が起こって、ｎ−
ｉ接合に直接サイドゲート電圧が到達するようになる。
絶縁基板中へのキャリアの二重注入状態を起こし、その
結果ｎ−ｉ界面近傍での負電荷の蓄積が起こって、ｎ−
ｉ接合に直接サイドゲート電圧が到達するようになる。
従来、半絶縁基板上に作られてきたＦＥＴでは、この正
孔注入によりサイドゲート効果が引き起こされてきた。
孔注入によりサイドゲート効果が引き起こされてきた。
以上で述べたことは、電子と正孔の役割を入れ換えれば
、ｐチャネルのＭＥＳＦＥＴの場合も同様である。
、ｐチャネルのＭＥＳＦＥＴの場合も同様である。
本発明の目的は、半絶縁基板上に作製した場合のサイド
ゲート効果を、抑制し得る形状のショットキー接合電界
効果トランジスタを提供することにある。
ゲート効果を、抑制し得る形状のショットキー接合電界
効果トランジスタを提供することにある。
本発明のショットキー接合電界効果トランジスタは、
半絶縁基板表面に、ショットキー接合性金属を閉じた曲
線状に形成してゲートとし、ゲートに接する直下のすべ
ての基板表面を第一の導電形半導体とし、さらにゲート
の内側及び外側の基板表面を第一の導電形半導体とし、
ゲートの内側及び外側の前記導電形半導体をそれぞれ、
ソースとドレイン、あるいはドレインとソースきするこ
とを特徴とする。
線状に形成してゲートとし、ゲートに接する直下のすべ
ての基板表面を第一の導電形半導体とし、さらにゲート
の内側及び外側の基板表面を第一の導電形半導体とし、
ゲートの内側及び外側の前記導電形半導体をそれぞれ、
ソースとドレイン、あるいはドレインとソースきするこ
とを特徴とする。
ｎチャネルＦＥＴの場合、先に述べたようなサイドゲー
トの電圧を注目しているＦＥＴのｎ−ｉ接合に到達させ
るための機構として、ショットキー接合性金属からの正
孔の注入がある。
トの電圧を注目しているＦＥＴのｎ−ｉ接合に到達させ
るための機構として、ショットキー接合性金属からの正
孔の注入がある。
第３図の（ａ）と（ｂ）はＧａＡｓの場合に、ショット
キー接合性金属と半絶縁基板またはｎ形基板が接したと
きの、エネルギー帯を示したものである。ＧａＡｓの場
合、シッットキー接合のエネルギー位置は、はとんどＧ
ａＡｓの表面準位密度で決り、それは、伝導帯から０．
９ｅＶ程度と、やや価電子帯寄りである。そのため、深
い準位が禁制帯の中央付近にある半絶縁基板に接する場
合は第３図の（ａ）のように、ポテンシャルエネルギー
は、ショットキー接合性金属近傍で少し上にそる形状と
なる。
キー接合性金属と半絶縁基板またはｎ形基板が接したと
きの、エネルギー帯を示したものである。ＧａＡｓの場
合、シッットキー接合のエネルギー位置は、はとんどＧ
ａＡｓの表面準位密度で決り、それは、伝導帯から０．
９ｅＶ程度と、やや価電子帯寄りである。そのため、深
い準位が禁制帯の中央付近にある半絶縁基板に接する場
合は第３図の（ａ）のように、ポテンシャルエネルギー
は、ショットキー接合性金属近傍で少し上にそる形状と
なる。
一方、ｎ形基板に接した場合には第３図の（ｂ）のよう
に、ショットキー接合性金属近傍で大きく上にそる形状
となる。従って、ショットキー接合性金属側からＧａＡ
ｓへの正孔の注入という観点からみれば、半絶縁基板に
接した場合は、ｎ形基板に接した場合よりも、正孔に対
する障壁が低く、正孔が注入されやすいこととなる。
に、ショットキー接合性金属近傍で大きく上にそる形状
となる。従って、ショットキー接合性金属側からＧａＡ
ｓへの正孔の注入という観点からみれば、半絶縁基板に
接した場合は、ｎ形基板に接した場合よりも、正孔に対
する障壁が低く、正孔が注入されやすいこととなる。
従来のｎチャネルＭＥＳＦＥＴは第４図のような直線的
なゲート形状を持っている。第４図（ａ）は上面図、第
４図（ｂ）は第４図（ａ）のＡ−Ａ線断面図であり、図
中２１は半絶縁基板、２２はｎ形層、２３はショットキ
ー接合性金属よりなるゲート、２４はソース、２５はド
レインを示している。このゲート形状では、ゲート電圧
でＦＥＴをカントオフさせるために、第４図（ａ）中に
斜線でハツチしたところのように、半纏縁形領域上にま
でショットキー接合性金属をはみ出させる必要がある。
なゲート形状を持っている。第４図（ａ）は上面図、第
４図（ｂ）は第４図（ａ）のＡ−Ａ線断面図であり、図
中２１は半絶縁基板、２２はｎ形層、２３はショットキ
ー接合性金属よりなるゲート、２４はソース、２５はド
レインを示している。このゲート形状では、ゲート電圧
でＦＥＴをカントオフさせるために、第４図（ａ）中に
斜線でハツチしたところのように、半纏縁形領域上にま
でショットキー接合性金属をはみ出させる必要がある。
このはみ出した領域からの正孔注入が、サイドゲート効
果の発生に直接寄与していた。
果の発生に直接寄与していた。
そこで本発明のショットキー接合電界効果トランジスタ
では、半絶縁基板表面に、ショットキー接合性金属を閉
じた曲線状に形成してゲートとし、それに接する直下の
すべての表面を第一の導電形半導体とし、さらに基板表
面上で、その内側及び外側を第一の導電型半導体とし、
内側及び外側の導電形半導体をそれぞれ、ソースとドレ
イン、あるいはドレインとソースとする。このように、
ゲート金属の形状を閉じた曲線状とし、その内側及び外
側をソースやドレインとした場合、ゲート金属を半絶縁
基板に接触させなくても、ゲート電圧でＦＥＴをカント
オフさせることができる。従って、サイドゲート効果が
大幅に抑制されることになる。
では、半絶縁基板表面に、ショットキー接合性金属を閉
じた曲線状に形成してゲートとし、それに接する直下の
すべての表面を第一の導電形半導体とし、さらに基板表
面上で、その内側及び外側を第一の導電型半導体とし、
内側及び外側の導電形半導体をそれぞれ、ソースとドレ
イン、あるいはドレインとソースとする。このように、
ゲート金属の形状を閉じた曲線状とし、その内側及び外
側をソースやドレインとした場合、ゲート金属を半絶縁
基板に接触させなくても、ゲート電圧でＦＥＴをカント
オフさせることができる。従って、サイドゲート効果が
大幅に抑制されることになる。
ｐチャネルＦＥＴの場合も、正孔と電子の役割を入れ換
えた以上の議論で、同様の作用によりサイドゲート効果
が抑制をはかることができる。
えた以上の議論で、同様の作用によりサイドゲート効果
が抑制をはかることができる。
第１図は本発明の一実施例であるＧａＡｓ−ＭＥＳＦＥ
Ｔの形状を示す図であり、第１図（ａ）は上面図、第１
図（ｂ）は第１図（ａ）のＢ−Ｂ線断面図である。
Ｔの形状を示す図であり、第１図（ａ）は上面図、第１
図（ｂ）は第１図（ａ）のＢ−Ｂ線断面図である。
第１図のように、半絶縁基板４にｎ形厚電層５を珪素の
イオン注入で形成し、このｎ形厚電層５上に、タングス
テンよりなる円形環状のゲート２を形成し、このゲート
２の内側にドレイン３を、外側にソースｌを形成する。
イオン注入で形成し、このｎ形厚電層５上に、タングス
テンよりなる円形環状のゲート２を形成し、このゲート
２の内側にドレイン３を、外側にソースｌを形成する。
本実施例の形状を持つＱａＡｓのｎチャネル電界効果ト
ランジスタのドレイン電流のサイドゲート電圧による変
化を第２図（ａ）に示す、比較のため、第２図の（ｂ）
には、第４図に示される従来型のＦＥＴのドレイン電流
の変化を示す、第２図（ｂ）に示すように従来型のＦＥ
Ｔの場合には、サイドゲート電圧がある電圧（この場合
は一３Ｖ）以下になると、ドレイン電流の減少が始まる
が、本実施例の形状を用いた第２図（ａ）の場合には、
サイドゲート電圧を一３ｖ以下に下げても、ドレイン電
流の減少は見られない。
ランジスタのドレイン電流のサイドゲート電圧による変
化を第２図（ａ）に示す、比較のため、第２図の（ｂ）
には、第４図に示される従来型のＦＥＴのドレイン電流
の変化を示す、第２図（ｂ）に示すように従来型のＦＥ
Ｔの場合には、サイドゲート電圧がある電圧（この場合
は一３Ｖ）以下になると、ドレイン電流の減少が始まる
が、本実施例の形状を用いた第２図（ａ）の場合には、
サイドゲート電圧を一３ｖ以下に下げても、ドレイン電
流の減少は見られない。
以上の実施例では、ゲート２の内側にドレイン３を、外
側にソース１を形成しているが、ゲート２の内側にソー
スを、外側にドレインを形成してもよい。
側にソース１を形成しているが、ゲート２の内側にソー
スを、外側にドレインを形成してもよい。
以上説明したように、本発明のＦＥＴ形状は、サイドゲ
ート効果抑制に非常に有効である。
ート効果抑制に非常に有効である。
第１図（ａ）、（ｂ）は本発明のＭＥＳＦＥＴの形状を
示す上面図と断面図、 第２図はサイドゲート電圧によるＦＥＴ特性の変動を表
す図で、（ａ）は本発明の形状の場合、（ｂ）は従来の
形状の場合を示し、 第３図（ａ）はショットキー接合性金属と半絶縁基板と
の接合を説明するバンド図、第３図（ｈ）はショットキ
ー接合性金属とｎ形基板との接合を説明するバンド図、 第４図（ａ）、（ｂ）は従来型のＭＥＳＦＥＴの形状を
表す上面図と断面図、 第５図はＦＥＴとサイドゲートとの位置関係を表す断面
図、 第６図はｎ−ｉ接合を説明するバンド図である。 ｌ・・・・・ソース ２・・・・・ゲート ３・・・・・ドレイン ・半絶縁基板 ｎ形翼電層
示す上面図と断面図、 第２図はサイドゲート電圧によるＦＥＴ特性の変動を表
す図で、（ａ）は本発明の形状の場合、（ｂ）は従来の
形状の場合を示し、 第３図（ａ）はショットキー接合性金属と半絶縁基板と
の接合を説明するバンド図、第３図（ｈ）はショットキ
ー接合性金属とｎ形基板との接合を説明するバンド図、 第４図（ａ）、（ｂ）は従来型のＭＥＳＦＥＴの形状を
表す上面図と断面図、 第５図はＦＥＴとサイドゲートとの位置関係を表す断面
図、 第６図はｎ−ｉ接合を説明するバンド図である。 ｌ・・・・・ソース ２・・・・・ゲート ３・・・・・ドレイン ・半絶縁基板 ｎ形翼電層
Claims (1)
- （１）半絶縁基板表面に、ショットキー接合性金属を閉
じた曲線状に形成してゲートとし、ゲートに接する直下
のすべての基板表面を第一の導電形半導体とし、さらに
ゲートの内側及び外側の基板表面を第一の導電形半導体
とし、ゲートの内側及び外側の前記導電形半導体をそれ
ぞれ、ソースとドレイン、あるいはドレインとソースと
することを特徴とするショットキー接合電界効果トラン
ジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28541688A JPH02130934A (ja) | 1988-11-11 | 1988-11-11 | ショットキー接合電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28541688A JPH02130934A (ja) | 1988-11-11 | 1988-11-11 | ショットキー接合電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02130934A true JPH02130934A (ja) | 1990-05-18 |
Family
ID=17691239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28541688A Pending JPH02130934A (ja) | 1988-11-11 | 1988-11-11 | ショットキー接合電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02130934A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5525819A (en) * | 1994-07-06 | 1996-06-11 | The Aerospace Corporation | Microwave concentric mesfet with inherent electromagnetic shielding |
| JP2006269939A (ja) * | 2005-03-25 | 2006-10-05 | Nichia Chem Ind Ltd | 電界効果トランジスタ及びその製造方法 |
| US9214523B2 (en) | 2013-05-30 | 2015-12-15 | Nichia Corporation | Field-effect transistor |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5934666A (ja) * | 1982-08-20 | 1984-02-25 | Matsushita Electronics Corp | 半導体集積回路装置 |
-
1988
- 1988-11-11 JP JP28541688A patent/JPH02130934A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5934666A (ja) * | 1982-08-20 | 1984-02-25 | Matsushita Electronics Corp | 半導体集積回路装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5525819A (en) * | 1994-07-06 | 1996-06-11 | The Aerospace Corporation | Microwave concentric mesfet with inherent electromagnetic shielding |
| JP2006269939A (ja) * | 2005-03-25 | 2006-10-05 | Nichia Chem Ind Ltd | 電界効果トランジスタ及びその製造方法 |
| US9214523B2 (en) | 2013-05-30 | 2015-12-15 | Nichia Corporation | Field-effect transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5479033A (en) | Complementary junction heterostructure field-effect transistor | |
| US4916498A (en) | High electron mobility power transistor | |
| US4556895A (en) | Field-effect transistor having a channel region of a Group III-V compound semiconductor and a Group IV semiconductor | |
| JP2929899B2 (ja) | 非線形の伝達特性をもつ電界効果トランジスタ | |
| JPH0624208B2 (ja) | 半導体装置 | |
| JPH02130934A (ja) | ショットキー接合電界効果トランジスタ | |
| US5670804A (en) | PN-junction gate FET | |
| US6200838B1 (en) | Compound semiconductor device and method of manufacturing the same | |
| US6121641A (en) | Compound semiconductor field-effect transistor with improved current flow characteristic | |
| JPH023540B2 (ja) | ||
| US5945695A (en) | Semiconductor device with InGaP channel layer | |
| JP2553673B2 (ja) | 電界効果トランジスタ | |
| JP2504177B2 (ja) | 電界効果トランジスタ | |
| JPH0391249A (ja) | 高トラップ濃度インターフェース層を有する電界効果トランジスタとその製造方法 | |
| JP2518381B2 (ja) | 電界効果トランジスタ | |
| JP2661184B2 (ja) | 電界効果トランジスタ | |
| JP2760576B2 (ja) | 半導体装置 | |
| JP2913853B2 (ja) | 電界効果トランジスタ | |
| JP2652974B2 (ja) | 電界効果トランジスタ | |
| JP3053862B2 (ja) | 半導体装置 | |
| JP2708178B2 (ja) | 半導体集積回路 | |
| JPH0715018A (ja) | 電界効果トランジスタ | |
| JPH0261149B2 (ja) | ||
| JP2655594B2 (ja) | 集積型半導体装置 | |
| JP2921930B2 (ja) | 電界効果トランジスタ、その製造方法およびこれを用いた半導体集積回路 |