JP7464763B2 - 窒化物半導体装置 - Google Patents

窒化物半導体装置 Download PDF

Info

Publication number
JP7464763B2
JP7464763B2 JP2023006576A JP2023006576A JP7464763B2 JP 7464763 B2 JP7464763 B2 JP 7464763B2 JP 2023006576 A JP2023006576 A JP 2023006576A JP 2023006576 A JP2023006576 A JP 2023006576A JP 7464763 B2 JP7464763 B2 JP 7464763B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
semiconductor device
layer
film
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023006576A
Other languages
English (en)
Other versions
JP2023052520A (ja
Inventor
洋輔 畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2023006576A priority Critical patent/JP7464763B2/ja
Publication of JP2023052520A publication Critical patent/JP2023052520A/ja
Application granted granted Critical
Publication of JP7464763B2 publication Critical patent/JP7464763B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、ＨＥＭＴ（High Electron Mobility Transistor）構造を有する窒化物半導体装置に関する。
たとえば、特許文献１は、基板上に形成された窒化物を含む半導体からなるヘテロ接合電界効果型トランジスタであって、基板の上に位置するチャネル層と、チャネル層に接してそのチャネル層上に位置するバリア層と、バリア層の上に位置するゲート電極とを備え、少なくともゲート電極下の、そのゲート電極とチャネル層との間に、ｐ型不純物を含む半導体であるｐ型半導体層が位置する、トランジスタを開示している。
特許文献１のトランジスタの製造工程では、基板上にＭＯＣＶＤ法、ＭＢＥ法などのエピタキシャル成長法を適用することによって、半導体層と、ノンドープのＡｌ０．３Ｇａ０．７Ｎからなるバリア層と、ｐ型半導体膜とが下から順にエピタキシャル成長する。その後、トランジスタを作製する領域外がエッチングによって素子分離される。
特開２００４－２７３４８６号公報
特許文献１のように、トランジスタ領域外がエッチングされる場合、トランジスタ領域は、フォトレジスト等のマスクによって保護される。この種のマスクは、最終製品であるトランジスタに不要な構成であるため、エッチング後に、アッシングによって除去される。
しかしながら、アッシングによってバリア層の表面がダメージを受けるため、たとえば、このダメージ面に形成されるソース／ドレイン電極と、ゲート電極との間にリーク電流が流れ易くなる。
本発明の目的は、電子供給層の表面が受けるダメージを低減でき、電子供給層の表面と当該表面上の絶縁膜との界面に流れるリーク電流を抑制することができる窒化物半導体装置を提供することである。
本発明の一実施形態に係る窒化物半導体装置は、窒化物半導体からなる電子走行層と、前記電子走行層上に形成され、ＡｌｘＩｎｙＧａ１－ｘ－ｙＮ（ｘ＞０、ｘ＋ｙ≦１）からなる電子供給層と、前記電子走行層および前記電子供給層の積層構造を有する活性領域と、前記活性領域の周囲において、底部が前記電子走行層に達するように前記積層構造に形成された凹部からなる不活性領域と、前記活性領域において前記電子供給層上に選択的に形成された窒化物半導体からなるゲート層と、前記ゲート層上に形成されたゲート電極と、前記ゲート電極を覆うように形成され、前記活性領域において前記電子供給層に接する第１絶縁膜と、前記第１絶縁膜を覆うように形成され、前記不活性領域に接する第２絶縁膜とを含む。
この窒化物半導体装置は、たとえば、窒化物半導体からなる電子走行層上に、ＡｌｘＩｎｙＧａ１－ｘ－ｙＮ（ｘ＞０、ｘ＋ｙ≦１）からなる電子供給層を形成する工程と、前記電子供給層上に、第１窒化物半導体層を形成する工程と、前記第１窒化物半導体層上に、ゲート電極を選択的に形成する工程と、前記ゲート電極をマスクとして前記第１窒化物半導体層を選択的に除去することによって、前記ゲート電極の直下に前記第１窒化物半導体層からなるゲート層を形成する工程と、前記ゲート電極を覆うように、前記電子供給層上に第１絶縁膜を形成する工程と、前記第１絶縁膜を選択的に除去することによって、前記第１絶縁膜に第１開口を形成する工程と、前記第１絶縁膜をマスクとして、前記第１開口から前記電子供給層および前記電子走行層を順に除去することによって、底部が前記電子走行層に達する凹部からなる不活性領域を形成する工程と、前記第１絶縁膜を覆うように、前記不活性領域に接する第２絶縁膜を形成する工程とを含む、本発明の一実施形態に係る窒化物半導体装置の製造方法によって製造することができる。
この方法によれば、不活性領域が、第１絶縁膜をマスクとする除去工程によって形成される。第１絶縁膜は、最終製品である窒化物半導体装置の一部として残る構成であるため、除去工程後にアッシングによって除去する必要がない。また、ゲート層の形成時も、フォトレジスト等のマスクではなく、アッシングによる除去が不要なゲート電極がマスクとして使用される。そのため、ゲート層および不活性領域の形成の一連の流れにおいて、電子供給層の表面が受けるダメージを低減することができる。その結果、電子供給層の表面と当該表面上の第１絶縁膜との界面に流れるリーク電流を抑制することができる。
本発明の一実施形態に係る窒化物半導体装置では、前記第２絶縁膜は、単層膜からなっていてもよい。
本発明の一実施形態に係る窒化物半導体装置では、前記第１絶縁膜は、窒化膜からなり、前記第２絶縁膜は、酸化膜からなっていてもよい。
本発明の一実施形態に係る窒化物半導体装置では、前記第２絶縁膜は、多層膜からなっていてもよい。
本発明の一実施形態に係る窒化物半導体装置では、前記第１絶縁膜は、窒化膜からなり、前記第２絶縁膜は、窒化膜と、前記窒化膜上の酸化膜との積層構造を含んでいてもよい。
本発明の一実施形態に係る窒化物半導体装置は、前記第１絶縁膜上に前記第２絶縁膜に覆われるように形成され、前記第１絶縁膜を通って前記電子供給層にオーミック接続されたオーミック電極を含んでいてもよい。
本発明の一実施形態に係る窒化物半導体装置では、前記オーミック電極は、前記ゲート電極を挟むように配置されたソース電極およびドレイン電極を含んでいてもよい。
本発明の他の実施形態に係る窒化物半導体装置は、窒化物半導体からなる電子走行層と、前記電子走行層上に形成され、ＡｌｘＩｎｙＧａ１－ｘ－ｙＮ（ｘ＞０、ｘ＋ｙ≦１）からなる電子供給層と、前記電子走行層および前記電子供給層の積層構造を有する活性領域と、前記活性領域の周囲において、底部が前記電子走行層に達するように前記積層構造に形成された凹部からなる不活性領域と、前記活性領域において前記電子供給層上に選択的に形成された窒化物半導体からなるゲート層と、前記ゲート層上に形成されたゲート電極と、前記ゲート電極を覆うように形成され、前記活性領域の前記電子供給層に接する第１部分および前記不活性領域に接する第２部分を有する第３絶縁膜とを含み、前記第３絶縁膜の前記第１部分は、前記第３絶縁膜の前記第２部分よりも大きな厚さを有している。
この窒化物半導体装置は、たとえば、窒化物半導体からなる電子走行層上に、ＡｌｘＩｎｙＧａ１－ｘ－ｙＮ（ｘ＞０、ｘ＋ｙ≦１）からなる電子供給層を形成する工程と、前記電子供給層上に、第１窒化物半導体層を形成する工程と、前記第１窒化物半導体層上に、ゲート電極を選択的に形成する工程と、前記ゲート電極をマスクとして前記第１窒化物半導体層を選択的に除去することによって、前記ゲート電極の直下に前記第１窒化物半導体層からなるゲート層を形成する工程と、前記ゲート電極を覆うように、前記電子供給層上に第４絶縁膜を形成する工程と、前記第４絶縁膜を選択的に除去することによって、前記第４絶縁膜に第２開口を形成する工程と、前記第４絶縁膜をマスクとして、前記第２開口から前記電子供給層および前記電子走行層を順に除去することによって、底部が前記電子走行層に達する凹部からなる不活性領域を形成する工程と、前記第４絶縁膜を覆うように、前記不活性領域に接する第５絶縁膜を前記第４絶縁膜と同じ材料で形成する工程とを含む、本発明の他の実施形態に係る窒化物半導体装置の製造方法によって製造することができる。
この方法によれば、不活性領域が、第４絶縁膜をマスクとする除去工程によって形成される。第４絶縁膜は、第５絶縁膜と一体となって、最終製品である窒化物半導体装置の第３絶縁膜として残る構成であるため、除去工程後にアッシングによって除去する必要がない。また、ゲート層の形成時も、フォトレジスト等のマスクではなく、アッシングによる除去が不要なゲート電極がマスクとして使用される。そのため、ゲート層および不活性領域の形成の一連の流れにおいて、電子供給層の表面が受けるダメージを低減することができる。その結果、電子供給層の表面と当該表面上の第３絶縁膜との界面に流れるリーク電流を抑制することができる。
本発明の他の実施形態に係る窒化物半導体装置では、前記第３絶縁膜は、窒化膜からなっていてもよい。
本発明の他の実施形態に係る窒化物半導体装置では、前記第３絶縁膜の前記第２部分の厚さは、５０ｎｍ以下であってもよい。
本発明の他の実施形態に係る窒化物半導体装置は、前記第３絶縁膜の前記第２部分上に形成され、前記第３絶縁膜の前記第２部分を通って前記電子供給層にオーミック接続されたオーミック電極を含んでいてもよい。
本発明の他の実施形態に係る窒化物半導体装置では、前記オーミック電極は、前記ゲート電極を挟むように配置されたソース電極およびドレイン電極を含んでいてもよい。
本発明の他の実施形態に係る窒化物半導体装置では、前記ソース電極は、前記ゲート電極を覆うように延びるフィールドプレートを含み、前記第３絶縁膜の前記第１部分の厚さは、１００ｎｍ以上であってもよい。
本発明の他の実施形態に係る窒化物半導体装置では、前記ゲート層は、前記ゲート電極に対して自己整合的に形成されていてもよい。
本発明の一実施形態に係る窒化物半導体装置の製造方法では、前記第２絶縁膜を形成する工程は、前記第１絶縁膜と同じ材料からなる第１膜を前記不活性領域に接するように形成する工程と、前記第１膜上に、前記第１絶縁膜とは異なる材料からなる第２膜を形成する工程とを含んでいてもよい。
本発明の他の実施形態に係る窒化物半導体装置の製造方法は、前記第５絶縁膜を覆うように、前記第５絶縁膜とは異なる材料からなる第６絶縁膜を形成する工程を含んでいてもよい。
図１は、本発明の一実施形態に係る窒化物半導体装置を備える半導体パッケージの外観図である。 図２は、前記窒化物半導体装置の要部を拡大する模式的な平面図である。 図３は、前記窒化物半導体装置の断面図であって、図２のＡ－Ａ断面を示す図である。 図４は、前記窒化物半導体装置の断面図であって、図２のＢ－Ｂ断面を示す図である。 図５は、前記窒化物半導体装置の要部を拡大する断面図であって、図３の二点鎖線Ｖで囲まれた部分を示す図である。 図６Ａは、図３の窒化物半導体装置の製造工程の一部を示す図である。 図６Ｂは、図６Ａの次の工程を示す図である。 図６Ｃは、図６Ｂの次の工程を示す図である。 図６Ｄは、図６Ｃの次の工程を示す図である。 図６Ｅは、図６Ｄの次の工程を示す図である。 図６Ｆは、図６Ｅの次の工程を示す図である。 図６Ｇは、図６Ｆの次の工程を示す図である。 図７は、リーク電流の量を示すシミュレーション結果である。 図８は、前記窒化物半導体装置の断面図であって、図２のＡ－Ａ断面を示す図である。 図９は、前記窒化物半導体装置の断面図であって、図２のＢ－Ｂ断面を示す図である。 図１０は、前記窒化物半導体装置の要部を拡大する断面図であって、図８の二点鎖線Ｘで囲まれた部分を示す図である。 図１１Ａは、図８の窒化物半導体装置の製造工程の一部を示す図である。 図１１Ｂは、図１１Ａの次の工程を示す図である。 図１１Ｃは、図１１Ｂの次の工程を示す図である。 図１１Ｄは、図１１Ｃの次の工程を示す図である。 図１１Ｅは、図１１Ｄの次の工程を示す図である。 図１１Ｆは、図１１Ｅの次の工程を示す図である。 図１１Ｇは、図１１Ｆの次の工程を示す図である。 図１１Ｈは、図１１Ｇの次の工程を示す図である。 図１２は、前記窒化物半導体装置の断面図であって、図２のＡ－Ａ断面を示す図である。 図１３は、前記窒化物半導体装置の断面図であって、図２のＢ－Ｂ断面を示す図である。 図１４は、前記窒化物半導体装置の要部を拡大する断面図であって、図１２の二点鎖線ＸＩＶで囲まれた部分を示す図である。 図１５Ａは、図１２の窒化物半導体装置の製造工程の一部を示す図である。 図１５Ｂは、図１５Ａの次の工程を示す図である。 図１５Ｃは、図１５Ｂの次の工程を示す図である。 図１５Ｄは、図１５Ｃの次の工程を示す図である。 図１５Ｅは、図１５Ｄの次の工程を示す図である。 図１５Ｆは、図１５Ｅの次の工程を示す図である。 図１５Ｇは、図１５Ｆの次の工程を示す図である。 図１５Ｈは、図１５Ｇの次の工程を示す図である。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係る窒化物半導体装置３を備える半導体パッケージ１の外観図である。
半導体パッケージ１は、リードフレーム２と、窒化物半導体装置３（チップ）と、モールド樹脂４とを含む。
リードフレーム２は、金属製の板状である。リードフレーム２は、窒化物半導体装置３を支持するチップ支持部５（アイランド）と、ドレイン端子６と、ソース端子７と、ゲート端子８とを含む。ドレイン端子６は、チップ支持部５と一体的に形成されている。ドレイン端子６、ソース端子７およびゲート端子８は、それぞれ、ボンディングワイヤ９～１１によって、窒化物半導体装置３のドレイン、ソースおよびゲートに電気的に接続されている。ソース端子７およびゲート端子８は、中央のドレイン端子６を挟むように配置されている。
モールド樹脂４は、たとえば、エポキシ樹脂など公知のモールド樹脂からなり、窒化物半導体装置３を封止している。モールド樹脂４は、窒化物半導体装置３と共にリードフレーム２のチップ支持部５およびボンディングワイヤ９～１１を覆っている。３本の端子６～８の一部は、モールド樹脂４から露出している。
図２は、窒化物半導体装置３の要部を拡大する模式的な平面図である。図３は、窒化物半導体装置３の断面図（第１形態）であって、図２のＡ－Ａ断面を示す図である。図４は、窒化物半導体装置３の断面図（第１形態）であって、図２のＢ－Ｂ断面を示す図である。図５は、窒化物半導体装置３の要部を拡大する断面図であって、図３の二点鎖線Ｖで囲まれた部分を示す図である。
窒化物半導体装置３は、基板１２と、基板１２上に積層されたバッファ層１３と、バッファ層１３上に積層された電子走行層１４と、電子走行層１４上に積層された電子供給層１５とを含む。
基板１２は、たとえば、ｐ型不純物を含有する低抵抗のシリコン基板であってもよい。低抵抗のシリコン基板は、たとえば、１×１０１７ｃｍ－３～１×１０２０ｃｍ－３（より具体的には１×１０１８ｃｍ－３程度）の不純物濃度を有していてもよい。また、基板１２は、低抵抗のシリコン基板の他、低抵抗のＧａＮ基板、低抵抗のＳｉＣ基板、サファイア基板等であってもよい。
バッファ層１３は、複数の窒化物半導体層を積層した多層バッファ層から構成されており、その膜厚は０．２μｍ程度であってもよい。この実施形態では、バッファ層１３は、基板１２の表面に接するＡｌＮ層からなる第１バッファ層１６と、第１バッファ層１６の表面（基板１２とは反対側の表面）に積層されたＡｌＧａＮ層からなる第２バッファ層１７とから構成されている。バッファ層１３は、たとえば、ＡｌＮの単膜から構成されていてもよい。
電子走行層１４は、この実施形態では、アクセプタ型不純物がドーピングされたＧａＮ層からなっており、その厚さは１．０μｍ程度であってもよい。アクセプタ型不純物の濃度は、４×１０１６ｃｍ－３以上であることが好ましい。この実施形態では、アクセプタ型不純物は、Ｃ（炭素）である。
電子供給層１５は、電子走行層１４よりもバンドギャップの大きい窒化物半導体からなっている。具体的には、電子供給層１５は、電子走行層１４よりもＡｌ組成の高い窒化物半導体からなっている。窒化物半導体においては、Ａｌ組成が高いほどバッドギャップは大きくなる。この実施形態では、電子供給層１５は、ＡｌｘＩｎｙＧａ１－ｘ－ｙＮ（ｘ＞０、ｘ＋ｙ≦１）からなり、その厚さは１０ｎｍ程度であってもよい。なお、電子供給層１５の膜厚は、１０ｎｍ～２０ｎｍであることが好ましい。
このように電子走行層１４（電子走行層）と電子供給層１５（電子供給層）とは、バンドギャップ（Ａｌ組成）の異なる窒化物半導体からなっており、それらの間には格子不整合が生じている。そして、電子走行層１４および電子供給層１５の自発分極ならびにそれらの間の格子不整合に起因するピエゾ分極によって、電子走行層１４と電子供給層１５との界面における電子走行層１４の伝導帯のエネルギーレベルはフェルミ準位よりも低くなる。これにより、電子走行層１４と電子供給層１５との界面に近い位置（たとえば界面から数Å程度の距離）には、二次元電子ガス（２ＤＥＧ）１８が広がっている。
そして、この電子走行層１４の電子供給層１５の積層構造には、底部１９が電子走行層１４の厚さ方向途中に達するように形成された凹部からなる不活性領域２０が選択的に形成されている。当該積層構造において、不活性領域２０が形成されていない領域は、窒化物半導体装置３の素子部分（ＨＥＭＴ）として機能する活性領域２１である。この実施形態では、図２に示すように、基板１２上に、複数の島状の活性領域２１が形成され、その活性領域２１の周囲に、活性領域２１を取り囲むように不活性領域２０が形成されている（図２ではハッチングで示す）。なお、不活性領域２０は、電子走行層１４と電子供給層１５との界面付近の二次元電子ガス１８を物理的に分断できる構成であれば、深さは特に制限されない。たとえば、不活性領域２０は、底部１９がバッファ層１３に位置するような深さを有していてもよい。
また、図５に示すように、不活性領域２０は、底部１９から略垂直に立ち上がる第１側部２２と、第１側部２２に連なり、活性領域２１に対してもたれるように電子供給層１５の表面２４に対して傾斜した第２側部２３とを一体的に有していてもよい。この実施形態では、不活性領域２０の第１側部２２として電子走行層１４が露出し、第２側部２３として電子供給層１５が露出している。
なお、不活性領域２０の底部１９および側部２２，２３は、不活性領域２０の内面に底面および側面を区別する明確な境界がある場合、それぞれ、不活性領域２０の底面および側面と称してもよい。
活性領域２１において、電子供給層１５上には選択的にゲート層２５が形成され、当該ゲート層２５上にゲート電極２６が形成されている。ゲート電極２６は、ゲート層２５を介して電子供給層１５に対向している。ゲート層２５は、この実施形態では、ゲート電極２６に対して自己整合的に形成されている。ここで、「自己整合的に形成されている」とは、ゲート層２５およびゲート電極２６が、互いに面一な側面を有するように積層されているという意味であってもよい。
このようなゲート層２５とゲート電極２６との積層構造は、図２に示すように、活性領域２１において、一つ一つ環状（この実施形態では、長方形環状）に形成されている。そして、１つの活性領域２１には、たとえばゲート層２５とゲート電極２６との環状の積層構造が、互いに間隔を空けて複数配置されている。
ゲート層２５は、アクセプタ型不純物がドーピングされた窒化物半導体からなる。この実施形態では、ゲート層２５は、アクセプタ型不純物がドーピングされたＧａＮ層（ｐ型ＧａＮ層）からなっており、その厚さは６０ｎｍ程度である。アクセプタ型不純物の濃度は、３×１０１７ｃｍ－３以上であることが好ましい。この実施形態では、アクセプタ型不純物は、Ｍｇ（マグネシウム）である。アクセプタ型不純物は、Ｃ（炭素）等のＭｇ以外のアクセプタ型不純物であってもよい。ゲート層２５は、その直下の領域において、電子走行層１４と電子供給層１５との界面に生じる二次元電子ガス１８を相殺するために設けられている。
ゲート電極２６は、ゲート層２５に接するように形成されている。ゲート電極２６は、この実施形態では、ＴｉＮ層から構成されており、その厚さは１００ｎｍ程度である。
活性領域２１には、ゲート電極２６およびゲート層２５を覆うように、本発明の第１絶縁膜の一例としてのパッシベーション膜２７が形成されている。より具体的には、パッシベーション膜２７は、図３および図４に示すように、ゲート層２５とゲート電極２６とのの積層構造の上面および側面に接するように当該積層構造を覆っており、活性領域２１において電子供給層１５の表面２４に接している。
また、図５に示すように、パッシベーション膜２７は、活性領域２１と不活性領域２０との境界部からはみ出さず、不活性領域２０の側部（この実施形態では、第２側部２３）に連なり、第２側部２３と面一な端面２８を有している。パッシベーション膜２７の端面２８は、図５に示すように、不活性領域２０の第２側部２３に連なり、電子供給層１５の表面２４に対して傾斜した第１部分２９と、第１部分２９に連なり、電子供給層１５の表面２４に対して垂直な第２部分３０とを一体的に有していてもよい。これにより、パッシベーション膜２７の端面２８の一部（この実施形態では、第２部分３０）は、活性領域２１と不活性領域２０との境界部よりも活性層側に入った領域に配置されていてもよい。
また、パッシベーション膜２７は、この実施形態では、窒化膜（たとえば、ＳｉＮ膜）の単層膜からなっており、その厚さは９０ｎｍ～１１０ｎｍであってもよい。
パッシベーション膜２７には、ソースコンタクト孔３１およびドレインコンタクト孔３２が選択的に形成されている。図２に示すように、ソースコンタクト孔３１は、平面視環状のゲート電極２６の内方領域に形成されており、この実施形態では、ゲート電極２６の長辺に沿う方向に延びる直線状に形成されている。また、ドレインコンタクト孔３２は、互いに隣り合うゲート電極２６の間の領域に形成されており、この実施形態では、ゲート電極２６の長辺に沿う方向に延びる直線状に形成されている。これにより、活性領域２１では、ソースコンタクト孔３１およびドレインコンタクト孔３２が交互に配置され、全体としてストライプ状をなしている。ソースコンタクト孔３１とドレインコンタクト孔３２との間には、ゲート電極２６が配置されている。
パッシベーション膜２７上には、本発明のオーミック電極の一例としてのソース電極３３およびドレイン電極３４が形成されている。活性領域２１では、ソース電極３３およびドレイン電極３４が交互に配置され、全体としてストライプ状をなしている。ソース電極３３とドレイン電極３４との間には、これらの電極に挟まれるようにゲート電極２６が配置されている。
ソース電極３３は、ソースコンタクト孔３１を介して電子供給層１５にオーミック接続されている。ソース電極３３は、たとえば、ＴｉおよびＡｌを含むオーミック電極であり、二次元電子ガス１８に電気的に接続されている。
また、ソース電極３３は、図４に示すように、ゲート電極２６を覆うように延びるフィールドプレート３５を有していてもよい（図２では、省略）。フィールドプレート３５は、ゲート電極２６の内方領域からゲート電極２６の上方を通り、ドレイン電極３４の側方にまで延びている。したがって、各ドレイン電極３４は、両隣のソース電極３３から延びるフィールドプレート３５によって挟まれている。互いに隣り合うゲート電極２６の間の領域においては、フィールドプレート３５は、パッシベーション膜２７を挟んで電子供給層１５および二次元電子ガス１８に対向している。
ドレイン電極３４は、ドレインコンタクト孔３２を介して電子供給層１５にオーミック接続されている。ドレイン電極３４は、たとえば、ＴｉおよびＡｌを含むオーミック電極であり、二次元電子ガス１８に電気的に接続されている。
ドレイン電極３４、ソース電極３３およびゲート電極２６に、それぞれ、図１で示したボンディングワイヤ９～１１が電気的に接続されている。基板１２の裏面には、裏面電極（図示せず）が形成されており、この裏面電極を介して、基板１２がチップ支持部５に接続されている。したがって、この実施形態では、基板１２は、ボンディングワイヤ９を介してドレイン電極３４と電気的に接続されてドレイン電位となる。
そして、パッシベーション膜２７を覆うように、本発明の第２絶縁膜の一例としての層間絶縁膜３６が形成されている。層間絶縁膜３６は、パッシベーション膜２７を覆うと共に、ソース電極３３、ドレイン電極３４およびフィールドプレート３５を覆っている。そして、図３に示すように、層間絶縁膜３６は、凹部である不活性領域２０に入り込み、不活性領域２０の底部１９および側部２２，２３（図５参照）に接している。したがって、電子供給層１５とパッシベーション膜２７の境界は、層間絶縁膜３６で覆われることとなる。
また、層間絶縁膜３６は、この実施形態では、酸化膜（たとえば、ＳｉＯ２膜）の単層膜からなっており、その厚さは０．８μｍ～１．２μｍであってもよい。
層間絶縁膜３６上には、図３に示すように、複数の配線３７が形成されている。複数の配線３７は、たとえば、ドレイン電極３４、ソース電極３３およびゲート電極２６に電気的に接続されていてもよい。
この窒化物半導体装置３では、前述したように、電子走行層１４上にバンドギャップ（Ａｌ組成）の異なる電子供給層１５が形成されてヘテロ接合が形成されている。これにより、電子走行層１４と電子供給層１５との界面付近の電子走行層１４内に二次元電子ガス１８が形成され、この二次元電子ガス１８をチャネルとして利用したＨＥＭＴが形成されている。
ゲート電極２６は、ｐ型ＧａＮ層からなるゲート層２５を挟んで電子供給層１５に対向している。ゲート電極２６の下方においては、ｐ型ＧａＮ層からなるゲート層２５に含まれるイオン化アクセプタによって、電子走行層１４および電子供給層１５のエネルギーレベルが引き上げられるため、ヘテロ接合界面における伝導帯のエネルギーレベルはフェルミ順位よりも高くなる。したがって、ゲート電極２６の直下では、電子走行層１４および電子供給層１５の自発分極ならびにそれらの格子不整合によるピエゾ分極に起因する二次元電子ガス１８が形成されない。よって、ゲート電極２６にバイアスを印加していないとき（ゼロバイアス時）には、二次元電子ガス１８によるチャネルはゲート電極２６の直下で遮断されている。こうして、ノーマリオフ型のＨＥＭＴが実現されている。ゲート電極２６に適切なオン電圧（たとえば３Ｖ）を印加すると、ゲート電極２６の直下の電子走行層１４内にチャネルが誘起され、ゲート電極２６の両側の二次元電子ガス１８が接続される。これにより、ソース－ドレイン間が導通する。
使用に際しては、たとえば、ソース電極３３とドレイン電極３４との間に、ドレイン電極３４側が正となる所定の電圧（たとえば２００Ｖ～３００Ｖ）が印加される。その状態で、ゲート電極２６に対して、ソース電極３３を基準電位（０Ｖ）として、オフ電圧（０Ｖ）またはオン電圧（３Ｖ）が印加される。
図６Ａ～図６Ｇは、前述の窒化物半導体装置３の製造工程の一部を工程順に示す図である。
窒化物半導体装置３を製造するには、図６Ａに示すように、たとえばエピタキシャル成長法によって、基板１２上に、バッファ層１３、電子走行層１４、電子供給層１５および第１窒化物半導体層３８が形成される。第１窒化物半導体層３８は、アクセプタ型不純物がドーピングされた窒化物半導体からなり、この実施形態では、ゲート層２５と同じ材料からなる。
次に、図６Ｂに示すように、第１窒化物半導体層３８上に、たとえばスパッタ法によって、電極材料膜３９が形成される。電極材料膜３９は、ＴｉＮ層から構成されており、この実施形態では、ゲート電極２６と同じ材料からなる。次に、電極材料膜３９上に、選択的にマスク４７が形成される。マスク４７は、たとえば、フォトレジスト等の公知のマスクで構成されていてもよい。
次に、図６Ｃに示すように、マスク４７を介するエッチング（たとえば、ドライエッチング）によって、マスク４７から露出する電極材料膜３９が選択的に除去される。これにより、マスク４７で覆われていた電極材料膜３９の部分が、ゲート電極２６として形成される。その後、マスク４７は、アッシング等によって除去される。
次に、図６Ｄに示すように、ゲート電極２６をマスクとするエッチング（たとえば、ドライエッチング）によって、ゲート電極２６から露出する第１窒化物半導体層３８が選択的に除去される。これにより、ゲート電極２６で覆われていた第１窒化物半導体層３８の部分が、ゲート電極２６に対して自己整合的なゲート層２５として形成される。
次に、図６Ｅに示すように、たとえばＣＶＤ法によって、ゲート電極２６を覆うように、電子供給層１５の表面２４全体にパッシベーション膜２７が形成される。
次に、図６Ｆに示すように、たとえばエッチング（たとえば、ドライエッチング）によって、パッシベーション膜２７が選択的に除去されることによって、パッシベーション膜２７に第１開口４０が形成される。この第１開口４０は、不活性領域２０を形成すべき電子供給層１５の部分を露出させる。次に、第１開口４０を有するパッシベーション膜２７をマスクとするエッチング（たとえば、ドライエッチング）によって、電子供給層１５および電子走行層１４が順に除去される。これにより、エッチングによって形成された凹部からなる不活性領域２０が形成されると共に、パッシベーション膜２７で覆われていた領域に活性領域２１が形成される。
次に、図６Ｇに示すように、活性領域２１上に残ったパッシベーション膜２７が、たとえばエッチング（たとえば、ドライエッチング）によって選択的に除去されることによって、ソースコンタクト孔３１およびドレインコンタクト孔３２（図４参照）が同時に形成される。次に、たとえばスパッタ法によって、パッシベーション膜２７の表面全体に、電極材料膜（図示せず）が形成される。そして、当該電極材料膜が選択的に除去されることによって、電子供給層１５にオーミック接続されるソース電極３３およびドレイン電極３４（図４参照）が形成される。
その後は、図３に示すように、たとえばＣＶＤ法によって、基板１２上の領域全体に層間絶縁膜３６が形成される。層間絶縁膜３６は、活性領域２１上でパッシベーション膜２７を覆うと共に、不活性領域２０に入り込み、不活性領域２０の底部１９および側部２２，２３に接することとなる。そして、層間絶縁膜３６上に、選択的に配線３７が形成されることによって、前述の窒化物半導体装置３が得られる。
以上の方法によれば、図６Ｆに示すように、不活性領域２０が、パッシベーション膜２７をマスクとする除去工程によって形成される。パッシベーション膜２７は、最終製品である窒化物半導体装置３の一部として残る構成であるため（図３および図４参照）、除去工程後にアッシングによって除去する必要がない。また、図６Ｄに示すように、ゲート層２５の形成時も、フォトレジスト等のマスクではなく、アッシングによる除去が不要なゲート電極２６がマスクとして使用される。そのため、ゲート層２５および不活性領域２０の形成の一連の流れにおいて、電子供給層１５の表面２４が受けるダメージを低減することができる。その結果、電子供給層１５の表面２４と当該表面２４上のパッシベーション膜２７との界面に流れるリーク電流を抑制することができる。
このような効果は、たとえば、図７によって説明することができる。図７は、リーク電流の量を示すシミュレーション結果である。
図７のシミュレーションでは、ゲート－ソース間の電子供給層１５とパッシベーション膜２７との界面（ＡｌＧａＮ／ＳｉＮ界面）において、互いに異なる界面準位密度を設定し、それぞれを例１および例２とした。例１では、前述の図６Ａ～図６Ｇで示した工程に従って作製された窒化物半導体装置３のＡｌＧａＮ／ＳｉＮ界面に想定される界面準位密度が設定されている。
一方、例２では、例１との違いとして、ゲート層２５および不活性領域２０が、フォトレジストをマスクとするエッチングによって形成されたことである。つまり、例２では、ゲート層２５および不活性領域２０の形成後に、フォトレジストをアッシング除去する必要性があるので、窒化物半導体装置３のＡｌＧａＮ／ＳｉＮ界面には、２回のアッシングダメージを想定した界面準位密度が設定されている。
そして、図７に示すように、前述の図６Ａ～図６Ｇで示した工程に従って窒化物半導体装置３を作製した場合、電子供給層１５の表面２４がアッシングダメージを２回受けている場合に比べて、ゲート－ソース間の漏れ電流（Ｉｇｓｓ）が、大幅に低減されることが分かった。なお、図７において例１の漏れ電流Ｉｇｓｓは、例２の漏れ電流Ｉｇｓｓを１００％としたときの相対値として示されている。
また、窒化物半導体装置３では、パッシベーション膜２７が、隣り合う活性領域２１に跨って形成されておらず、活性領域２１ごとに、不活性領域２０に入り込む層間絶縁膜３６によって分断されている。これにより、パッシベーション膜２７（窒化膜）が基板１２上の領域全体に形成される場合に比べて、パッシベーション膜２７の応力（引張り応力）を緩和することができる。
また、フィールドプレート３５の直下の絶縁膜が、比較的高い誘電率を有する窒化膜（パッシベーション膜２７）であるため、フィールドプレートによる電界緩和効果等を十分に享受することができる。一方、層間絶縁膜３６が、窒化膜に比べて低い誘電率を有する酸化膜であるため、活性領域２１において、層間絶縁膜３６を挟んで対向する配線３７とソース電極３３およびドレイン電極３４との間の容量を減らすことができる。
図８は、窒化物半導体装置４１の断面図（第２形態）であって、図２のＡ－Ａ断面を示す図である。図９は、窒化物半導体装置４１の断面図（第２形態）であって、図２のＢ－Ｂ断面を示す図である。図１０は、窒化物半導体装置４１の要部を拡大する断面図であって、図８の二点鎖線Ｘで囲まれた部分を示す図である。図８～図１０に示された構成のうち、前述の図３～図５の構成と共通するものについては、同じ参照符号を付し、詳細な説明を省略する。
この窒化物半導体装置４１は、単層膜からなる層間絶縁膜３６に代えて、多層膜からなる層間絶縁膜４２を備えている点で、窒化物半導体装置３と異なっている。
層間絶縁膜４２は、この実施形態では、２層構造からなり、基板１２に近い側から本発明の第１膜の一例としての窒化膜４３および窒化膜４３に積層された本発明の第２膜の一例としての酸化膜４４の積層構造を有している。
窒化膜４３は、パッシベーション膜２７を覆うと共に、ソース電極３３、ドレイン電極３４およびフィールドプレート３５を覆うように形成されている。そして、図８に示すように、窒化膜４３は、凹部である不活性領域２０に入り込み、不活性領域２０の底部１９および側部２２，２３（図１０参照）に接している。したがって、電子供給層１５とパッシベーション膜２７の境界は、窒化膜４３で覆われることとなる。また、窒化膜４３は、不活性領域２０においては、電子供給層１５の表面２４よりも低い位置（不活性領域２０の底部１９に近い位置）に表面４５を有している。また、窒化膜４３は、酸化膜４４よりも薄く、たとえば、７５ｎｍ～８５ｎｍの厚さを有している。
酸化膜４４は、窒化膜４３を覆うように形成されている。酸化膜４４は、窒化膜４３よりも厚く、たとえば、０．８μｍ～１．２μｍの厚さを有している。酸化膜４４の表面には、配線３７が形成されている。また、酸化膜４４の部分４６は、窒化膜４３を介して不活性領域２０に入り込んでいる。
図１１Ａ～図１１Ｈは、前述の窒化物半導体装置３の製造工程の一部を工程順に示す図である。
窒化物半導体装置４１を製造するには、図１１Ａに示すように、たとえばエピタキシャル成長法によって、基板１２上に、バッファ層１３、電子走行層１４、電子供給層１５および第１窒化物半導体層３８が形成される。第１窒化物半導体層３８は、アクセプタ型不純物がドーピングされた窒化物半導体からなり、この実施形態では、ゲート層２５と同じ材料からなる。
次に、図１１Ｂに示すように、第１窒化物半導体層３８上に、たとえばスパッタ法によって、電極材料膜３９が形成される。電極材料膜３９は、ＴｉＮ層から構成されており、この実施形態では、ゲート電極２６と同じ材料からなる。次に、電極材料膜３９上に、選択的にマスク４７が形成される。マスク４７は、たとえば、フォトレジスト等の公知のマスクで構成されていてもよい。
次に、図１１Ｃに示すように、マスク４７を介するエッチング（たとえば、ドライエッチング）によって、マスク４７から露出する電極材料膜３９が選択的に除去される。これにより、マスク４７で覆われていた電極材料膜３９の部分が、ゲート電極２６として形成される。その後、マスク４７は、アッシング等によって除去される。
次に、図１１Ｄに示すように、ゲート電極２６をマスクとするエッチング（たとえば、ドライエッチング）によって、ゲート電極２６から露出する第１窒化物半導体層３８が選択的に除去される。これにより、ゲート電極２６で覆われていた第１窒化物半導体層３８の部分が、ゲート電極２６に対して自己整合的なゲート層２５として形成される。
次に、図１１Ｅに示すように、たとえばＣＶＤ法によって、ゲート電極２６を覆うように、電子供給層１５の表面２４全体にパッシベーション膜２７が形成される。
次に、図１１Ｆに示すように、たとえばエッチング（たとえば、ドライエッチング）によって、パッシベーション膜２７が選択的に除去されることによって、パッシベーション膜２７に第１開口４０が形成される。この第１開口４０は、不活性領域２０を形成すべき電子供給層１５の部分を露出させる。次に、第１開口４０を有するパッシベーション膜２７をマスクとするエッチング（たとえば、ドライエッチング）によって、電子供給層１５および電子走行層１４が順に除去される。これにより、エッチングによって形成された凹部からなる不活性領域２０が形成されると共に、パッシベーション膜２７で覆われていた領域に活性領域２１が形成される。
次に、図１１Ｇに示すように、活性領域２１上に残ったパッシベーション膜２７が、たとえばエッチング（たとえば、ドライエッチング）によって選択的に除去されることによって、ソースコンタクト孔３１およびドレインコンタクト孔３２（図９参照）が同時に形成される。次に、たとえばスパッタ法によって、パッシベーション膜２７の表面全体に、電極材料膜（図示せず）が形成される。そして、当該電極材料膜が選択的に除去されることによって、電子供給層１５にオーミック接続されるソース電極３３およびドレイン電極３４（図９参照）が形成される。
次に、図１１Ｈに示すように、たとえばＣＶＤ法によって、基板１２上の領域全体に窒化膜４３が形成される。窒化膜４３は、活性領域２１上でパッシベーション膜２７を覆うと共に、不活性領域２０に入り込み、不活性領域２０の底部１９および側部２２，２３に接することとなる。
その後は、図８に示すように、たとえばＣＶＤ法によって、基板１２上の領域全体に酸化膜４４が形成されることによって、層間絶縁膜４２が形成される。そして、層間絶縁膜４２上に、選択的に配線３７が形成されることによって、前述の窒化物半導体装置４１が得られる。
以上の方法によっても、図１１Ｆに示すように、不活性領域２０が、パッシベーション膜２７をマスクとする除去工程によって形成される。パッシベーション膜２７は、最終製品である窒化物半導体装置３の一部として残る構成であるため（図８および図９参照）、除去工程後にアッシングによって除去する必要がない。また、図１１Ｄに示すように、ゲート層２５の形成時も、フォトレジスト等のマスクではなく、アッシングによる除去が不要なゲート電極２６がマスクとして使用される。そのため、ゲート層２５および不活性領域２０の形成の一連の流れにおいて、電子供給層１５の表面２４が受けるダメージを低減することができる。その結果、電子供給層１５の表面２４と当該表面２４上のパッシベーション膜２７との界面に流れるリーク電流を抑制することができる。
さらに、窒化物半導体装置４１では、不活性領域２０の第１側部２２として露出するＧａＮ層（電子走行層１４）に接する膜は、層間絶縁膜４２の窒化膜４３である。窒化膜は、酸化膜に比べて、ＧａＮとの界面にリーク電流が発生しにくい。そのため、層間絶縁膜４２の、ＧａＮに接する部分を窒化膜４３とすることによって、リーク電流を一層抑制することができる。
また、窒化物半導体装置４１では、窒化膜４３が活性領域２１および不活性領域２０に連なって形成されている。そのため、窒化物半導体装置３のパッシベーション膜２７のように、窒化膜４３が活性領域２１ごとに分断されていない。しかしながら、図１０に示すように、酸化膜４４の部分４６が不活性領域２０に入り込んでいる。これにより、活性領域２１上の窒化膜４３を、その周囲の不活性領域２０に入り込んだ酸化膜４４で取り囲むことができる。その結果、窒化物半導体装置３と同様に、窒化膜４３の応力（引張り応力）を緩和することができる。
図１２は、窒化物半導体装置５１の断面図（第３形態）であって、図２のＡ－Ａ断面を示す図である。図１３は、窒化物半導体装置５１の断面図（第３形態）であって、図２のＢ－Ｂ断面を示す図である。図１４は、窒化物半導体装置５１の要部を拡大する断面図であって、図１２の二点鎖線ＸＩＶで囲まれた部分を示す図である。図１２～図１４に示された構成のうち、前述の図３～図５の構成と共通するものについては、同じ参照符号を付し、詳細な説明を省略する。
この窒化物半導体装置５１は、活性領域２１上の領域のみに形成されているパッシベーション膜２７に代えて、活性領域２１および不活性領域２０を覆うように形成された本発明の第３絶縁膜の一例としてのパッシベーション膜５２を備えている点で、窒化物半導体装置３と異なっている。
パッシベーション膜５２は、この実施形態では、窒化膜（たとえば、ＳｉＮ膜）からなり、ゲート電極２６およびゲート層２５を覆うように活性領域２１に形成された第１部分５３と、第１部分５３から一体的に不活性領域２０に延び、不活性領域２０の底部１９および側部２２，２３に接するように形成された第２部分５４とを含む。なお、後述するように、パッシベーション膜５２は、第１パッシベーション膜５８および第２パッシベーション膜６０の積層によって形成されるものである。したがって、図１２では、仮想的に、第１パッシベーション膜５８と第２パッシベーション膜６０との境界５５を示している。
パッシベーション膜５２の第１部分５３は、ゲート層２５とゲート電極２６とのの積層構造の上面および側面に接するように当該積層構造を覆っており、活性領域２１において電子供給層１５の表面２４に接している。また、パッシベーション膜５２の第１部分５３の厚さは、１００ｎｍ以上であることが好ましく、たとえば、１００ｎｍ～１２０ｎｍである。厚さがこの範囲であれば、パッシベーション膜５２の第１部分５３上のフィールドプレート３５による電界緩和を効果的に発現することができる。
一方、パッシベーション膜５２の第２部分５４は、不活性領域２０の底部１９および側部２２，２３に接している。また、パッシベーション膜５２の第２部分５４は、不活性領域２０においては、電子供給層１５の表面２４よりも低い位置（不活性領域２０の底部１９に近い位置）に表面５６を有している。したがって、図１４に示すように、層間絶縁膜３６の部分５７は、パッシベーション膜５２の第２部分５４を介して不活性領域２０に入り込んでいる。
また、パッシベーション膜５２の第２部分５４は、第１部分５３よりも薄く、好ましくは、５０ｎｍ以下、たとえば、２０ｎｍ～３０ｎｍの厚さを有している。
図１５Ａ～図１５Ｈは、前述の窒化物半導体装置３の製造工程の一部を工程順に示す図である。
窒化物半導体装置３を製造するには、図１５Ａに示すように、たとえばエピタキシャル成長法によって、基板１２上に、バッファ層１３、電子走行層１４、電子供給層１５および第１窒化物半導体層３８が形成される。第１窒化物半導体層３８は、アクセプタ型不純物がドーピングされた窒化物半導体からなり、この実施形態では、ゲート層２５と同じ材料からなる。
次に、図１５Ｂに示すように、第１窒化物半導体層３８上に、たとえばスパッタ法によって、電極材料膜３９が形成される。電極材料膜３９は、ＴｉＮ層から構成されており、この実施形態では、ゲート電極２６と同じ材料からなる。次に、電極材料膜３９上に、選択的にマスク４７が形成される。マスク４７は、たとえば、フォトレジスト等の公知のマスクで構成されていてもよい。
次に、図１５Ｃに示すように、マスク４７を介するエッチング（たとえば、ドライエッチング）によって、マスク４７から露出する電極材料膜３９が選択的に除去される。これにより、マスク４７で覆われていた電極材料膜３９の部分が、ゲート電極２６として形成される。その後、マスク４７は、アッシング等によって除去される。
次に、図１５Ｄに示すように、ゲート電極２６をマスクとするエッチング（たとえば、ドライエッチング）によって、ゲート電極２６から露出する第１窒化物半導体層３８が選択的に除去される。これにより、ゲート電極２６で覆われていた第１窒化物半導体層３８の部分が、ゲート電極２６に対して自己整合的なゲート層２５として形成される。
次に、図１５Ｅに示すように、たとえばＣＶＤ法によって、ゲート電極２６を覆うように、電子供給層１５の表面２４全体に本発明の第４絶縁膜の一例としての第１パッシベーション膜５８が形成される。第１パッシベーション膜５８は、この実施形態では、窒化膜（たとえば、ＳｉＮ膜）からなる。
次に、図１５Ｆに示すように、たとえばエッチング（たとえば、ドライエッチング）によって、第１パッシベーション膜５８が選択的に除去されることによって、第１パッシベーション膜５８に第２開口５９が形成される。この第２開口５９は、不活性領域２０を形成すべき電子供給層１５の部分を露出させる。次に、第２開口５９を有する第１パッシベーション膜５８をマスクとするエッチング（たとえば、ドライエッチング）によって、電子供給層１５および電子走行層１４が順に除去される。これにより、エッチングによって形成された凹部からなる不活性領域２０が形成されると共に、第１パッシベーション膜５８で覆われていた領域に活性領域２１が形成される。
次に、図１５Ｇに示すように、たとえばＣＶＤ法によって、基板１２上の領域全体に本発明の第５絶縁膜の一例としての第２パッシベーション膜６０が形成される。第２パッシベーション膜６０は、活性領域２１上で第１パッシベーション膜５８を覆うと共に、不活性領域２０に入り込み、不活性領域２０の底部１９および側部２２，２３に接することとなる。これにより、パッシベーション膜５２が形成される。なお、第２パッシベーション膜６０は、この実施形態では、第１パッシベーション膜５８と同じ材料である窒化膜（たとえば、ＳｉＮ膜）からなる。
次に、図１５Ｈに示すように、活性領域２１上のパッシベーション膜５２が、たとえばエッチング（たとえば、ドライエッチング）によって選択的に除去されることによって、ソースコンタクト孔３１およびドレインコンタクト孔３２（図１３参照）が同時に形成される。次に、たとえばスパッタ法によって、パッシベーション膜５２の表面全体に、電極材料膜（図示せず）が形成される。そして、当該電極材料膜が選択的に除去されることによって、電子供給層１５にオーミック接続されるソース電極３３およびドレイン電極３４（図１３参照）が形成される。
その後は、図１２に示すように、たとえばＣＶＤ法によって、基板１２上の領域全体に本発明の第６絶縁膜の一例としての層間絶縁膜３６が形成される。そして、層間絶縁膜３６上に、選択的に配線３７が形成されることによって、前述の窒化物半導体装置５１が得られる。
以上の方法によっても、図１１Ｆに示すように、不活性領域２０が、第１パッシベーション膜５８をマスクとする除去工程によって形成される。第１パッシベーション膜５８は、最終製品である窒化物半導体装置３のパッシベーション膜５２の一部として残る構成であるため、除去工程後にアッシングによって除去する必要がない。また、図１５Ｄに示すように、ゲート層２５の形成時も、フォトレジスト等のマスクではなく、アッシングによる除去が不要なゲート電極２６がマスクとして使用される。そのため、ゲート層２５および不活性領域２０の形成の一連の流れにおいて、電子供給層１５の表面２４が受けるダメージを低減することができる。その結果、電子供給層１５の表面２４と当該表面２４上のパッシベーション膜２７との界面に流れるリーク電流を抑制することができる。
さらに、窒化物半導体装置４１では、不活性領域２０の第１側部２２として露出するＧａＮ層（電子走行層１４）に接する膜は、窒化膜からなるパッシベーション膜５２である。窒化膜は、酸化膜に比べて、ＧａＮとの界面にリーク電流が発生しにくい。そのため、不活性領域２０に露出するＧａＮに接する膜を窒化膜からなるパッシベーション膜５２とすることによって、リーク電流を一層抑制することができる。
また、窒化物半導体装置５１では、パッシベーション膜５２が活性領域２１および不活性領域２０に連なって形成されている。そのため、窒化物半導体装置３のパッシベーション膜２７のように、窒化膜４３が活性領域２１ごとに分断されていない。しかしながら、図１４に示すように、層間絶縁膜３６の部分５７が不活性領域２０に入り込んでいる。これにより、活性領域２１上のパッシベーション膜５２を、その周囲の不活性領域２０に入り込んだ層間絶縁膜３６で取り囲むことができる。その結果、窒化物半導体装置３と同様に、パッシベーション膜５２の応力（引張り応力）を緩和することができる。
以上、本発明の一実施形態について説明したが、本発明は、他の形態で実施することもできる。
たとえば、前述の実施形態では、電子走行層１４がＧａＮからなり、電子供給層１５がＡｌＧａＮまたはＡｌＮからなる例について説明したが、電子走行層１４と電子供給層１５とはＡｌ組成が異なっていればよく、他の組み合わせも可能である。電子供給層／電子走行層の組み合わせは、ＡｌＧａＮ層／ＧａＮ層、ＡｌＧａＮ層／ＡｌＧａＮ層（ただしＡｌ組成が異なるもの）、ＡｌＩｎＮ層／ＡｌＧａＮ層、ＡｌＩｎＮ層／ＧａＮ層、ＡｌＮ層／ＧａＮ層、ＡｌＮ層／ＡｌＧａＮ層のうちのいずれかであってもよい。より一般化すれば、電子供給層は、組成中にＡｌおよびＮを含む。電子走行層は、組成中にＧａおよびＮを含み、Ａｌ組成が電子供給層とは異なる。電子供給層と電子走行層とでＡｌ組成が異なることにより、それらの間の格子不整合が生じ、それによって、分極に起因するキャリアが二次元電子ガスの形成に寄与する。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
３ 窒化物半導体装置
１４ 電子走行層
１５ 電子供給層
１８ 二次元電子ガス
１９ 底部
２０ 不活性領域
２１ 活性領域
２４ （電子供給層の）表面
２５ ゲート層
２６ ゲート電極
２７ パッシベーション膜
３３ ソース電極
３４ ドレイン電極
３５ フィールドプレート
３６ 層間絶縁膜
３８ 第１窒化物半導体層
３９ 電極材料膜
４０ 第１開口
４１ 窒化物半導体装置
４２ 層間絶縁膜
４３ 窒化膜
４４ 酸化膜
５１ 窒化物半導体装置
５２ パッシベーション膜
５３ 第１部分
５４ 第２部分
５８ 第１パッシベーション膜
５９ 第２開口
６０ 第２パッシベーション膜

Claims (23)

  1. 窒化物半導体からなる電子走行層と、
    前記電子走行層上に形成され、ＡｌｘＩｎｙＧａ１－ｘ－ｙＮ（ｘ＞０、ｘ＋ｙ≦１）からなる電子供給層と、
    前記電子走行層および前記電子供給層の積層構造を有する活性領域と、
    前記活性領域の周囲において前記活性領域を取り囲み、底部が前記電子走行層に達するように前記積層構造に形成された凹部からなる不活性領域と、
    前記活性領域において前記電子供給層上に選択的に形成された窒化物半導体からなるゲート層と、
    前記ゲート層上に形成されたゲート電極とを含み、
    前記ゲート電極は、第１方向に沿って長い形状を有しており、
    前記不活性領域は、平面視において、前記活性領域の周囲全体にわたって形成されたベース領域と、前記ベース領域から前記第１方向に沿って前記活性領域の内側に向かって選択的に延伸する第１凸状領域とを含む、窒化物半導体装置。
  2. 前記活性領域は、前記不活性領域の前記第１凸状領域を挟むように前記第１方向に沿って選択的に突出する第２凸状領域を含み、
    前記ゲート電極の前記第１方向における端部が前記第２凸状領域に配置され、前記第１方向に交差する第２方向において、前記不活性領域の前記第１凸状領域に隣接している、請求項１に記載の窒化物半導体装置。
  3. 前記電子供給層にオーミック接続されたオーミック電極を含み、
    前記オーミック電極は、前記第１方向に沿って延びる平面視帯状に形成された第１電極を含み、
    前記第１凸状領域は、前記第１電極の前記第１方向における両端部に向かって延伸する形状に形成されている、請求項２に記載の窒化物半導体装置。
  4. 前記オーミック電極は、前記ゲート電極を挟むように配置されたソース電極および前記第１電極としてのドレイン電極を含む、請求項３に記載の窒化物半導体装置。
  5. 前記ゲート電極は、平面視において前記第１方向において長い長方形環状に形成されている、請求項４に記載の窒化物半導体装置。
  6. 前記ソース電極は、前記ゲート電極の内方領域において前記電子供給層にオーミック接続され、前記ゲート電極の前記内方領域から前記ゲート電極の上方を通り、前記ドレイン電極の側方まで延びている、請求項５に記載の窒化物半導体装置。
  7. 前記ソース電極および前記ドレイン電極は、前記活性領域において前記第２方向に沿って交互に配列されており、
    前記ソース電極および前記ドレイン電極の配列に倣って、前記活性領域の前記第２凸状領域および前記不活性領域の前記第１凸状領域が、前記第２方向に沿って交互に配列されている、請求項４～６のいずれか一項に記載の窒化物半導体装置。
  8. 前記ゲート電極を覆うように形成され、前記活性領域において前記電子供給層に接する第１絶縁膜と、
    前記第１絶縁膜を覆うように形成され、前記不活性領域に接する第２絶縁膜とを含む、請求項１～７のいずれか一項に記載の窒化物半導体装置。
  9. 前記第２絶縁膜は、前記凹部である前記不活性領域に入り込み、前記電子供給層と前記電子走行層との境界を被覆している、請求項８に記載の窒化物半導体装置。
  10. 前記第２絶縁膜は、単層膜からなる、請求項８または９に記載の窒化物半導体装置。
  11. 前記第１絶縁膜は、窒化膜からなり、
    前記第２絶縁膜は、酸化膜からなる、請求項１０に記載の窒化物半導体装置。
  12. 前記第２絶縁膜は、多層膜からなる、請求項８または９に記載の窒化物半導体装置。
  13. 前記第１絶縁膜は、窒化膜からなり、
    前記第２絶縁膜は、窒化膜と、前記窒化膜上の酸化膜との積層構造を含む、請求項１２に記載の窒化物半導体装置。
  14. 前記多層膜は、第１膜と、前記第１膜上の第２膜とを含み、
    前記第１膜は、前記凹部である前記不活性領域に入り込み、前記電子供給層と前記電子走行層との境界を被覆し、かつ前記電子供給層の表面に対して前記不活性領域の前記底部に近い位置に表面を有し、
    前記第２膜は、前記第１膜を介して前記不活性領域に入り込んだ部分を有している、請求項１２に記載の窒化物半導体装置。
  15. 前記オーミック電極は、前記第１絶縁膜上に前記第２絶縁膜に覆われるように形成され、前記第１絶縁膜を通って前記電子供給層にオーミック接続されている、請求項８～１４のいずれか一項に記載の窒化物半導体装置のうち、請求項３～７のいずれか一項を引用する窒化物半導体装置。
  16. 前記第１絶縁膜は、前記活性領域と前記不活性領域との境界部からはみ出さず、前記不活性領域の側部と面一な端面を有し、
    前記第２絶縁膜は、前記第１絶縁膜の前記端面を被覆している、請求項８～１５のいずれか一項に記載の窒化物半導体装置。
  17. 前記ゲート電極を覆うように形成され、前記活性領域の前記電子供給層に接する第１部分および前記不活性領域に接する第２部分を有する第３絶縁膜を含み、
    前記第３絶縁膜の前記第１部分は、前記第３絶縁膜の前記第２部分よりも大きな厚さを有しており、
    前記第３絶縁膜の前記第２部分は、前記凹部である前記不活性領域に入り込み、前記電子供給層と前記電子走行層との境界を被覆する、請求項１～７のいずれか一項に記載の窒化物半導体装置。
  18. 前記第３絶縁膜は、窒化膜からなる、請求項１７に記載の窒化物半導体装置。
  19. 前記第３絶縁膜の前記第２部分の厚さは、５０ｎｍ以下である、請求項１７または１８に記載の窒化物半導体装置。
  20. 前記オーミック電極は、前記第３絶縁膜の前記第１部分上に形成され、前記第３絶縁膜の前記第１部分を通って前記電子供給層にオーミック接続されている、請求項１７～１９のいずれか一項に記載の窒化物半導体装置のうち、請求項３～７のいずれか一項を引用する窒化物半導体装置。
  21. 前記第３絶縁膜の前記第１部分の厚さは、１００ｎｍ以上である、請求項１７～２０のいずれか一項に記載の窒化物半導体装置。
  22. 前記ゲート層は、前記ゲート電極に対して自己整合的に形成されている、請求項１～２１のいずれか一項に記載の窒化物半導体装置。
  23. 前記不活性領域は、前記底部から垂直に立ち上がる第１側部と、前記第１側部に連なり、前記活性領域に対してもたれるように前記電子供給層の表面に対して傾斜した第２側部とを一体的に有している、請求項１～２２のいずれか一項に記載の窒化物半導体装置。
JP2023006576A 2018-10-05 2023-01-19 窒化物半導体装置 Active JP7464763B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023006576A JP7464763B2 (ja) 2018-10-05 2023-01-19 窒化物半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018190199A JP2020061414A (ja) 2018-10-05 2018-10-05 窒化物半導体装置および窒化物半導体装置の製造方法
JP2023006576A JP7464763B2 (ja) 2018-10-05 2023-01-19 窒化物半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018190199A Division JP2020061414A (ja) 2018-10-05 2018-10-05 窒化物半導体装置および窒化物半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2023052520A JP2023052520A (ja) 2023-04-11
JP7464763B2 true JP7464763B2 (ja) 2024-04-09

Family

ID=70051845

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018190199A Pending JP2020061414A (ja) 2018-10-05 2018-10-05 窒化物半導体装置および窒化物半導体装置の製造方法
JP2023006576A Active JP7464763B2 (ja) 2018-10-05 2023-01-19 窒化物半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018190199A Pending JP2020061414A (ja) 2018-10-05 2018-10-05 窒化物半導体装置および窒化物半導体装置の製造方法

Country Status (2)

Country Link
US (2) US11652145B2 (ja)
JP (2) JP2020061414A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020112069B4 (de) * 2020-02-27 2022-03-03 Taiwan Semiconductor Manufacturing Co. Ltd. Source-leckstromunterdrückung durch source-umgebende gate-struktur und verfahren zur herstellung der gate-struktur
WO2023228899A1 (ja) * 2022-05-27 2023-11-30 ローム株式会社 窒化物半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100052014A1 (en) 2008-09-03 2010-03-04 Kabushiki Kaisha Toshiba Semiconductor device and fabrication method for the same
JP2010062320A (ja) 2008-09-03 2010-03-18 Toshiba Corp 半導体装置およびその製造方法
US20130099324A1 (en) 2011-10-19 2013-04-25 Jenn Hwa Huang Gan-on-si switch devices
CN106206295A (zh) 2016-07-15 2016-12-07 中国科学院微电子研究所 GaN增强型器件制备方法及形成的GaN增强型器件

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273486A (ja) 2003-03-05 2004-09-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4705412B2 (ja) * 2005-06-06 2011-06-22 パナソニック株式会社 電界効果トランジスタ及びその製造方法
JP5300238B2 (ja) * 2006-12-19 2013-09-25 パナソニック株式会社 窒化物半導体装置
JP2013074179A (ja) * 2011-09-28 2013-04-22 Fujitsu Ltd 化合物半導体装置及びその製造方法
TWI566328B (zh) * 2013-07-29 2017-01-11 高效電源轉換公司 具有用於產生附加構件之多晶矽層的氮化鎵電晶體
JP6287143B2 (ja) * 2013-12-06 2018-03-07 株式会社デンソー 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100052014A1 (en) 2008-09-03 2010-03-04 Kabushiki Kaisha Toshiba Semiconductor device and fabrication method for the same
JP2010062320A (ja) 2008-09-03 2010-03-18 Toshiba Corp 半導体装置およびその製造方法
US20130099324A1 (en) 2011-10-19 2013-04-25 Jenn Hwa Huang Gan-on-si switch devices
CN106206295A (zh) 2016-07-15 2016-12-07 中国科学院微电子研究所 GaN增强型器件制备方法及形成的GaN增强型器件

Also Published As

Publication number Publication date
US20230290836A1 (en) 2023-09-14
JP2020061414A (ja) 2020-04-16
JP2023052520A (ja) 2023-04-11
US20200111877A1 (en) 2020-04-09
US11652145B2 (en) 2023-05-16

Similar Documents

Publication Publication Date Title
JP6468886B2 (ja) 半導体装置の製造方法および半導体装置
US8530937B2 (en) Compound semiconductor device having insulation film with different film thicknesses beneath electrodes
JP7464763B2 (ja) 窒化物半導体装置
US10868164B2 (en) Nitride semiconductor device
US20170200818A1 (en) Semiconductor device
TW201633532A (zh) 半導體裝置及半導體裝置之製造方法
US10249725B2 (en) Transistor with a gate metal layer having varying width
JP2022191421A (ja) 半導体装置
US20190326427A1 (en) Gallium nitride transistor with improved termination structure
JP7065370B2 (ja) 半導体デバイス及びその製造方法
JP6496149B2 (ja) 半導体装置および半導体装置の製造方法
US10672876B2 (en) Field-effect transistor having a bypass electrode connected to the gate electrode connection section
JP7300840B2 (ja) 窒化物半導体装置の製造方法
JP2014078561A (ja) 窒化物半導体ショットキバリアダイオード
JP7161915B2 (ja) 半導体装置
TWM529274U (zh) 常關式疊接型高電子遷移率電晶體
CN114127954B (zh) 半导体装置及其制造方法
JP2020194919A (ja) 半導体装置
US11437473B2 (en) Nitride semiconductor device and method of manufacturing the same
JP7387567B2 (ja) 半導体装置
JP6689424B2 (ja) 半導体装置
JP7395273B2 (ja) 窒化物半導体装置およびその製造方法
JP7101286B2 (ja) 半導体装置
JP2009044035A (ja) 電界効果半導体装置
KR20140111795A (ko) 전력 반도체 소자 및 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240328

R150 Certificate of patent or registration of utility model

Ref document number: 7464763

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150