KR20150044326A - 쇼트키 배리어 다이오드가 일체화된 고전자 이동도 트랜지스터를 구비하는 반도체 소자 및 그 제조 방법 - Google Patents
쇼트키 배리어 다이오드가 일체화된 고전자 이동도 트랜지스터를 구비하는 반도체 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20150044326A KR20150044326A KR20130123596A KR20130123596A KR20150044326A KR 20150044326 A KR20150044326 A KR 20150044326A KR 20130123596 A KR20130123596 A KR 20130123596A KR 20130123596 A KR20130123596 A KR 20130123596A KR 20150044326 A KR20150044326 A KR 20150044326A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- electrode
- schottky barrier
- barrier diode
- substrate
- Prior art date
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 149
- 239000004065 semiconductor Substances 0.000 title claims abstract description 85
- 238000004519 manufacturing process Methods 0.000 title abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 135
- 239000010410 layer Substances 0.000 claims description 313
- 238000002161 passivation Methods 0.000 claims description 46
- 238000000034 method Methods 0.000 claims description 30
- 239000011229 interlayer Substances 0.000 claims description 23
- 239000004020 conductor Substances 0.000 claims description 21
- 239000000853 adhesive Substances 0.000 claims description 20
- 230000001070 adhesive effect Effects 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 7
- 239000010408 film Substances 0.000 description 20
- 239000000463 material Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000010992 reflux Methods 0.000 description 8
- 150000002736 metal compounds Chemical class 0.000 description 7
- 229910002704 AlGaN Inorganic materials 0.000 description 6
- 230000005669 field effect Effects 0.000 description 4
- 230000010287 polarization Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- -1 at least one of Al Chemical class 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
쇼트키 배리어 다이오드가 하나의 칩 내에 함께 일체화되어 있는 고전자 이동도 트랜지스터 및 그 제조 방법을 개시한다. 일 유형에 따른 반도체 소자는, 제 1 농도로 도핑된 제 1 기판층; 상기 제 1 기판층 위에 배치된 것으로, 제 1 농도보다 높은 제 2 농도로 도핑된 제 2 기판층; 상기 제 2 기판층 위에 배치된 고전자 이동도 트랜지스터; 상기 제 2 기판층 위에 부분적으로 배치된 캐소드 전극; 및 상기 제 1 기판층의 하부에 배치되며, 상기 제 1 기판층과 쇼트키 접촉을 형성하는 애노드 전극;을 포함할 수 있다.
Description
개시된 실시예들은 반도체 소자 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 하나의 반도체 칩 내에 함께 일체화되어 있는 쇼트키 배리어 다이오드와 고전자 이동도 트랜지스터를 구비하는 반도체 소자 및 그 제조 방법에 관한 것이다.
전력 변환 시스템에 있어서, 반도체 스위칭 소자의 효율이 전체 시스템의 효율을 좌우한다. 전력 변환 시스템용 스위칭 소자로서, 실리콘(Si)을 이용한 파워 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)나 IGBT(Iusulated Gate Bipolar Transistor)는 실리콘 자체의 재료적인 한계로 인하여 스위칭 소자의 효율 증가에 한계가 있다. 이러한 실리콘의 재료적인 한계를 벗어나기 위한 시도로서, 고전자 이동도 트랜지스터(high electron mobility transistor; HEMT)에 대한 연구가 활발히 진행되고 있다.
고전자 이동도 트랜지스터는 전기적 분극(polarization) 특성이 서로 다른 반도체층들을 포함한다. 고전자 이동도 트랜지스터에서 상대적으로 큰 분극률을 갖는 반도체층은 그와 이종 접합된 다른 반도체층에 2차원 전자 가스(2-dimensional electron gas; 2DEG)를 유발할 수 있다. 2DEG는 드레인 전극과 소스 전극 사이의 채널로서 이용되며, 이러한 채널을 흐르는 전류는 게이트 전극에 인가되는 바이어스 전압에 의해 제어된다. 고전자 이동도 트랜지스터는 낮은 도전 손실(conduction loss)과 낮은 ON 저항(Rdson), 높은 항복 전압 등의 특성으로 인해 고전력 고주파 시스템의 효율을 크게 향상시킬 수 있다.
한편, 이러한 고전자 이동도 트랜지스터와 같은 전계효과 반도체 스위칭 소자에는 드레인 전극의 전위가 소스 전극의 전위보다 낮아져, 전계효과 반도체 스위칭 소자에 역방향 전압이 인가되는 경우가 있다. 이에 대응하기 위하여, 전력 회로의 구성시에 추가적인 환류 다이오드(free wheeling diode; FWD)를 전계효과 반도체 소자에 병렬로 연결하여 사용하는 것이 일반적이다.
하나의 반도체 칩 내에 함께 일체화되어 있는 쇼트키 배리어 다이오드와 고전자 이동도 트랜지스터를 구비하는 반도체 소자 및 그 제조 방법을 제공한다.
일 유형에 따른 반도체 소자는, 제 1 도핑 농도로 도핑된 제 1 기판층; 상기 제 1 기판층 위에 배치된 것으로, 제 1 농도보다 높은 제 2 도핑 농도로 도핑된 제 2 기판층; 상기 제 2 기판층 위에 배치된 것으로, 소스 전극, 드레인 전극 및 게이트 전극을 구비하는 고전자 이동도 트랜지스터; 상기 제 2 기판층 위에 부분적으로 배치된 캐소드 전극; 및 상기 제 1 기판층의 하부에 배치되며, 상기 제 1 기판층과 쇼트키 접촉을 형성하는 애노드 전극;을 포함하며, 여기서 상기 제 1 기판층, 제 2 기판층, 캐소드 전극 및 애노드 전극이 제 1 쇼트키 배리어 다이오드를 구성할 수 있다.
상기 고전자 이동도 트랜지스터는, 예를 들어, 상기 제 2 기판층 위에 형성된 버퍼층; 상기 버퍼층 위에 형성된 채널층; 상기 채널층 위에 형성된 채널 공급층; 상기 채널 공급층 상에 형성된 상기 게이트 전극; 상기 게이트 전극과 채널 공급층을 덮도록 형성된 패시베이션층; 및 상기 패시베이션층 위에 형성되며 상기 패시베이션층을 관통하여 채널 공급층과 각각 접촉하는 상기 소스 전극과 드레인 전극;을 포함할 수 있다.
또한, 상기 고전자 이동도 트랜지스터는, 상기 소스 전극과 드레인 전극 및 캐소드 전극을 전체적으로 덮도록 형성된 층간 절연막; 및 상기 층간 절연막 위에 형성되며 상기 층간 절연막을 관통하여 상기 소스 전극과 드레인 전극에 각각 연결되는 다수의 배선들;을 더 포함할 수 있다.
상기 반도체 소자는, 절연성 기판; 상기 절연성 기판 위에 배치된 도전체층;
상기 도전체층 위에 배치된 도전성 접착제; 및 상기 절연성 기판 상에 배치된 적어도 하나의 전극 패드;를 더 포함할 수 있으며, 상기 애노드 전극이 상기 도전성 접착제 위에 부착될 수 있다.
일 실시예에서, 상기 소스 전극이 상기 애노드 전극에 전기적으로 연결되고, 상기 드레인 전극이 상기 캐소드 전극에 전기적으로 연결될 수 있다.
또한, 상기 드레인 전극만이 상기 캐소드 전극에 전기적으로 연결될 수 있다.
또한, 상기 소드 전극만이 상기 애노드 전극에 전기적으로 연결될 수 있다.
또는, 상기 소스 전극만이 상기 캐소드 전극에 전기적으로 연결될 수 있다.
또는, 상기 드레인 전극만이 상기 애노드 전극에 전기적으로 연결될 수 있다.
상기 반도체 소자는, 상기 제 2 기판층 상에서 상기 고전자 이동도 트랜지스터와 인접하여 배치된 제 2 쇼트키 배리어 다이오드를 더 포함할 수 있으며, 상기 제 2 쇼트키 배리어 다이오드는 전류가 수평 방향으로 흐르는 수평 구조의 채널 및 상기 채널에 연결된 애노드 전극과 캐소드 전극을 구비할 수 있다.
상기 제 2 쇼트키 배리어 다이오드는, 예를 들어, 상기 제 2 기판층 위에 형성된 버퍼층; 상기 버퍼층 위에 형성된 채널층; 상기 채널층 위에 형성된 채널 공급층; 상기 채널 공급층을 덮도록 형성된 패시베이션층; 및 상기 패시베이션층 위에 형성되며 상기 패시베이션층을 관통하여 상기 채널 공급층과 각각 접촉하는 상기 애노드 전극과 캐소드 전극;을 포함할 수 있다.
일 실시예에서, 상기 제 1 쇼트키 배리어 다이오드의 애노드 전극이 상기 소스 전극에 전기적으로 연결되고, 상기 제 1 쇼트키 배리어 다이오드의 캐소드 전극이 상기 드레인 전극에 전기적으로 연결되며, 상기 제 2 쇼트키 배리어 다이오드의 캐소드 전극이 상기 드레인 전극에 전기적으로 연결될 수 있다.
또한, 상기 제 1 쇼트키 배리어 다이오드의 애노드 전극이 상기 소스 전극에 전기적으로 연결되고, 상기 제 1 쇼트키 배리어 다이오드의 캐소드 전극이 상기 드레인 전극에 전기적으로 연결되며, 상기 제 2 쇼트키 배리어 다이오드의 애노드 전극이 상기 소스 전극에 전기적으로 연결될 수 있다.
또한, 상기 제 1 쇼트키 배리어 다이오드의 애노드 전극이 상기 소스 전극에 전기적으로 연결되고, 상기 제 1 쇼트키 배리어 다이오드의 캐소드 전극이 상기 드레인 전극에 전기적으로 연결되며, 상기 제 2 쇼트키 배리어 다이오드의 캐소드 전극이 상기 소스 전극에 전기적으로 연결될 수 있다.
또한, 상기 제 1 쇼트키 배리어 다이오드의 애노드 전극이 상기 소스 전극에 전기적으로 연결되고, 상기 제 1 쇼트키 배리어 다이오드의 캐소드 전극이 상기 드레인 전극에 전기적으로 연결되며, 상기 제 2 쇼트키 배리어 다이오드의 애노드 전극이 상기 드레인 전극에 전기적으로 연결될 수 있다.
한편, 다른 유형에 따른 반도체 소자의 제조 방법은, 벌크 기판의 하부 영역을 제 1 도핑 농도로 도핑하여 제 1 기판층을 형성하는 단계; 상기 벌크 기판의 상부 영역을 제 1 도핑 농도보다 높은 제 2 도핑 농도로 도핑하여 제 2 기판층을 형성하는 단계; 상기 제 1 기판층의 하부에 상기 제 1 기판층과 쇼트키 접촉을 형성하는 애노드 전극을 형성하는 단계; 상기 제 2 기판층 위에 소스 전극, 드레인 전극 및 게이트 전극을 구비하는 고전자 이동도 트랜지스터를 부분적으로 형성하는 단계; 및 상기 제 2 기판층 위에 캐소드 전극을 부분적으로 형성하는 단계;를 포함하며, 상기 제 1 기판층, 제 2 기판층, 캐소드 전극 및 애노드 전극이 제 1 쇼트키 배리어 다이오드를 구성할 수 있다.
예를 들어, 상기 고전자 이동도 트랜지스터를 형성하는 단계는, 에피택시 성장 공정을 이용하여 상기 제 2 기판층 위에 버퍼층, 채널층 및 채널 공급층을 차례로 성장시키는 단계; 상기 채널 공급층 위에 게이트 전극을 부분적으로 형성하는 단계; 상기 채널 공급층과 게이트 전극을 덮도록 패시베이션층을 형성하는 단계; 및 상기 패시베이션층을 관통하여 상기 채널 공급층과 각각 접촉하는 소스 전극과 드레인 전극을 상기 패시베이션층 위에 형성하는 단계;를 포함할 수 있다.
상기 반도체 소자의 제조 방법은, 상기 버퍼층, 채널층, 채널 공급층 및 패시베이션층의 양측면을 에칭하여 상기 제 2 기판층의 양측면의 상부 표면을 외부에 노출시키는 단계를 더 포함할 수 있으며, 상기 캐소드 전극은 상기 노출된 제 2 기판층의 상부 표면 위에 형성될 수 있다.
또한, 상기 반도체 소자의 제조 방법은, 상기 제 2 기판층 위에 고전자 이동도 트랜지스터를 형성하는 단계에서, 상기 제 2 기판층 위에 상기 고전자 이동도 트랜지스터와 인접하는 제 2 쇼트키 배리어 다이오드를 동시에 형성하는 단계를 더 포함할 수 있다.
예를 들어, 상기 제 2 쇼트키 배리어 다이오드를 형성하는 단계는, 에피택시 성장 공정을 이용하여 상기 제 2 기판층 위에 버퍼층, 채널층, 채널 공급층, 및 패시베이션층을 차례로 성장시키는 단계; 및 상기 패시베이션층을 관통하여 상기 채널 공급층과 각각 접촉하는 애노드 전극과 캐소드 전극을 상기 패시베이션층 위에 형성하는 단계;를 포함할 수 있다.
또한, 상기 반도체 소자의 제조 방법은, 절연성 기판 위에 도전체층과 적어도 하나의 전극 패드를 형성하는 단계; 상기 도전체층 위에 도전성 접착제를 형성하는 단계; 및 상기 애노드 전극을 상기 도전성 접착제 위에 부착하는 단계;를 더 포함할 수 있다.
개시된 실시예에 따른 반도체 소자는 하나의 반도체 칩 내에 함께 일체화된 적어도 하나의 쇼트키 배리어 다이오드와 고전자 이동도 트랜지스터를 포함할 수 있다. 따라서 본 실시예에 따른 반도체 소자를 사용할 경우, 추가적인 환류 다이오드가 필요 없다. 더욱이, 일체화된 고전자 이동도 트랜지스터와 쇼트키 배리어 다이오드 사이의 전기적 연결이 매우 다양하게 이루어질 수 있기 때문에 다양한 회로에 적용될 수 있다. 결과적으로, 회로를 구성하기 위한 소자의 개수를 줄일 수 있기 때문에 회로의 소형화 및 제조 비용의 절감을 달성할 수 있다. 이와 같은 비용 절감의 효과로 인해, 기판을 비교적 고가인 고품질 기판을 사용할 수 있으므로, 고전자 이동도 트랜지스터의 성능 향상도 기대할 수 있다.
도 1은 일 실시예에 따른 반도체 소자의 구조를 개략적으로 보이는 단면도이다.
도 2a 내지 도 2k는 도 1에 도시된 반도체 소자의 제조 과정을 개략적으로 보이는 단면도이다.
도 3a 및 도 3b는 도 1에 도시된 고전자 이동도 트랜지스터와 쇼트키 배리어 다이오드 사이의 전기적 연결에 대한 일 예 및 그의 등가 회로를 각각 보인다.
도 4a 및 도 4b는 도 1에 도시된 고전자 이동도 트랜지스터와 쇼트키 배리어 다이오드 사이의 전기적 연결에 대한 다른 예 및 그의 등가 회로를 각각 보인다.
도 5a 및 도 5b는 도 1에 도시된 고전자 이동도 트랜지스터와 쇼트키 배리어 다이오드 사이의 전기적 연결에 대한 또 다른 예 및 그의 등가 회로를 각각 보인다.
도 6a 및 도 6b는 도 1에 도시된 고전자 이동도 트랜지스터와 쇼트키 배리어 다이오드 사이의 전기적 연결에 대한 또 다른 예 및 그의 등가 회로를 각각 보인다.
도 7a 및 도 7b는 도 1에 도시된 고전자 이동도 트랜지스터와 쇼트키 배리어 다이오드 사이의 전기적 연결에 대한 또 다른 예 및 그의 등가 회로를 각각 보인다.
도 8은 다른 실시예에 따른 반도체 소자의 구조를 개략적으로 보이는 단면도이다.
도 9a 및 도 9b는 도 8에 도시된 고전자 이동도 트랜지스터와 쇼트키 배리어 다이오드 사이의 전기적 연결에 대한 일 예 및 그의 등가 회로를 각각 보인다.
도 10a 및 도 10b는 도 8에 도시된 고전자 이동도 트랜지스터와 쇼트키 배리어 다이오드 사이의 전기적 연결에 대한 다른 예 및 그의 등가 회로를 각각 보인다.
도 11a 및 도 11b는 도 8에 도시된 고전자 이동도 트랜지스터와 쇼트키 배리어 다이오드 사이의 전기적 연결에 대한 또 다른 예 및 그의 등가 회로를 각각 보인다.
도 12a 및 도 12b는 도 8에 도시된 고전자 이동도 트랜지스터와 쇼트키 배리어 다이오드 사이의 전기적 연결에 대한 또 다른 예 및 그의 등가 회로를 각각 보인다.
도 13 내지 도 18은 도 1 또는 도 8에 도시된 반도체 소자를 이용한 파워 회로의 예들을 각각 보인다.
도 2a 내지 도 2k는 도 1에 도시된 반도체 소자의 제조 과정을 개략적으로 보이는 단면도이다.
도 3a 및 도 3b는 도 1에 도시된 고전자 이동도 트랜지스터와 쇼트키 배리어 다이오드 사이의 전기적 연결에 대한 일 예 및 그의 등가 회로를 각각 보인다.
도 4a 및 도 4b는 도 1에 도시된 고전자 이동도 트랜지스터와 쇼트키 배리어 다이오드 사이의 전기적 연결에 대한 다른 예 및 그의 등가 회로를 각각 보인다.
도 5a 및 도 5b는 도 1에 도시된 고전자 이동도 트랜지스터와 쇼트키 배리어 다이오드 사이의 전기적 연결에 대한 또 다른 예 및 그의 등가 회로를 각각 보인다.
도 6a 및 도 6b는 도 1에 도시된 고전자 이동도 트랜지스터와 쇼트키 배리어 다이오드 사이의 전기적 연결에 대한 또 다른 예 및 그의 등가 회로를 각각 보인다.
도 7a 및 도 7b는 도 1에 도시된 고전자 이동도 트랜지스터와 쇼트키 배리어 다이오드 사이의 전기적 연결에 대한 또 다른 예 및 그의 등가 회로를 각각 보인다.
도 8은 다른 실시예에 따른 반도체 소자의 구조를 개략적으로 보이는 단면도이다.
도 9a 및 도 9b는 도 8에 도시된 고전자 이동도 트랜지스터와 쇼트키 배리어 다이오드 사이의 전기적 연결에 대한 일 예 및 그의 등가 회로를 각각 보인다.
도 10a 및 도 10b는 도 8에 도시된 고전자 이동도 트랜지스터와 쇼트키 배리어 다이오드 사이의 전기적 연결에 대한 다른 예 및 그의 등가 회로를 각각 보인다.
도 11a 및 도 11b는 도 8에 도시된 고전자 이동도 트랜지스터와 쇼트키 배리어 다이오드 사이의 전기적 연결에 대한 또 다른 예 및 그의 등가 회로를 각각 보인다.
도 12a 및 도 12b는 도 8에 도시된 고전자 이동도 트랜지스터와 쇼트키 배리어 다이오드 사이의 전기적 연결에 대한 또 다른 예 및 그의 등가 회로를 각각 보인다.
도 13 내지 도 18은 도 1 또는 도 8에 도시된 반도체 소자를 이용한 파워 회로의 예들을 각각 보인다.
이하, 첨부된 도면들을 참조하여, 쇼트키 배리어 다이오드가 일체화된 고전자 이동도 트랜지스터를 구비하는 반도체 소자 및 그 제조 방법에 대해 상세하게 설명한다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면상에서 각 구성요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다. 또한, 이하에 설명되는 실시예는 단지 예시적인 것에 불과하며, 이러한 실시예들로부터 다양한 변형이 가능하다. 또한 이하에서 설명하는 층 구조에서, "상부" 나 "상"이라고 기재된 표현은 접촉하여 바로 위에 있는 것뿐만 아니라 비접촉으로 위에 있는 것도 포함할 수 있다.
도 1은 일 실시예에 따른 반도체 소자(100)의 구조를 개략적으로 보이는 단면도이다. 도 1을 참조하면, 본 실시예에 따른 반도체 소자(100)는 제 1 도핑 농도로 도핑된 제 1 기판층(111a), 제 1 농도보다 높은 제 2 도핑 농도로 도핑된 제 2 기판층(111b), 제 2 기판층(111b) 위에 배치된 고전자 이동도 트랜지스터(120), 제 2 기판층(111b) 위에 부분적으로 배치된 적어도 하나의 캐소드 전극(113), 및 상기 제 1 기판층(111a)의 하부에 배치된 애노드 전극(112)을 포함할 수 있다.
여기서, 제 1 기판층(111a), 제 2 기판층(111b), 캐소드 전극(113) 및 애노드 전극(112)은 쇼트키 배리어 다이오드(Schottky barrier diode; SBD)(110)를 구성한다. 즉, 기판(111)은 고전자 이동도 트랜지스터(120)의 반도체 박막들을 성장시키기 위한 성장 기판의 역할을 하는 동시에, 고전자 이동도 트랜지스터(120)와 연결된 쇼트키 배리어 다이오드(110)의 역할도 할 수 있다. 따라서, 본 실시예에 따른 반도체 소자(100)는 하나의 반도체 칩 내에 일체로 형성된 쇼트키 배리어 다이오드(110)와 고전자 이동도 트랜지스터(120)를 포함할 수 있다.
쇼트키 배리어 다이오드(110)를 형성하기 위하여, 상기 제 1 기판층(111a)과 애노드 전극(112)은 쇼트키 컨택(Schottky contact)을 형성할 수 있다. 이를 위해, 제 1 기판(111a)은 SiC, GaN, 사파이어(sapphire), Si 등의 반도체 재료로 이루어질 수 있으며, 애노드 전극(112)은 Ni, Ti, Au, Pt, ITO(indium tin oxide) 등의 금속 또는 금속 화합물로 이루어질 수 있다. 한편, 제 2 기판층(111b)은 캐소드 전극(113)과의 오믹 컨택(ohmic contact)을 형성하기 위한 컨택층의 역할을 할 수 있다. 이를 위해, 제 2 기판층(111b)은 제 1 기판층(111a)보다 높은 도핑 농도로 도핑될 수 있다. 예컨대, 하나의 벌크 기판(111)의 하부 영역을 N-로 도핑함으로써 제 1 기판층(111a)을 형성하고, 상부 영역을 N+로 도핑함으로써 제 2 기판층(111b)을 형성할 수 있다.
고전자 이동도 트랜지스터(120)는 제 2 기판층(111b) 위에 형성될 수 있다. 예를 들어, 도 1에 도시된 바와 같이, 고전자 이동도 트랜지스터(120)는 제 2 기판층(111b) 위에서 2개의 캐소드 전극(113) 사이에 형성될 수 있다. 구체적으로, 고전자 이동도 트랜지스터(120)는, 제 2 기판층(111b) 위에 형성된 버퍼층(121), 버퍼층(121) 위에 형성된 채널층(122), 채널층(122) 위에 형성된 채널 공급층(123), 채널 공급층(123) 상에 형성된 게이트 전극(124), 상기 게이트 전극(124)과 채널 공급층(123)을 덮도록 형성된 패시베이션층(125), 및 상기 패시베이션층(125) 위에 형성되며 패시베이션층(125)을 관통하여 채널 공급층(123)과 각각 접촉하는 소스 전극(126S)과 드레인 전극(126D)을 포함할 수 있다.
버퍼층(121)은 기판(111)과 채널층(122) 사이의 격자상수 및 열팽창계수 차이를 완화시켜 채널층(122)의 결정성을 향상시키는 역할을 한다. 버퍼층(121)은 Al, Ga, In 및 B 중에서 적어도 하나의 원소를 포함하는 질화물들 중에서 선택된 하나 이상의 물질을 포함하는 단층 또는 다층 구조를 가질 수 있다. 구체적인 예로서, 버퍼층(121)은 AlN, GaN, AlGaN, InGaN, AlInN, AlGaInN 등으로 구성된 다양한 물질 중에서 적어도 하나를 포함하는 단층 또는 다층 구조를 가질 수 있다.
채널층(122)은 소스 전극(126S)과 드레인 전극(126D) 사이에 채널을 형성하는 역할을 한다. 이러한 채널층(122)은 2차원 전자가스(2 Dimensional Electron Gas; 2DEG)가 내부에 형성될 수 있는 Ⅲ-Ⅴ족 계열의 반도체 재료로 이루어질 수 있다. 예를 들어, 채널층(122)은 GaN, InGaN, AlGaN 등의 재료로 이루어질 수 있다. 채널층(122)은 도핑되지 않은 층일 수 있지만, 경우에 따라서는 소정의 불순물이 도핑될 수도 있다.
채널공급층(123)은 채널층(122)에 2DEG를 유발하는 역할을 한다. 이러한 채널 공급층(123)은 채널층(122)과 분극 특성, 에너지 밴드갭(bandgap), 격자상수 중 적어도 하나가 다른 반도체 재료로 이루어질 수 있다. 예컨대, 채널 공급층(123)은 채널층(122)보다 분극률 및/또는 에너지 밴드갭이 큰 반도체 재료를 포함할 수 있다. 예를 들어, 채널 공급층(123)은 AlGaN, AlInN, InGaN, AlN, AlInGaN 등으로 구성된 다양한 물질 중에서 적어도 하나를 포함하는 단층 또는 다층 구조를 가질 수 있다. 채널 공급층(123)은 도핑되지 않은 층일 수 있지만, 경우에 따라서는 소정의 불순물이 도핑될 수도 있다. 채널공급층(123)에 의해 채널층(122)의 일부에 2DEG가 형성될 수 있다. 예를 들어, 2DEG는 채널층(122)과 채널 공급층(123)의 계면 바로 아래의 채널층(122) 영역에 형성될 수 있다. 채널층(122)에 형성된 2DEG는 소스 전극(126S)과 드레인 전극(126D) 사이의 전류 통로, 즉, 채널로 이용될 수 있다.
게이트 전극(124)은 소스 전극(126S)과 드레인 전극(126D) 사이를 흐르는 전류를 제어한다. 소스 전극(126S)과 드레인 전극(126D)은 이격 배치되며, 게이트 전극(124)은 소스 전극(126S)과 드레인 전극(126D) 사이에 배치될 수 있다. 게이트 전극(124)은 채널 공급층(123)과 쇼트키 컨택(Schottky contact)을 형성할 수 있다. 이 경우, 게이트 전극(124)은 채널 공급층(123)과 쇼트키 컨택을 형성할 수 있는 금속 또는 금속화합물 등으로 형성될 수 있다. 그러나 경우에 따라서는, 게이트 전극(124)과 채널 공급층(123)은 쇼트키 컨택을 형성하지 않고, 게이트 전극(124)과 채널 공급층(123) 사이에 추가적인 게이트 절연막을 배치할 수도 있다. 또한, 소스 전극(126S)과 드레인 전극(126D)은 채널 공급층(123)과 오믹 컨택을 형성할 수 있다.
도 1에는 고전자 이동도 트랜지스터(120)의 대표적인 구조가 예시적으로 도시되어 있지만, 본 실시예에 따른 반도체 소자(100)는 도 1에 도시된 고전자 이동도 트랜지스터(120)의 구조에 한정되지 않는다. 현재, 매우 다양한 구조의 고전자 이동도 트랜지스터(120)가 개발되어 있으며, 본 실시예에 따른 반도체 소자(100)는 어떠한 구조의 고전자 이동도 트랜지스터(120)도 채용할 수 있다.
또한, 본 실시예에 따른 고전자 이동도 트랜지스터(120)는 소스 전극(126S)과 드레인 전극(126D) 및 캐소드 전극(113)을 전체적으로 덮도록 형성된 층간 절연막(127), 및 층간 절연막(127) 위에 형성되며 층간 절연막(127)을 관통하여 소스 전극(126S)과 드레인 전극(126D)에 각각 연결되는 다수의 배선(128a, 128b)들을 더 포함할 수 있다. 배선(128a, 128b)들 중에서 어느 하나는 캐소드 전극(113)과 연결될 수도 있다. 도 1에는 드레인 전극(126D)에 연결된 제 2 배선(128b)이 캐소드 전극(113)에 연결된 것으로 도시되어 있지만, 이는 단순한 예이며, 실시예에 따라서는 소스 전극(126S)에 연결된 제 1 배선(128a)이 캐소드 전극(113)에 연결될 수도 있다.
도 2a 내지 도 2k는 도 1에 도시된 반도체 소자(100)의 제조 과정을 개략적으로 보이는 단면도이다. 이하, 도 2a 내지 도 2k를 참조하여, 본 실시예에 따른 반도체 소자(100)의 제조 방법에 대해 설명한다.
먼저, 도 2a를 참조하면, 예를 들어 SiC, GaN, 사파이어, Si 등으로 이루어진 벌크 기판(111)의 하부 영역을 N-로 도핑하여 제 1 기판층(111a)을 형성하고, 이어서 벌크 기판(111)의 상부 영역을 N+로 도핑하여 제 2 기판층(111b)을 형성한다. 그리고, 제 1 기판층(111a)의 하부에 애노드 전극(112)을 증착한다. 애노드 전극(112)은 제 1 기판층(111a)과 쇼트키 컨택을 형성할 수 있도록, 예를 들어 Ni, Ti, Au, Pt, ITO 등과 같은 금속 또는 금속 화합물로 이루어질 수 있다.
다음으로, 도 2b를 참조하면, 에피택시 성장(epitaxial growth) 공정을 이용하여 제 2 기판층(111b) 위에 버퍼층(121), 채널층(122) 및 채널 공급층(123)을 차례로 성장시킬 수 있다. 예를 들어, AlN, GaN, AlGaN, InGaN, AlInN, AlGaInN 등을 포함하는 반도체층을 제 2 기판층(111b) 위에 성장시켜 버퍼층(121)을 형성한다. 그런 후, GaN, InGaN, AlGaN 등을 포함하는 반도체층을 버퍼층(121) 위에 성장시켜 채널층(122)을 형성하고, AlGaN, AlInN, InGaN, AlN, AlInGaN 등을 포함하는 반도체층을 채널층(122) 위에 성장시켜 채널 공급층(123)을 형성할 수 있다.
그리고, 도 2c를 참조하면, 채널 공급층(123) 위에 게이트 전극(124)을 형성한다. 예를 들어, 채널 공급층(123)과 쇼트키 컨택을 형성할 수 있는 금속 또는 금속화합물을 채널 공급층(123) 위에 전체적으로 증착한 다음, 금속 또는 금속화합물의 중심 영역을 제외한 나머지 영역을 에칭하여 제거함으로써 게이트 전극(124)을 형성할 수 있다. 그런 후, 도 2c에 도시된 바와 같이, 채널 공급층(123)과 게이트 전극(124)을 전체적으로 덮도록 절연성 재료로 이루어진 패시베이션층(125)을 도포한다.
이어서, 도 2d 내지 도 2f에 도시된 바와 같이, 패시베이션층(125)을 관통하여 채널 공급층(123)과 각각 접촉하는 소스 전극(126S)과 드레인 전극(126D)을 패시베이션층(125) 위에 형성한다. 예를 들어, 도 2d에 도시된 바와 같이, 게이트 전극(124)의 양측에 채널 공급층(123)이 노출되도록 패시베이션층(125)을 에칭하여 비어홀(130, 131)을 형성한다. 그런 후, 도 2e에 도시된 바와 같이, 금속 또는 금속화합물을 포함하는 도전성 재료(126)를 패시베이션층(125) 위에 전체적으로 증착한다. 이때, 비어홀(130, 131) 내에 도전성 재료(126)가 채워질 수 있다. 도전성 재료(126)를 증착하기 전에, 도전성 재료(126)가 채널 공급층(123)과 오믹 컨택을 형성할 수 있도록, 노출된 채널 공급층(123)을 먼저 표면 처리할 수 있다. 그리고, 도 2f에 도시된 바와 같이, 에칭을 통해 도전성 재료(126)를 패터닝 함으로써 소스 전극(126S)과 드레인 전극(126D)을 각각 형성할 수 있다.
소스 전극(126S)과 드레인 전극(126D)을 형성한 후에는, 도 2g에 도시된 바와 같이, 버퍼층(121), 채널층(122), 채널 공급층(123) 및 패시베이션층(125)의 양측면을 에칭을 통해 제거한다. 이에 따라, 제 2 기판층(111b)의 양측면의 상부 표면이 외부에 노출될 수 있다.
그런 후, 도 2h에 도시된 바와 같이, 노출된 제 2 기판층(111b)의 상부 표면 위에 캐소드 전극(113)을 부분적으로 형성할 수 있다. 예를 들어, 2개의 캐소드 전극(113)이 제 2 기판층(111b)의 양측 상부 표면 위에 각각 형성될 수 있다.
캐소드 전극(113)을 형성한 후에는, 도 2i에 도시된 바와 같이, 예를 들어 SiO2, SiNx 등과 같은 절연성 재료로 이루어진 층간 절연막(127)을 형성한다. 층간 절연막(127)은 캐소드 전극(113), 제 2 기판층(111b)의 노출된 상부 표면, 소스 전극(126S), 드레인 전극(126D), 및 패시베이션층(125)을 전체적으로 일정한 두께로 덮을 수 있다.
다음으로, 도 2j 및 도 2k에 도시된 바와 같이, 층간 절연막(127)을 관통하여 소스 전극(126S)과 드레인 전극(126D)에 각각 연결되는 배선(128a, 128b)들을 층간 절연막(127) 위에 형성할 수 있다. 예를 들어, 도 2j에 도시된 바와 같이, 소스 전극(126S)과 드레인 전극(126D)이 부분적으로 노출되도록 층간 절연막(127)을 에칭하여 비어홀들을 각각 형성한다. 또한, 드레인 전극(126D)에 인접한 캐소드 전극(113)이 부분적으로 노출되도록 층간 절연막(127)을 에칭하여 비어홀을 더 형성할 수 있다. 그리고, 금속 또는 금속화합물을 포함하는 도전성 재료(128)를 층간 절연막(127) 위에 전체적으로 증착한다. 이때, 비어홀 내에 도전성 재료(128)가 채워질 수 있다.
그런 후, 도 2k에 도시된 바와 같이, 소스 전극(126S)과 드레인 전극(126D) 사이의 도전성 재료(128)를 에칭을 통해 제거할 수 있다. 그러면, 소스 전극(126S)에 연결된 제 1 배선(128a)과 드레인 전극(126D)에 연결된 제 2 배선(128b)이 각각 형성될 수 있다. 도 2j 및 도 2k의 예에서는, 드레인 전극(126D)에 인접한 캐소드 전극(113)을 노출시켜 제 2 배선(128b)이 드레인 전극(126D)과 캐소드 전극(113)을 연결하는 것으로 도시되어 있다. 그러나, 이는 단순한 예이며, 실시예에 따라서는 소스 전극(126S)에 연결된 제 1 배선(128a)이 캐소드 전극(113)에 연결될 수도 있다. 예컨대, 도 2j의 단계에서, 소스 전극(126S)에 인접한 캐소드 전극(113)을 노출시킬 수 있다. 그러면, 도 2k의 단계에서, 소스 전극(126S)과 캐소드 전극(113)을 연결하는 제 1 배선(128a)이 형성될 수 있다.
상술한 반도체 소자(100)의 구조에서, 고전자 이동도 트랜지스터(120)의 소스 전극(126S)과 드레인 전극(126D)을 쇼트키 배리어 다이오드(110)의 애노드 전극(112)과 캐소드 전극(113)에 연결시키는 방식에는 다양한 조합이 가능하다. 이러한 다양한 조합으로부터 다양한 회로의 구성이 가능하다. 예컨대, 도 3a 내지 도 7b는 도 1에 도시된 고전자 이동도 트랜지스터(120)와 쇼트키 배리어 다이오드(110) 사이의 다양한 전기적 연결 방식들 및 그들의 등가 회로들을 도시하고 있다.
먼저, 도 3a를 참조하면, 본 실시예에 따른 반도체 소자(100)는 절연성 기판(140) 상에 다이(die) 어태칭될 수 있다. 예를 들어, 절연성 기판(140) 위에는 도전체층(141)과 도전성 접착제(142)가 차례로 형성되어 있고, 반도체 소자(100)의 애노드 전극(112)이 도전성 접착제(142) 위에 부착될 수 있다. 또한, 절연성 기판(140) 위에는 도전체층(141)과 분리된 전극 패드(143)가 더 형성될 수 있다. 2개의 와이어(145)가 와이어 본딩을 통해 제 1 배선(128a)과 도전체층(141) 사이, 및 제 2 배선(128b)과 전극 패드(143) 사이를 각각 연결할 수 있다. 한편, 도 3a에 도시된 바와 같이, 제 2 배선(128b)은 드레인 전극(126D)과 캐소드 전극(113)에 연결되어 있다. 결과적으로, 애노드 전극(112)은 소스 전극(126S)에 연결되고 캐소드 전극(113)은 드레인 전극(126D)에 연결된다. 따라서, 도 3b의 등가 회로에 도시된 바와 같이, 쇼트키 배리어 다이오드(110)는 역병렬(antiparallel)로 고전자 이동도 트랜지스터(120)에 연결된 환류 다이오드(free wheeling diode; FWD)의 역할을 하게 된다. 이러한 도 3a에 도시된 구성에 따르면, 고전자 이동도 트랜지스터와 환류 다이오드가 하나의 반도체 소자(100) 내에 일체화될 수 있다.
또한, 도 4a를 참조하면, 전기적으로 서로 분리되어 있는 도전체층(141), 제 1 전극 패드(143a) 및 제 2 전극 패드(143b)가 절연성 기판(140) 위에 형성되어 있다. 예를 들어, 제 1 전극 패드(143a)는 소스 전극(126S)에 인접하여 배치되어 있고, 제 2 전극 패드(143b)는 드레인 전극(126D)에 인접하여 배치될 수 있다. 반도체 소자(100)의 애노드 전극(112)은 도전성 접착제(142)를 통해 도전체층(141) 위에 부착될 수 있다. 2개의 와이어(145)는 제 1 배선(128a)과 제 1 전극 패드(143a) 사이, 및 제 2 배선(128b)과 제 2 전극 패드(143b) 사이를 각각 연결할 수 있다. 그리고, 제 2 배선(128b)은 드레인 전극(126D)과 캐소드 전극(113)에 연결될 수 있다. 따라서, 도 4b의 등가 회로와 같이, 쇼트키 배리어 다이오드(110)의 N극이 드레인 전극(126D)에 연결된 전류원 인버터(current source inverter; CSI) 회로가 하나의 반도체 소자(100) 내에 일체화될 수 있다.
또한, 도 5a를 참조하면, 제 1 전극 패드(143a)와 제 2 전극 패드(143b)는 모두 드레인 전극(126D)에 인접하여 절연성 기판(140) 위에 배치될 수 있다. 도 5a에 도시된 반도체 소자(100)는 드레인 전극(126D)에 인접한 캐소드 전극(113)에 연결된 제 3 배선(128c)을 더 포함하며, 제 2 배선(128b)은 드레인 전극(126D)에만 연결되어 있다. 그리고, 3개의 와이어(145)가 제 1 배선(128a)과 도전체층(141) 사이, 제 2 배선(128b)과 제 2 전극 패드(143b) 사이, 및 제 3 배선(128c)과 제 1 전극 패드(143a) 사이를 각각 연결할 수 있다. 따라서, 도 5b의 등가 회로와 같이, 쇼트키 배리어 다이오드(110)의 P극이 소스 전극(126S)에 연결된 CSI 회로가 하나의 반도체 소자(100) 내에 일체화될 수 있다.
도 6a를 참조하면, 제 1 전극 패드(143a)가 소스 전극(126S)에 인접하여 배치되어 있고, 제 2 전극 패드(143b)가 드레인 전극(126D)에 인접하여 배치될 수 있다. 2개의 와이어(145)는 제 1 배선(128a)과 제 1 전극 패드(143a) 사이, 및 제 2 배선(128b)과 제 2 전극 패드(143b) 사이를 각각 연결할 수 있다. 그리고, 제 1 배선(128a)은 소스 전극(126S)과 캐소드 전극(113)에 연결되어 있고 제 2 배선(128b)은 드레인 전극(126D)에만 연결될 수 있다. 따라서, 도 6b의 등가 회로에 도시된 바와 같이, 쇼트키 배리어 다이오드(110)의 N극이 소스 전극(126S)에 연결되어 있는 전압원 인버터(voltage source inverter; VSI) 회로가 하나의 반도체 소자(100) 내에 일체화될 수 있다.
또한, 도 7a를 참조하면, 제 1 전극 패드(143a)와 제 2 전극 패드(143b)는 모두 소스 전극(126S)에 인접하여 절연성 기판(140) 위에 배치될 수 있다. 도 7a에 도시된 반도체 소자(100)는 소스 전극(126S)에 인접한 캐소드 전극(113)에 연결된 제 4 배선(128d)을 더 포함하며, 제 1 배선(128a)은 소스 전극(126S)에만 연결되어 있고 제 2 배선(128b)은 드레인 전극(126D)에만 연결되어 있다. 그리고, 3개의 와이어(145)가 제 1 배선(128a)과 제 1 전극 패드(143a) 사이, 제 2 배선(128b)과 도전체층(141) 사이, 및 제 4 배선(128d)과 제 2 전극 패드(143b) 사이를 각각 연결할 수 있다. 따라서, 도 7b의 등가 회로와 같이, 쇼트키 배리어 다이오드(110)의 P극이 드레인 전극(126D)에 연결된 VSI 회로가 하나의 반도체 소자(100) 내에 일체화될 수 있다.
상술한 바와 같이, 본 실시예에 따른 반도체 소자(100) 내에 쇼트키 배리어 다이오드(110)와 고전자 이동도 트랜지스터(120)가 함께 일체화되어 있으므로, 추가적인 환류 다이오드를 사용할 필요가 없다. 더욱이, 일체화된 쇼트키 배리어 다이오드(110)와 고전자 이동도 트랜지스터(120) 사이의 전기적 연결이 매우 다양하게 이루어질 수 있기 때문에 다양한 회로에 본 실시예에 따른 반도체 소자(100)가 적용될 수 있다. 따라서, 회로를 구성하기 위한 소자의 개수를 줄일 수 있기 때문에 회로의 소형화 및 제조 비용의 절감을 달성할 수 있다. 이러한 비용 절감의 효과로 인해, 예를 들어 SiC, GaN 등과 같은 비교적 고가의 고품질 기판을 사용할 수 있으므로, 고전자 이동도 트랜지스터(120)의 성능 향상도 가능하다.
도 8은 다른 실시예에 따른 반도체 소자(200)의 구조를 개략적으로 보이는 단면도이다. 도 8을 참조하면, 본 실시예에 따른 반도체 소자(200)는 제 1 도핑 농도로 도핑된 제 1 기판층(111a), 제 1 농도보다 높은 제 2 도핑 농도로 도핑된 제 2 기판층(111b), 제 2 기판층(111b) 위에서 서로 인접하여 각각 배치된 고전자 이동도 트랜지스터(120)와 쇼트키 배리어 다이오드(150), 제 2 기판층(111b) 위에 부분적으로 배치된 적어도 하나의 캐소드 전극(113), 및 상기 제 1 기판층(111a)의 하부에 배치된 애노드 전극(112)을 포함할 수 있다.
앞서 이미 설명한 바와 같이, 제 1 기판층(111a), 제 2 기판층(111b), 캐소드 전극(113) 및 애노드 전극(112)은 쇼트키 배리어 다이오드(110)를 구성한다. 따라서, 도 8에 도시된 반도체 소자(200)는 하나의 반도체 칩 내에 일체로 형성된 하나의 고전자 이동도 트랜지스터(120)와 2개의 쇼트키 배리어 다이오드(110, 150)를 포함할 수 있다. 이 경우, 쇼트키 배리어 다이오드(110)는, 도 8에 도시된 바와 같이, 3개의 캐소드 전극(113)을 포함할 수 있다. 예를 들어, 고전자 이동도 트랜지스터(120)의 측면, 고전자 이동도 트랜지스터(120)과 쇼트키 배리어 다이오드(150) 사이, 및 쇼트키 배리어 다이오드(150)의 측면에 쇼트키 배리어 다이오드(110)의 캐소드 전극(113)이 각각 배치될 수 있다. 고전자 이동도 트랜지스터(120)와 쇼트키 배리어 다이오드(110)의 다른 구조는 앞서 설명한 것과 동일하므로 이에 대한 상세한 설명을 생략하고, 이하에서는 제 2 기판층(111b) 위에 형성된 쇼트키 배리어 다이오드(150)의 구조에 대해 상세하게 설명한다.
도 8을 참조하면, 쇼트키 배리어 다이오드(150)는 제 2 기판층(111b) 위에 형성된 버퍼층(121), 버퍼층(121) 위에 형성된 채널층(122), 채널층(122) 위에 형성된 채널 공급층(123), 채널 공급층(123)을 덮도록 형성된 패시베이션층(125), 및 패시베이션층(125) 위에 형성되며 패시베이션층(125)을 관통하여 채널 공급층(123)과 각각 접촉하는 애노드 전극(151a)과 캐소드 전극(151c)을 포함할 수 있다.
애노드 전극(151a)은 채널 공급층(123)과 쇼트키 컨택을 형성하며, 캐소드 전극(151c)은 채널 공급층(123)과 오믹 컨택을 형성할 수 있다. 도 8의 단면도에서는 채널 공급층(123)의 양측에 2개의 캐소드 전극(151c)이 각각 배치된 것으로 도시되어 있으나, 캐소드 전극(151c)은 애노드 전극(151a)을 둘러싸는 환형 형태일 수도 있다. 또는, 실제로 분리된 2개의 캐소드 전극(151c)이 형성될 수도 있으며, 이 경우 2개의 캐소드 전극(151c)에 동일한 전위가 형성되도록 동일한 전압이 인가될 수 있다. 또는, 채널 공급층(123)의 양측 모서리에 애노드 전극(151a)과 캐소드 전극(151c)이 각각 하나씩 배치되는 것도 가능하다. 이러한 점에서 쇼트키 배리어 다이오드(150)는 애노드 전극(151a)과 캐소드 전극(151c)이 동일한 높이에 있고 전류가 흐르는 채널이 수평 방향으로 형성된 수평 구조이다. 반면, 쇼트키 배리어 다이오드(110)는 애노드 전극(112)과 캐소드 전극(113)이 서로 다른 높이에 있고 전류가 흐르는 채널이 수직 방향으로 형성된 수직 구조이다.
한편, 쇼트키 배리어 다이오드(150)의 버퍼층(121), 채널층(122), 채널 공급층(123) 및 패시베이션층(125)의 구성은 고전자 이동도 트랜지스터(120)와 관련하여 앞서 설명한 것과 동일하다. 따라서, 쇼트키 배리어 다이오드(150)는 고전자 이동도 트랜지스터(120)와 동시에 동일한 공정으로 형성될 수 있다. 예를 들어, 고전자 이동도 트랜지스터(120)의 버퍼층(121), 채널층(122), 채널 공급층(123) 및 패시베이션층(125)을 형성할 때, 쇼트키 배리어 다이오드(150)의 버퍼층(121), 채널층(122), 채널 공급층(123) 및 패시베이션층(125)을 함께 형성할 수 있다. 또한, 고전자 이동도 트랜지스터(120)의 소스 전극(126S)과 드레인 전극(126D)을 형성할 때, 쇼트키 배리어 다이오드(150)의 애노드 전극(151a)과 캐소드 전극(151c)을 함께 형성할 수 있다. 그리고, 도 2g에 도시된 에칭 과정에서 고전자 이동도 트랜지스터(120)와 쇼트키 배리어 다이오드(150) 사이의 버퍼층(121), 채널층(122), 채널 공급층(123) 및 패시베이션층(125)을 제거하여 트렌치(trench)를 형성함으로써, 고전자 이동도 트랜지스터(120)와 쇼트키 배리어 다이오드(150)를 전기적으로 분리시킬 수 있다.
또한, 본 실시예에 따른 쇼트키 배리어 다이오드(150)는 애노드 전극(151a)과 캐소드 전극(151c)을 전체적으로 덮도록 형성된 층간 절연막(127), 및 층간 절연막(127) 위에 형성되며 층간 절연막(127)을 관통하여 애노드 전극(151a)과 캐소드 전극(151c)에 각각 연결되는 다수의 배선(158a, 158b)들을 더 포함할 수 있다. 또한, 상기 쇼트키 배리어 다이오드(150)는 쇼트키 배리어 다이오드(110)의 캐소드 전극(113)과 연결되는 배선(158c)을 더 포함할 수 있다.
지금까지, 도 8에 도시된 쇼트키 배리어 다이오드(150)의 구조를 예시적으로 설명하였다. 그러나, 본 실시예에 따른 반도체 소자(200)는 도 8에 도시된 쇼트키 배리어 다이오드(150)의 구조에 한정되지 않으며, 고전자 이동도 트랜지스터(120)와 함께 형성될 수 있는 어떠한 구조의 쇼트키 배리어 다이오드(150)도 채용할 수 있다.
본 실시예에 따른 반도체 소자(200)에서, 고전자 이동도 트랜지스터(120)의 소스 전극(126S)과 드레인 전극(126D), 쇼트키 배리어 다이오드(110)의 애노드 전극(112)과 캐소드 전극(113), 쇼트키 배리어 다이오드(150)의 애노드 전극(151a)과 캐소드 전극(151c) 사이의 연결 방식에는 다양한 조합이 가능하다. 이러한 다양한 조합으로부터 다양한 회로의 구성이 가능하다. 예컨대, 도 9a 내지 도 12b는 도 8에 도시된 반도체 소자(200)에서의 다양한 전기적 연결 방식들 및 그들의 등가 회로들을 예시적으로 도시하고 있다.
먼저, 도 9a 및 도 9b는 고전자 이동도 트랜지스터(120)와 쇼트키 배리어 다이오드(110, 150) 사이의 전기적 연결에 대한 일 예 및 그의 등가 회로를 각각 도시하고 있다. 도 9a를 참조하면, 절연성 기판(140) 위에 도전체층(141)과 도전성 접착제(142)가 차례로 형성되어 있고, 애노드 전극(112)이 도전성 접착제(142) 위에 부착될 수 있다. 또한, 쇼트키 배리어 다이오드(150)에 인접하여 2개의 전극 패드(143a, 143b)가 절연성 기판(140) 위에 형성될 수 있다. 소스 전극(126S)에 연결된 고전자 이동도 트랜지스터(120)의 제 1 배선(128a)은 와이어 본딩을 통해 도전체층(141)에 연결될 수 있다. 드레인 전극(126D)에 연결된 고전자 이동도 트랜지스터(120)의 제 2 배선(128b)은 쇼트키 배리어 다이오드(110)의 캐소드 전극(113)과 쇼트키 배리어 다이오드(150)의 제 1 배선(158a)에 연결되어 있다. 쇼트키 배리어 다이오드(150)의 제 1 배선(158a)은 캐소드 전극(151c)에 연결되어 있으며, 제 2 배선(158b)은 애노드 전극(151a)에 연결되어 있고, 제 3 배선(158c)은 쇼트키 배리어 다이오드(110)의 캐소드 전극(113)에 연결되어 있다. 상기 쇼트키 배리어 다이오드(150)의 제 2 배선(158b)과 제 3 배선(158c)은 와이어 본딩을 통해 제 2 전극 패드(143b)와 제 1 전극 패드(143a)에 각각 연결될 수 있다.
결과적으로, 고전자 이동도 트랜지스터(120)의 소스 전극(126S)이 쇼트키 배리어 다이오드(110)의 애노드 전극(112)에 연결되어 있고, 고전자 이동도 트랜지스터(120)의 드레인 전극(126D)이 쇼트키 배리어 다이오드(110)의 캐소드 전극(113)과 쇼트키 배리어 다이오드(150)의 캐소드 전극(151c)에 연결되어 있다. 따라서, 도 9b의 등가 회로에 도시된 바와 같이, 쇼트키 배리어 다이오드(110)가 환류 다이오드(FWD)의 역할을 하고, 쇼트키 배리어 다이오드(150)가 정류 다이오드(rectify diode)의 역할을 하며, 쇼트키 배리어 다이오드(150)의 N극이 고전자 이동도 트랜지스터(120)의 드레인 전극(126D)에 연결되어 있는 전류원 인버터(CSI) 회로가 하나의 반도체 소자(200) 내에 일체화될 수 있다.
또한, 도 10a를 참조하면, 절연성 기판(140) 위에 도전체층(141)과 도전성 접착제(142)가 차례로 형성되어 있고, 애노드 전극(112)이 도전성 접착제(142) 위에 부착될 수 있다. 또한, 쇼트키 배리어 다이오드(150)에 인접하여 2개의 전극 패드(143a, 143b)가 절연성 기판(140) 위에 형성될 수 있다. 배선(128a, 128b, 158a, 158b, 158c)들 위에 추가적인 층간 절연막(161)이 형성되어 있고, 상기 층간 절연막(161) 위에 상부 배선(162a, 162b, 162c)들이 더 형성되어 있다. 예를 들어, 제 1 상부 배선(162a)은 고전자 이동도 트랜지스터(120)의 제 1 배선(128a)과 쇼트키 배리어 다이오드(150)의 제 2 배선(158b)을 연결하며, 제 2 상부 배선(162b)은 쇼트키 배리어 다이오드(150)의 제 1 배선(158a)을 연결하고, 제 3 상부 배선(162c)은 쇼트키 배리어 다이오드(150)의 제 3 배선(158c)을 연결한다. 고전자 이동도 트랜지스터(120)의 제 1 배선(128a)은 소스 전극(126S)에 연결되며, 제 2 배선(128b)은 쇼트키 배리어 다이오드(110)의 캐소드 전극(113)에 연결되어 있다. 또한, 쇼트키 배리어 다이오드(150)의 제 1 배선(158a)은 캐소드 전극(151c)에 연결되어 있으며, 제 2 배선(158b)은 애노드 전극(151a)에 연결되어 있고, 제 3 배선(158c)은 쇼트키 배리어 다이오드(110)의 캐소드 전극(113)에 연결되어 있다. 그리고 와이어 본딩을 통해, 제 1 내지 제 3 상부 배선(162a, 162b, 162c)들이 도전체층(141), 제 2 전극 패드(143b), 및 제 1 전극 패드(143a)에 각각 연결되어 있다.
결과적으로, 고전자 이동도 트랜지스터(120)의 소스 전극(126S)이 쇼트키 배리어 다이오드(110)의 애노드 전극(112)과 쇼트키 배리어 다이오드(150)의 애노드 전극(151a)에 연결되어 있고, 고전자 이동도 트랜지스터(120)의 드레인 전극(126D)이 쇼트키 배리어 다이오드(110)의 캐소드 전극(113)에 연결되어 있다. 따라서, 도 10b의 등가 회로에 도시된 바와 같이, 쇼트키 배리어 다이오드(110)가 환류 다이오드(FWD)의 역할을 하고, 쇼트키 배리어 다이오드(150)가 정류 다이오드의 역할을 하며, 쇼트키 배리어 다이오드(150)의 P극이 고전자 이동도 트랜지스터(120)의 소스 전극(126S)에 연결된 전류원 인버터(CSI) 회로가 하나의 반도체 소자(200) 내에 일체화될 수 있다.
또한, 도 11a를 참조하면, 절연성 기판(140) 위에 도전체층(141)과 도전성 접착제(142)가 차례로 형성되어 있고, 애노드 전극(112)이 도전성 접착제(142) 위에 부착될 수 있다. 또한, 쇼트키 배리어 다이오드(150)에 인접하여 2개의 전극 패드(143a, 143b)가 절연성 기판(140) 위에 형성될 수 있다. 배선(128a, 128b, 158a, 158b, 158c)들 위에 추가적인 층간 절연막(161)이 형성되어 있고, 상기 층간 절연막(161) 위에 상부 배선(162a, 162b, 162c)들이 더 형성되어 있다. 예를 들어, 제 1 상부 배선(162a)은 고전자 이동도 트랜지스터(120)의 제 1 배선(128a)과 쇼트키 배리어 다이오드(150)의 제 1 배선(158a)을 연결하며, 제 2 상부 배선(162b)은 쇼트키 배리어 다이오드(150)의 제 2 배선(158b)을 연결하고, 제 3 상부 배선(162c)은 쇼트키 배리어 다이오드(150)의 제 3 배선(158c)을 연결한다. 고전자 이동도 트랜지스터(120)의 제 1 배선(128a)은 소스 전극(126S)에 연결되며, 제 2 배선(128b)은 쇼트키 배리어 다이오드(110)의 캐소드 전극(113)에 연결되어 있다. 또한, 쇼트키 배리어 다이오드(150)의 제 1 배선(158a)은 캐소드 전극(151c)에 연결되어 있으며, 제 2 배선(158b)은 애노드 전극(151a)에 연결되어 있고, 제 3 배선(158c)은 쇼트키 배리어 다이오드(110)의 캐소드 전극(113)에 연결되어 있다. 그리고 와이어 본딩을 통해, 제 1 내지 제 3 상부 배선(162a, 162b, 162c)들이 도전체층(141), 제 2 전극 패드(143b), 및 제 1 전극 패드(143a)에 각각 연결되어 있다.
결과적으로, 고전자 이동도 트랜지스터(120)의 소스 전극(126S)이 쇼트키 배리어 다이오드(110)의 애노드 전극(112)과 쇼트키 배리어 다이오드(150)의 캐소드 전극(151c)에 연결되어 있고, 고전자 이동도 트랜지스터(120)의 드레인 전극(126D)이 쇼트키 배리어 다이오드(110)의 캐소드 전극(113)에 연결되어 있다. 따라서, 도 11b의 등가 회로에 도시된 바와 같이, 쇼트키 배리어 다이오드(110)가 환류 다이오드(FWD)의 역할을 하고, 쇼트키 배리어 다이오드(150)가 정류 다이오드의 역할을 하며, 쇼트키 배리어 다이오드(150)의 N극이 고전자 이동도 트랜지스터(120)의 소스 전극(126S)에 연결된 전압원 인버터(VSI) 회로가 하나의 반도체 소자(200) 내에 일체화될 수 있다.
또한, 도 12a를 참조하면, 절연성 기판(140) 위에 도전체층(141)과 도전성 접착제(142)가 차례로 형성되어 있고, 애노드 전극(112)이 도전성 접착제(142) 위에 부착될 수 있다. 또한, 쇼트키 배리어 다이오드(150)에 인접하여 2개의 전극 패드(143a, 143b)가 절연성 기판(140) 위에 형성될 수 있다. 소스 전극(126S)에 연결된 고전자 이동도 트랜지스터(120)의 제 1 배선(128a)은 와이어 본딩을 통해 도전체층(141)에 연결될 수 있다. 드레인 전극(126D)에 연결된 고전자 이동도 트랜지스터(120)의 제 2 배선(128b)은 쇼트키 배리어 다이오드(110)의 캐소드 전극(113)과 쇼트키 배리어 다이오드(150)의 제 2 배선(158b)에 연결되어 있다. 쇼트키 배리어 다이오드(150)의 제 1 배선(158a)은 캐소드 전극(151c)에 연결되어 있으며, 제 2 배선(158b)은 애노드 전극(151a)에 연결되어 있고, 제 3 배선(158c)은 쇼트키 배리어 다이오드(110)의 캐소드 전극(113)에 연결되어 있다. 와이어 본딩을 통해, 상기 쇼트키 배리어 다이오드(150)의 제 1 배선(158a)과 제 3 배선(158c)은 제 2 전극 패드(143b)와 제 1 전극 패드(143a)에 각각 연결된다.
결과적으로, 고전자 이동도 트랜지스터(120)의 소스 전극(126S)이 쇼트키 배리어 다이오드(110)의 애노드 전극(112)에 연결되어 있고, 고전자 이동도 트랜지스터(120)의 드레인 전극(126D)이 쇼트키 배리어 다이오드(110)의 캐소드 전극(113)과 쇼트키 배리어 다이오드(150)의 애노드 전극(151a)에 연결되어 있다. 따라서, 도 12b의 등가 회로에 도시된 바와 같이, 쇼트키 배리어 다이오드(110)가 환류 다이오드(FWD)의 역할을 하고, 쇼트키 배리어 다이오드(150)가 정류 다이오드의 역할을 하며, 쇼트키 배리어 다이오드(150)의 P극이 고전자 이동도 트랜지스터(120)의 드레인 전극(126D)에 연결된 전압원 인버터(VSI) 회로가 하나의 반도체 소자(200) 내에 일체화될 수 있다.
상술한 바와 같이, 본 실시예에 따른 반도체 소자(100, 200)에서 고전자 이동도 트랜지스터(120)와 쇼트키 배리어 다이오드(110, 150)의 연결 방식에 따라 다양한 회로가 구성될 수 있다. 따라서, 적어도 하나의 반도체 소자(100, 200)를 이용하여 다양한 파워 회로를 간단하게 구성할 수 있다.
예를 들어, 도 13은 버크 컨버터(buck converter)의 회로 구성을 도시하고 있다. 도 13에 도시된 버크 컨버터의 예에서, 점선 박스로 표시된 부분(Q1+D1)은 도 6a에 도시된 반도체 소자(100)만을 사용하여 구성될 수 있다. 또한, 도 14는 부스트 컨버터(boost converter)의 회로 구성을 도시하고 있다. 도 14에 도시된 부스트 컨버터의 예에서, 점선 박스로 표시된 부분(Q1+D1)을 도 7a에 도시된 반도체 소자(100)만으로 구성할 수 있다.
도 15는 2-스위치 포워드(2-switch forward) 컨버터의 회로 구성을 예시적으로 도시하고 있다. 도 15에 도시된 2-스위치 포워드 컨버터의 예에서, 쇄선 박스로 표시된 부분(Q2+D4)을 도 6a에 도시된 반도체 소자(100)만으로 구성하거나, 또는 점선 박스로 표시된 부분(Q1+D4)을 도 7a에 도시된 반도체 소자(100)만으로 구성할 수 있다.
또한, 도 16은 하프 브릿지(half bridge) 컨버터의 회로 구성을 예시적으로 도시하고 있다. 도 16에 도시된 하프 브릿지 컨버터의 예에서, 2개의 점선 박스로 표시된 부분(Q1, Q2)을 도 3a에 도시된 2개의 반도체 소자(100)로 각각 구성할 수 있다. 이 경우, 코일에 저장된 에너지를 방전시키기 위한 환류 다이오드가 각각의 트랜지스터(Q1, Q2)에 추가될 수 있다.
또한, 도 17은 브릿지리스 역률 보상(bridgeless power factor correction)을 위한 기본적인 회로 구성을 예시적으로 도시하고 있다. 도 17에 도시된 예에서, 2개의 점선 박스로 표시된 부분(S1+D3, S2+D4)을 도 3a에 도시된 2개의 반도체 소자(100)로 각각 구성할 수 있다. 또는, 도 17에 도시된 예에서, 2개의 쇄선 박스로 표시된 부분(S1+D1+D3, S2+D2+D4)을 도 12a에 도시된 2개의 반도체 소자(200)로 각각 구성할 수도 있다.
마지막으로, 도 18은 브릿지리스 역률 보상을 위한 토템폴(totem pole) 회로의 구성을 예시적으로 도시하고 있다. 도 18에 도시된 예에서, 2개의 점선 박스로 표시된 부분(S1, S2)을 도 3a에 도시된 2개의 반도체 소자(100)로 각각 구성할 수 있다. 또는, 도 18에 도시된 예에서, A로 표시된 쇄선 박스 부분(S1+D1)을 도 9a에 도시된 반도체 소자(200)로 구성하고, B로 표시된 쇄선 박스 부분(S2+D4)을 도 10a에 도시된 반도체 소자(200)로 구성할 수도 있다.
지금까지, 본 발명의 이해를 돕기 위하여 쇼트키 배리어 다이오드가 일체화된 고전자 이동도 트랜지스터를 구비하는 반도체 소자 및 그 제조 방법에 대한 예시적인 실시예가 설명되고 첨부된 도면에 도시되었다. 그러나, 이러한 실시예는 단지 본 발명을 예시하기 위한 것이고 이를 제한하지 않는다는 점이 이해되어야 할 것이다. 그리고 본 발명은 도시되고 설명된 설명에 국한되지 않는다는 점이 이해되어야 할 것이다. 이는 다양한 다른 변형이 본 기술분야에서 통상의 지식을 가진 자에게 일어날 수 있기 때문이다.
100, 200.....반도체 소자
110, 150.....쇼트키 배리어 다이오드
120.....고전자 이동도 트랜지스터 111.....기판
112.....양극 113.....음극
121.....버퍼층 122.....채널층
123.....채널 공급층 124.....게이트 전극
125.....패시베이션층 126S....소스 전극
126D....드레인 전극 127.....층간 절연막
128.....배선 140.....절연성 기판
141.....도전체층 142.....도전성 접착제
143.....전극 패드 145.....와이어
110, 150.....쇼트키 배리어 다이오드
120.....고전자 이동도 트랜지스터 111.....기판
112.....양극 113.....음극
121.....버퍼층 122.....채널층
123.....채널 공급층 124.....게이트 전극
125.....패시베이션층 126S....소스 전극
126D....드레인 전극 127.....층간 절연막
128.....배선 140.....절연성 기판
141.....도전체층 142.....도전성 접착제
143.....전극 패드 145.....와이어
Claims (21)
- 제 1 도핑 농도로 도핑된 제 1 기판층;
상기 제 1 기판층 위에 배치된 것으로, 제 1 농도보다 높은 제 2 도핑 농도로 도핑된 제 2 기판층;
상기 제 2 기판층 위에 배치된 것으로, 소스 전극, 드레인 전극 및 게이트 전극을 구비하는 고전자 이동도 트랜지스터;
상기 제 2 기판층 위에 부분적으로 배치된 캐소드 전극; 및
상기 제 1 기판층의 하부에 배치되며, 상기 제 1 기판층과 쇼트키 접촉을 형성하는 애노드 전극;을 포함하며,
상기 제 1 기판층, 제 2 기판층, 캐소드 전극 및 애노드 전극이 제 1 쇼트키 배리어 다이오드를 구성하는 반도체 소자. - 제 1 항에 있어서,
상기 고전자 이동도 트랜지스터는:
상기 제 2 기판층 위에 형성된 버퍼층;
상기 버퍼층 위에 형성된 채널층;
상기 채널층 위에 형성된 채널 공급층;
상기 채널 공급층 상에 형성된 상기 게이트 전극;
상기 게이트 전극과 채널 공급층을 덮도록 형성된 패시베이션층; 및
상기 패시베이션층 위에 형성되며 상기 패시베이션층을 관통하여 채널 공급층과 각각 접촉하는 상기 소스 전극과 드레인 전극;을 포함하는 반도체 소자. - 제 2 항에 있어서,
상기 고전자 이동도 트랜지스터는:
상기 소스 전극과 드레인 전극 및 캐소드 전극을 전체적으로 덮도록 형성된 층간 절연막; 및
상기 층간 절연막 위에 형성되며 상기 층간 절연막을 관통하여 상기 소스 전극과 드레인 전극에 각각 연결되는 다수의 배선들;을 더 포함하는 반도체 소자. - 제 1 항에 있어서,
절연성 기판;
상기 절연성 기판 위에 배치된 도전체층;
상기 도전체층 위에 배치된 도전성 접착제; 및
상기 절연성 기판 상에 배치된 적어도 하나의 전극 패드;를 더 포함하며,
상기 애노드 전극이 상기 도전성 접착제 위에 부착되어 있는 반도체 소자. - 제 1 항에 있어서,
상기 소스 전극이 상기 애노드 전극에 전기적으로 연결되고, 상기 드레인 전극이 상기 캐소드 전극에 전기적으로 연결되어 있는 반도체 소자. - 제 1 항에 있어서,
상기 드레인 전극이 상기 캐소드 전극에 전기적으로 연결되어 있는 반도체 소자. - 제 1 항에 있어서,
상기 소드 전극이 상기 애노드 전극에 전기적으로 연결되어 있는 반도체 소자. - 제 1 항에 있어서,
상기 소스 전극이 상기 캐소드 전극에 전기적으로 연결되어 있는 반도체 소자. - 제 1 항에 있어서,
상기 드레인 전극이 상기 애노드 전극에 전기적으로 연결되어 있는 반도체 소자. - 제 1 항에 있어서,
상기 제 2 기판층 상에서 상기 고전자 이동도 트랜지스터와 인접하여 배치된 제 2 쇼트키 배리어 다이오드를 더 포함하며, 상기 제 2 쇼트키 배리어 다이오드는 전류가 수평 방향으로 흐르는 수평 구조의 채널 및 상기 채널에 연결된 애노드 전극과 캐소드 전극을 구비하는 반도체 소자. - 제 10 항에 있어서,
상기 제 2 쇼트키 배리어 다이오드는:
상기 제 2 기판층 위에 형성된 버퍼층;
상기 버퍼층 위에 형성된 채널층;
상기 채널층 위에 형성된 채널 공급층;
상기 채널 공급층을 덮도록 형성된 패시베이션층; 및
상기 패시베이션층 위에 형성되며 상기 패시베이션층을 관통하여 상기 채널 공급층과 각각 접촉하는 상기 애노드 전극과 캐소드 전극;을 포함하는 반도체 소자. - 제 10 항에 있어서,
상기 제 1 쇼트키 배리어 다이오드의 애노드 전극이 상기 소스 전극에 전기적으로 연결되고, 상기 제 1 쇼트키 배리어 다이오드의 캐소드 전극이 상기 드레인 전극에 전기적으로 연결되며, 상기 제 2 쇼트키 배리어 다이오드의 캐소드 전극이 상기 드레인 전극에 전기적으로 연결되어 있는 반도체 소자. - 제 10 항에 있어서,
상기 제 1 쇼트키 배리어 다이오드의 애노드 전극이 상기 소스 전극에 전기적으로 연결되고, 상기 제 1 쇼트키 배리어 다이오드의 캐소드 전극이 상기 드레인 전극에 전기적으로 연결되며, 상기 제 2 쇼트키 배리어 다이오드의 애노드 전극이 상기 소스 전극에 전기적으로 연결되어 있는 반도체 소자. - 제 10 항에 있어서,
상기 제 1 쇼트키 배리어 다이오드의 애노드 전극이 상기 소스 전극에 전기적으로 연결되고, 상기 제 1 쇼트키 배리어 다이오드의 캐소드 전극이 상기 드레인 전극에 전기적으로 연결되며, 상기 제 2 쇼트키 배리어 다이오드의 캐소드 전극이 상기 소스 전극에 전기적으로 연결되어 있는 반도체 소자. - 제 10 항에 있어서,
상기 제 1 쇼트키 배리어 다이오드의 애노드 전극이 상기 소스 전극에 전기적으로 연결되고, 상기 제 1 쇼트키 배리어 다이오드의 캐소드 전극이 상기 드레인 전극에 전기적으로 연결되며, 상기 제 2 쇼트키 배리어 다이오드의 애노드 전극이 상기 드레인 전극에 전기적으로 연결되어 있는 반도체 소자. - 벌크 기판의 하부 영역을 제 1 도핑 농도로 도핑하여 제 1 기판층을 형성하는 단계;
상기 벌크 기판의 상부 영역을 제 1 도핑 농도보다 높은 제 2 도핑 농도로 도핑하여 제 2 기판층을 형성하는 단계;
상기 제 1 기판층의 하부에 상기 제 1 기판층과 쇼트키 접촉을 형성하는 애노드 전극을 형성하는 단계;
상기 제 2 기판층 위에 소스 전극, 드레인 전극 및 게이트 전극을 구비하는 고전자 이동도 트랜지스터를 부분적으로 형성하는 단계; 및
상기 제 2 기판층 위에 캐소드 전극을 부분적으로 형성하는 단계;를 포함하며, 상기 제 1 기판층, 제 2 기판층, 캐소드 전극 및 애노드 전극이 제 1 쇼트키 배리어 다이오드를 구성하는, 반도체 소자의 제조 방법. - 제 16 항에 있어서,
상기 고전자 이동도 트랜지스터를 형성하는 단계는:
에피택시 성장 공정을 이용하여 상기 제 2 기판층 위에 버퍼층, 채널층 및 채널 공급층을 차례로 성장시키는 단계;
상기 채널 공급층 위에 게이트 전극을 부분적으로 형성하는 단계;
상기 채널 공급층과 게이트 전극을 덮도록 패시베이션층을 형성하는 단계; 및
상기 패시베이션층을 관통하여 상기 채널 공급층과 각각 접촉하는 소스 전극과 드레인 전극을 상기 패시베이션층 위에 형성하는 단계;를 포함하는 반도체 소자의 제조 방법. - 제 17 항에 있어서,
상기 버퍼층, 채널층, 채널 공급층 및 패시베이션층의 양측면을 에칭하여 상기 제 2 기판층의 양측면의 상부 표면을 외부에 노출시키는 단계를 더 포함하며,
상기 캐소드 전극은 상기 노출된 제 2 기판층의 상부 표면 위에 형성되는 반도체 소자의 제조 방법. - 제 16 항에 있어서,
상기 제 2 기판층 위에 고전자 이동도 트랜지스터를 형성하는 단계에서, 상기 제 2 기판층 위에 상기 고전자 이동도 트랜지스터와 인접하는 제 2 쇼트키 배리어 다이오드를 동시에 형성하는 단계를 더 포함하는 반도체 소자의 제조 방법. - 제 19 항에 있어서,
상기 제 2 쇼트키 배리어 다이오드를 형성하는 단계는:
에피택시 성장 공정을 이용하여 상기 제 2 기판층 위에 버퍼층, 채널층, 채널 공급층, 및 패시베이션층을 차례로 성장시키는 단계; 및
상기 패시베이션층을 관통하여 상기 채널 공급층과 각각 접촉하는 애노드 전극과 캐소드 전극을 상기 패시베이션층 위에 형성하는 단계;를 포함하는 반도체 소자의 제조 방법. - 제 16 항에 있어서,
절연성 기판 위에 도전체층과 적어도 하나의 전극 패드를 형성하는 단계;
상기 도전체층 위에 도전성 접착제를 형성하는 단계; 및
상기 애노드 전극을 상기 도전성 접착제 위에 부착하는 단계;를 더 포함하는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20130123596A KR20150044326A (ko) | 2013-10-16 | 2013-10-16 | 쇼트키 배리어 다이오드가 일체화된 고전자 이동도 트랜지스터를 구비하는 반도체 소자 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20130123596A KR20150044326A (ko) | 2013-10-16 | 2013-10-16 | 쇼트키 배리어 다이오드가 일체화된 고전자 이동도 트랜지스터를 구비하는 반도체 소자 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20150044326A true KR20150044326A (ko) | 2015-04-24 |
Family
ID=53036642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR20130123596A KR20150044326A (ko) | 2013-10-16 | 2013-10-16 | 쇼트키 배리어 다이오드가 일체화된 고전자 이동도 트랜지스터를 구비하는 반도체 소자 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20150044326A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107482059A (zh) * | 2017-08-02 | 2017-12-15 | 电子科技大学 | 一种GaN异质结纵向逆导场效应管 |
| CN110620157A (zh) * | 2018-09-26 | 2019-12-27 | 深圳市晶相技术有限公司 | 一种氮化镓外延层、半导体器件及其制备方法 |
-
2013
- 2013-10-16 KR KR20130123596A patent/KR20150044326A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107482059A (zh) * | 2017-08-02 | 2017-12-15 | 电子科技大学 | 一种GaN异质结纵向逆导场效应管 |
| CN107482059B (zh) * | 2017-08-02 | 2020-01-17 | 电子科技大学 | 一种GaN异质结纵向逆导场效应管 |
| CN110620157A (zh) * | 2018-09-26 | 2019-12-27 | 深圳市晶相技术有限公司 | 一种氮化镓外延层、半导体器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI525753B (zh) | 利用島狀形貌之氮化鎵功率器件 | |
| US8928039B2 (en) | Semiconductor device including heterojunction field effect transistor and Schottky barrier diode | |
| KR101922123B1 (ko) | 반도체소자 및 그 제조방법 | |
| JP5883799B2 (ja) | 高効率電源回路のための電子デバイスおよび部品 | |
| US9054232B2 (en) | Integration of gallium nitride LEDs with aluminum nitride/gallium nitride devices on silicon substrates for AC LEDs | |
| US9362267B2 (en) | Group III-V and group IV composite switch | |
| US9324645B2 (en) | Method and system for co-packaging vertical gallium nitride power devices | |
| US10135337B2 (en) | Semiconductor device | |
| US9231056B2 (en) | Semiconductor device and fabrication method therefor, and power supply apparatus | |
| KR20130004707A (ko) | 질화물 반도체 소자, 질화물 반도체 소자의 제조방법 및 질화물 반도체 파워소자 | |
| JP2007305954A (ja) | 電界効果トランジスタ及びその装置 | |
| JP2014072528A (ja) | ノーマリーオフ高電子移動度トランジスタ | |
| US9324809B2 (en) | Method and system for interleaved boost converter with co-packaged gallium nitride power devices | |
| JP2012119625A (ja) | 半導体装置及びその製造方法、電源装置 | |
| JP5643783B2 (ja) | Ｉｉｉ−ｖ族トランジスタとｉｖ族ダイオードを含む積層複合デバイス | |
| KR20140012507A (ko) | 고전자 이동도 트랜지스터 및 그 제조방법 | |
| JP2018056506A (ja) | 半導体装置 | |
| US20130175542A1 (en) | Group III-V and Group IV Composite Diode | |
| KR20150064603A (ko) | 반도체 소자 및 그 제조방법 | |
| US20230369479A1 (en) | Nitride-based semiconductor bidirectional switching device and method for manufacturing the same | |
| EP2639832A2 (en) | Group III-V and group IV composite diode | |
| KR20150044326A (ko) | 쇼트키 배리어 다이오드가 일체화된 고전자 이동도 트랜지스터를 구비하는 반도체 소자 및 그 제조 방법 | |
| CN103730464A (zh) | 一种集成续流二极管的半导体装置及其制备方法 | |
| JP7417070B2 (ja) | 半導体装置、半導体装置の製造方法及び電子装置 | |
| US20240063218A1 (en) | Nitride-based semiconductor device and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |